JPS6247785A - 近傍画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、画素に対して演算処理を行う近傍画像処理装
置に関する。

（従来の技術） 従来画像の近傍演算において第２図のような構成のマス
ク処理装置が多（用いられてきた。

この構成では、ＴＶカメラまたは画像メモリよりシーケ
ンシャルに読み出された画像データを水平１ライン分に
相当するシフトレジスタを複数本直列に接続しである。

そして、その中間点より読み出しタップ用レジスタにロ
ードを行い、並列に読み出した近傍データ（第２図では
３×３近傍の場合を示しである。）を演算器アレイ等に
入力し、パイプライン的に演算を行ってその出力を１つ
ずつシーケンシャルに得るというのが常であった。

このシーケンシャル出力はそのままディスプレイされた
り、または画像メモリに書き込まれ、以後の処理を待つ
こととなる。

（発明が解決しようとする問題点） 前述した、従来のシフトレジスタを用いたマスク処理装
置では以下のような問題があった。

ｉ６演算は一回の処理に対し固定されており、画像の全
面に対し均一な処理となるために画（象の各部分各々に
対し演算を可変することは困難である。

ｉｉ、シフトレジスタが固定長となるため、マスク領域
の形状を変えることが難しい。

ｉｉｉ　、前記ｉ、ｉｉに関し、現在実行中の演算結果
によりそれを一画素おきにすぐに変えることが非常に難
しい。

！■、シーケンシャルに画像を入力せねばならないため
、ランダムな順序で処理近傍を移動させることができな
い。

■、より大きなマスクに対しては、ハードウェアの追加
が必要となることが多い。

本発明の目的は、前述の装置の欠点を解決でき、かつ高
速にフレキシブルな処理を行うことができる近傍画像処
理装置を提供することにある。

（問題を解決するための手段） 前記目的を達成するために、本発明による近傍画像処理
装置は、プログラム格納用メモリ、アドレス演算器、セ
ンタプロセッサ、バッファメモリ部、前記バッファメモ
リ部のバッファメモリに密結合されている演算器よりな
る演算部、データ集積器、集積判定器、プログラムシー
ケンサを含む近傍画像処理装置であって、前記アドレス
演算器によりプログラムの各ステップごとにプログラム
より指定されるかまたはレジスタ中の値により指定され
た画像近傍領域の中心点およびその形状の情報からその
対象とする領域の画素の座標を多点同時に゛並列に算出
し、前記バッファメモリ部で前記アドレス演算器におい
て算出されたアドレスにより同時並列に多点の画像デー
タを読み書きし、センタプロセッサで近傍領域の中心座
標より読み出された画素の値に対しその値に基きある判
定を行ってそれを前記演算部の演算器に伝達し、前記演
算部の演算器で前記センタプロセッサにおける判定結果
および前記バッファメモリ部において読出された各画素
の値に基き同時並列にプログラムにより指定された論理
算術演算を行い複数の結果を同時に出力し、前記データ
集積器で前記演算器において出力された複数個の結果を
基に単一の値の結果を算出し、前記集積判定器で前記デ
ータ集積器において出力された複数個の結果に基き論理
演算によりその状態を多値のコード化された値として出
力するように構成されている。

（実施例） 以下、図面等を参照して本発明をさらに詳しく説明する
。

第１図は本発明による近傍画像処理装置の実施例を示す
ブロック図である。

アドレス演算器ＭＡＰは、プログラムの各ステップごと
にマイクロプログラムメモリＭＭにより指定されるか、
またはアドレス演算器ＭＡＰまたはセンタプロセッサＣ
Ｐに内蔵されたレジスタ値により指定された、画像近傍
領域の中心点およびその形状の情報から、その対象とす
る領域の画素の座標を多点同時に並列に算出する。

この実施例ではこのアドレス演算器ＭＡＰとして加算器
のアレイを用いる。

バッファメモリ部（ＣＡＳＨＯ〜ｎ）の各バッファメモ
リは演算器部ＰＵの対応する各演算器（ＣＰ１〜ｎ）に
接続されてそれぞれ独立したバッファメモリを形成して
いる。

すなわち各バッファメモリ　（ＣＡＳＨＯ−ＣＡＳＨｎ
）はそれぞれセンタプロセッサＣＰおよび各演算器群（
ＰＵＩ〜ＰＵｎ）にバスを介さずに直接、密結合されて
いる。

これは一種の高速なキャッシュメモリであり、システム
の低速なバスを介在して粗結合しているメモリではなく
、そのプロセッサ専属のメモリである。

また各々のバッファメモリ　（ＣＡＳＨＯ−ＣＡＳＨｎ
）のアドレスは各々異なってもよく、アドレス演算器Ｍ
ＡＰより独立、同時並列に与えられる。

前記各演算器（ＰＵＩ〜ｎ）は、前記アドレス演算器Ｍ
ＡＰにおいて算出されたアドレスにより同時並列に多点
の画像データを読み書きできる演算器である。

各演算器（ＰＵＩ〜ｎ）は３つの入力のうちのいくつか
から一つの演算結果を算術論理演算により得る。例えば
ＴＴＬ回路により実現されるような演算器である。

センタプロセッサＣＰは、近傍領域の中心座標より読み
出された画素の値に対し、その値に基き、ある判定を行
ってそれを下位の演算器（ＰＵＩ〜ｎ）へ伝える。

センタプロセッサＣＰは一つの入力結果より、一つの出
力の演算フラグを出力するような、例えば通常のＴＴＬ
によるＡＬＵでもよい。

中心点の座標は必ずしも対象近傍領域の厳密な中心点で
なくてもよい。アドレス演算器ＭＡＰによりそれぞれ各
点のアドレスを発生するためのレファレンスとなればよ
いので、領域内または外の任意の点の座標値を選択する
ことができる。

演算器（ＰＵ１＝ｎ）はセンタプロセッサＣＰにおける
判定結果および前記バッファメモリ部ＣＡＳＨにおいて
読み出された各画素の値に基き、同時並列にプログラム
により措定された論理算術演算を行い、それぞれ演算の
結果を同時に出力する。

データ集積器ＤＣは、前記各演算器（ＰＵＩ〜ｎ）にお
いて出力された複数個の結果を基に単一の値の結果を算
出し、それを出力する。

この実施例ではこのデータ集積器として、例えば加算器
アレイを使用する。

データ集積器ＤＣは例えば、第２図の演算器群にあるよ
うなトリー状の加算器でも実現できる。

集積判定器ＦＣは、前記データ集積器ＤＣにおいて出力
された複数個の結果に基きある論理演算により、その状
態を多値のコード化された値として出力する。集積判定
器ＦＣは例えば、プログラマブルロジックアレイにより
構成されている。

プログラムシーケンサＰＳは、前記集積判定器ＦＣにお
いて得られた判定コードを基に次のマイクロプログラム
ステップを決定する。

この実施例ではこのデータ集積判定器としてメモリによ
るルックアップテーブル等を用いる。

プログラム格納用メモリＭＭには本装置の実行すべきプ
ログラムが格納されている。

このマイクロプログラムメモリＭＭより出力されるプロ
グラム出力はＣＰ、ＰＵ、ＣＡＳＨ，ＤＣ。

ＦＣおよびｐｓを制御する。

本装置の動作例を、濃淡画像に対する微小な孤立点の除
去を例にして説明する。

除去される点は３×３の近傍マスクを考え、その中心点
に対し ■最隣接８近傍のすべての画素が、与えられた闇値以上
であり、かつ中心点がその闇値以下であれば中心点に対
し、８近傍の平均値を代入し、■またば８近傍のすべて
が闇値以下でかつ中心値が闇値以上であれば中心点に０
を代入するものとする。

■それ以外に関しては何もしない。

その結果はバッファメモリＣＡＳＨＯにストアされる。

そのメモリ内はソース領域およびデスティネーション領
域に分かれているものとする。

手順は以下のようになる。

（ステップＯ） アドレス演算器ＭＡＰにより対象となる画像領域中のす
べての画素に対する座標を発生しながら、それを中心座
標としてその近傍座標に対するメモリアドレスを発生す
る。

（ステップ１） 一つの近傍のアクセスに対し、センタプロセッサＣＰに
入力された値がその闇値を越えているかいないかをセン
タプロセッサＣＰに出力して演算部ＰＵおよびプログラ
ムシーケンサＰＳに伝える。

また同時に演算部ＰＵのすべてでその闇値判定を行った
結果を集積判定器ＦＣに伝える。

それらの情報により、ＰＳは次のマイクロプログラムシ
ーケンスを決定する。

（ステップ２） 前述■、■、■の条件により、演算部ＰＵを経由し、デ
ータ集積器ＤＣにより算出された平均値、またはデータ
集積器ＤＣにより発生された定数値０またはセンタプロ
セッサＣＰ内にラッチされた中心値のいずれかをＣＡＳ
ＨＯの対応するデスティネーションアドレスへ書き込む
。

（ステップ３） 以上の操作をすべての画素に対して行い、処理を終了す
る。

次に３×３のマスク処理の手順を説明する。

（ステップＯ） マイクロプログラムメモリより次の内容をロードして初
期化を行う。

■マスクの重みを各演算器内のレジスタヘロードする。

■アドレス演算器内へそのアドレス発生の制御清報を入
力する。

■アドレス演算器に発生するマスクアドレスの中心座標
よりの偏差値をロードする。

（ステップ１） 外部入力バスよりデータ集積器ＤＣをバイパスしてバッ
ファ０〜８の９個にそれぞれ処理対象全画面を入力する
。

（ステップ２） アドレス演算器ＭＡＰで同時に注目する点およびその近
傍の９個の異なるアドレスを発生し、各バッファメモリ
の内容を同時に読み出す。

（ステップ３） それらの読み出されたデータに対し、各演算器により対
応するマスクの内容をかけ算してデータ集積器ＤＣへ入
力する。

（ステップ４） データ集積器よりそれらの総和を求めバッファメモリの
対応するアドレスに書き込む。

以上をステップ２〜４まで全面にわたり繰返し結果を得
る。

（発明の効果） 本発明による近傍画像処理装置は以上のように構成され
動作するものであるから、従来の装置では処理ごとに個
別のハードウェアを用意していたものが、本装置では単
一のハードウェアで高速に実現され、汎用性に優れ、少
ない実行ステップ数で容易に実現可能である。

■、各々のステップ数に対し、演算の種類を容易に可変
できる。

■、各々のステップに対し、演算の結果をフィードパ′
ツクできる。

■、各々のステップに対し、ランダムに処理対象領域を
変化、スキップできる。

■、各々のステップに対し、出力した演算結果をすぐに
再度参照できる。

■、処理プログラムの書き方、バッファメモリの使用法
によっては各々のプロセッサが独立して並列に処理を行
うことができる。

また本装置においては画像メモリ本体ではなく、各プロ
セッサに密結合したバッファメモリにその内容をコピー
した後、アドレスプロセッサにより直接アドレスを与え
て高速にその読み出しおよび演算を実行することにより
、処理速度を上げることができる。

【図面の簡単な説明】

第１図は本発明による近傍画像処理装置の実施例を示す
ブロック図である。 第２図は、従来の代表的な近傍画像処理装置の構成例を
示すブロック図である。 ＭＭ・・・マイクロプログラム格納用メモリ部ＭＡＰ・
・・アドレス発生用演算器 ＣＰ・・・センタプロセッサ ＰＵＩ〜ＰＵｎ　（ｎ＝任意の整数）・・・演算部を形
成する演算器（１〜ｎ） ＣＡＳＨＯ〜ＣＡＳＨｎ・・・密結合高速パフファメモ
リ部（０〜ｎ） ＤＣ・・・データ集積器 ＦＣ・・・集積判定器

Claims (1)

【特許請求の範囲】
1. プログラム格納用メモリ、アドレス演算器、センタプロ
   セッサ、バッファメモリ部、前記バッファメモリ部のバ
   ッファメモリに密結合されている演算器よりなる演算部
   、データ集積器、集積判定器、プログラムシーケンサを
   含む近傍画像処理装置であって、前記アドレス演算器に
   よりプログラムの各ステップごとにプログラムより指定
   されるかまたはレジスタ中の値により指定された画像近
   傍領域の中心点およびその形状の情報からその対象とす
   る領域の画素の座標を多点同時に並列に算出し、前記バ
   ッファメモリ部で前記アドレス演算器において算出され
   たアドレスにより同時並列に多点の画像データを読み書
   きし、センタプロセッサで近傍領域の中心座標より読み
   出された画素の値に対しその値に基きある判定を行って
   それを前記演算部の演算器に伝達し、前記演算部の演算
   器で前記センタプロセッサにおける判定結果および前記
   バッファメモリ部において読出された各画素の値に基き
   同時並列にプログラムにより指定された論理算術演算を
   行い複数の結果を同時に出力し、前記データ集積器で前
   記演算器において出力された複数個の結果を基に単一の
   値の結果を算出し、前記集積判定器で前記データ集積器
   において出力された複数個の結果に基き論理演算により
   その状態を多値のコード化された値として出力するよう
   に構成した近傍画像処理装置。