JPS60129889A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル画像処理装置、特に局所処理型画像処
理装置に関するものである。

従来例の構成とその問題点 一般に、デジタル画像処理においては、２次元配列され
た画像データを対象とするものであシ、現在の逐次型コ
ンピューターでは不得意とする演算処理のひとつである
。また、画像処理には多大な演算時間と記憶容量が必要
となる。そこで、画像処理の高速化の為に種々の画像処
理装置が提案されている。

各種の画像処理装置の中で、局所処理型画像処理装置は
、比較的簡単に画像処理システムを構成できる事から、
最も良く開発が行なわれている。

本発明も、この局所処理型画像処理装置に類するもので
あり、以下、従来の局所処理型画像処理装置について説
明する。

一般に、局所処理型画像処理装置は、入力画像テークか
らある適当な大きさの局所領域データを取り出し、この
局所領域データ：こ対して演算を行なうものであシ、局
所領域を対象画像全体に走査する事により全画面の画像
処理を行なうものである。

画像演算の中で平均化、微分操作、特徴抽出など局所処
理で実行されるものが多く、これらの処理は局所領域の
形や大きさによって複雑さを異にするが、一般に３×３
から１ｅｒｘ１ｅ８度の局所領域を対象として画像処理
が行なわれている。

第１図には、従来の局所処理型画像処理装置の１例を示
す。

第１図において、１はｍＸｎに分割きれた入力画像、２
．３はそれぞれｎビットのシフトレジスタ、４〜１２は
１ビツトのシフトレジスタ、１３はプロセッサである。

１０入力両面から走査により、画像データが１画素ずつ
連続的に取り出されシフトレジスタ４に転送される。ま
た、シフトレジスタ７には２のｎビットシフトレジスタ
により、シフトレジスタ４に転送されるデータに対して
１ライン分遅れたデータが転送される。同様にシフトレ
ジスタ１ｏには前記２及び３のｎビットシフトレジスタ
により、２ライン分遅れたデータが転送きれる事になる
。

以上の様に１ライン分ずつ遅れだ画素データがシフトレ
ジスタ４，７．１０に送られ、シフトレジスタ４，７．
１０から、それぞれシフトレジスタ６．８．１０に、ま
た、シフトレジスタ６．８゜１１からそれぞれシフトレ
ジスタ６．９．１２に、画像データが１ｉＩ！ｉｌ素ず
つ転送される。

以上の様な動作によシ入力画像から１画素ずつ取り出さ
れる画素データをシフトレジスタ４〜１２で再構成し、
３×３近傍の局所領域データとして順次取り出す事がで
きる。

以上の様にして、入力画像の走査により順次取り出され
る局所領域データに対してプロセッサ１３で、順次信号
処理を行なう事により全画面の画像処理を行なう事がで
きる。

この様な従来の局所処理型画像処理装置の処理速度につ
いて考察すると、入力画像から１画素のデータを読み出
す速度（走査速度）でシフトレジスタ４〜１２に取り出
される局所領域データが更新される為、プロセッサ１３
は、この走査速度内で、１局所領域データの処理を完了
しなければならない。また逆に、プロセッサ１３の処理
速度以上に入力画像の走査速度を速くする事は不可能で
ある。

ここで、ビデオ信号を、第１図の従来の局所処理型画像
処理装置により実時間で処理する事を考えると、ビデオ
帯域（Ｏ〜約４ＭＨｚ）の信号を処理する為には、帯域
幅の２倍の逆数で決定される時間間隔、つまり今の場合
１２５ｎＳ毎に、入力画像が標本化される一事になる。

すなわち、入力画像１からは１２ｓｎＳ角にデータが取
り出きれ、プロセッサ１３が、３×３近傍の局所領域デ
ータの処理を等しく１２６１１Ｓ内に完了しなければな
らない。この様に、ビデオ信号を実時間で処理する為に
与えられる局所処理時間が非常に短かい為に、複雑な画
像処理を実時間処理する事はほとんど不可能となってい
る。

以上の様に実時間での画像処理が困難である為に、従来
の画像処理装置では、入力画像をいったん画像メモリに
ストアし、その後、プロセッサ１３の処理速度に応じた
速度に低速化して画像メモリから画素データを読み出し
て画像処理を行なわなければならず、大容量の画像メモ
リを必要とした。

また、この様なシステムにおいては、大容量画像メモリ
のアクセス時間も画像処理速度をいっそう低速化せしめ
る要因となっていた。

発明の目的 本発明はこの様な従来の問題に鑑み、ビデオ帯域での実
時間処理を可能ならしめる局所処理型画像処理装置を提
供する事を目的とする。

発り」の構成 本発明は、入力画像からある適当な大きさの局所領域デ
ータを取シ出して、この局所領域データに対してデータ
処理を行なう局所処理型画像処理装置において、前記局
所領域データをそれぞれ記憶する複数のレジスタさ、各
レジスタに記憶きれた各局所領域データをそれぞれ処理
する複数の演算回路（プロセッサ）を有し、走査にょシ
順次取り出される局所領域データを前記レジスタ群に１
＠番に書き込む様に制御し、前記局所領域データの処理
を前記複数のプロセッサにより並列に行なわせる甜によ
り、高速な画像処理装置を提供しつるものである。

実施例の説明 第２図は、本発明の画像処理装置の１実施例を示す。こ
こで、第１図の従来例と共通の構成要素の番号は同じに
しである。

第２図において、１はｍｘｎの入力画像、２゜３はそれ
ぞれｎビットのシフトレジスタ、４〜１２は１ビツトの
シフトレジスタ、１３はプロセッサ、１４〜２２はバッ
ファレジスタであり、以上説明した４〜２２の要素によ
り、局所処理回路２３が構成されている。また、２４．
２５は局所処理回路２３と同一の局所処理回路である。

また２６はバッファレジスタ１４〜２２の書き込み制御
回路である。

第２図の本発明の１実施例においても、第１図と同様に
１の入力画像から取９出される画素データが、ｎビット
シフトレジスタ２，３及び１ビツトシフトレジスタ４〜
１２とによ］ＳＸ３近傍の局所領域データとして再構成
されシフトレジスタ４〜１２に順次取り出される。

ここで、シフトレジスタ４〜１２には、それぞれバッフ
ァレジスタ１４〜２２が接続されており、バッファレジ
スタ１４〜２２は、書き込み制御回路２６から書き込み
制御信号を与えられると、いっせいにシフトレジスタ４
〜１２のデータすなわち局所領域データを取り込み且つ
保持する。プロセッサ１’３ｉ’ｊ、ノ９ソファレジス
タ１４〜２２に保持された局所領域データに対してデー
タ処理を行なう様結線されている。

この様な４〜２２で構成される局所処理回路２３と同一
の回路２４．２５が並列に接続される。この時、局所処
理回路２４．２５の１ピツトシフトレジスタは、局所処
理回路２３０１ビツトシフトレジスタ４〜１２と同一の
局所領域データが順次取り出される事になる。ここで、
書き込み制御回路２６は、局所処理回路２３．２４．２
５のバラ・ファレジスタに対して、それぞれ走査速度の
見の周期で互いに位相が異なる書き込み制御信号を与え
る事により、入力画像から取り出される局所領域デ〜り
が局所処理回路２３．２４．２５の各々のバッファレジ
スタに順番に書き込まれる事になる。

第３図は、この様子を示したもので、（ａ＋は局所処理
回路２３，２４．２５の１ビツトシフトレジスタに同様
に取り出される局所領域データで、（ｂ）。

ＦＣ＋　、　（ｄ）はそれぞれ局所処理回路２３　、２
４　、２５のバッファレジスタに取り出される局所領域
データである。

以上の様に、局所領域データが、３つの局所処理回路２
３．２４．２５のバッファレジスタに順番に書き込まれ
る事により、局所処理回路２３゜２４．２６が、それぞ
れ異なる局所領域のデータ処理を並列に行なう事が可能
となシ、各々のプロセッサは、従来例にくらべ３倍の処
理時間で１局所領域のデータを処理すれば良い事になる
。また逆に、各々のプロセッサが従来例と同等の速度で
動作する時には、全画像の処理は、従来例にくらべ猶の
処理時間で完了する事になる。

ここで、第２図においては、局所処理回路を３個並列に
接続しているが、本発明においては、並列接続できる局
所処理回路数に制限はなく、Ｎ個の接続によシ、Ｎ倍の
高速化がｏＪ能である。まだ、暑２図においては、局所
領域の大きざを３×３としているがこの大きさは任意に
変更可能で、１画素のビット数を何ビットにしても良い
事は言うまでもない。

発明の詳細 な説明した様に、本発明の画像処理装置においては、局
所処理型画像処理の局所処理回路を複数個有し、それぞ
れの局所処理回路が、入力画像から連続的に取り出され
る局所領域データをそれぞれ異なるタイミングで順番に
取り込み局所処理をほどこす事により、等制約に画像処
理速度を局所処理回路の偶数倍だけ高速化する事が可能
となる。また、この様にして画像処理を高速化する事に
より、実時間画像処理が可能となシ、対象画像を画像メ
モリに記憶させる必要がなくなり、大容量画像メモリが
不用とブリ、システムを簡略化できる。

【図面の簡単な説明】

第１図は従来の画像処理装置の回路構成図、第２図は本
発明の画像処理装置の１実施例の回路構成図、第３図（
ａ）〜（ｄ）は本発明の画像処理装置の動作説明図であ
る。 １・・・・・・入力画像、２．３・・・・・・ｎビット
シ７トレジスタ、４〜１２・・・・・・１ビツトシフト
レジスタ、１３・・・・・・プロセッサ、１４〜２２・
・・・・・バンファレジスタ、２３．２４．２５・・・
・・・局所処理回路、２６・・・・・・書き込み制御回
路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名菓　
１　図 ／１ 第２図 ！ 第３図 θＯ肘２　入り 手続補正書（方式） ■事件の表示 昭和、８年ｑＳ°許願第２３９２３５号２発明の名称 画像処理装置 ３補正をする者 事イ′１との関係　特　許　出　願　人住　所　大阪府
門真市太字門真１００６番地名　称　（５８２）松下電
器産業株式会社代表者　山　下　俊　彦 ４代理人　〒５７１ 住　所　大阪府門真市大字門真１００６番地松下電器産
業株式会社内

Claims (1)

【特許請求の範囲】
1. 入力画像からある適渦な大きさの局所領域データをそれ
   ぞれ記憶する複数のレジスタと、前記レジスタにそれぞ
   れ対応した複数の演算回路を有し、走査により順次取シ
   出される局所領域データを前記複数のレジスタに順番に
   書き込む様に制御する事によシ、前記局所領域データの
   処理を並列に行なわしめる事を特徴とする画像処理装置
   。