JPH01147678A - メモリのマスク制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は画像データを格納するメモリの書込みまたは読
出しの制御をアドレス発生器により発生したアドレスに
基づいて行う書込み・読出し制御部に対して、書込みま
たは読出しが行われる画像データの全領域のうち指定し
た特定領域を当該領域以外の領域から処理に関して区別
するように指令するメモリのマスク制御回路に関し、簡
単な構成によりメモリに対するマスク制御を行うことが
できるメモリのマスク制御回路を提供することを目的と
し、 前記特定領域をアドレスにより指定するマスク領域指定
手段と、前記アドレス発生器により発生したアドレスが
前記特定領域に属するか否かを前記マスク領域指定手段
が指定したアドレスに基づ゛いて判定する判定手段とを
有する構成である。

〔産業上の利用分野〕

本発明はデータ処理装置等の画像データの処理を行う際
に使用するメモリのマスク制御回路に関し、特に画像デ
ータを格納するメモリの書込みまたは読出しの制御をア
ドレス発生器により発生したアドレスに基づいて行う書
込み・読出し制御部に対して、書込みまたは読出しが行
われる画像データの全領域のうち指定した特定領域を当
該領域以外の領域から処理に関して区別するように指令
するメモリのマスク制御回路に関する。

（従来の技術） 従来、第４図に示すように画像データ（各画素毎に“０
′”または“１゛′を対応させたもの）を格納するメモ
リ４１の書込みまたは読出しの制御をアドレス発生器４
５により発生したアドレスに基づいて行う書込み・読出
し制御部４２に対して、書込みまたは読出しの範囲のう
ち指定した特定の領域であるマスク領域についての書込
みまたは読出しを禁止するメモリ４１のマスク制御回路
４０があった。

当該マスク制御回路４０は前記アドレス発生器５により
発生したアドレスにある画像データが前記マスク領域に
属するか否かのデータを当該アドレスに対応する位置に
格納するマスク領域表示メモリ４３を有している。

本例に係るメモリ４１のマスク制御回路４０は次のよう
に動作する。

前記メモリ４１に対して読出しまたは書込みを行う際に
、前記アドレス発生器４５は対応するアドレスを発生さ
せて前記読出し・書込み制御部４２及び前記マスク領域
表示メモリ４３に送出する。

マスク領域表示メモリ４３は当該アドレス信号を受ける
と、当該アドレスに対応する位置に格納されている、当
該画像データがマスク領域に属するか否かを示すデータ
を読み出して前記読出し・書込み制御部４２に送出する
。

ここで、マスク領域表示メモリ４３に格納されているデ
ータとは、例えば前記マスク領域に属する画像データの
アドレスに対しては“０°°であり、当該マスク領域に
属さない画像データのアドレスに対しては“°１パであ
る。

前記読出し・書込み制御部４２は当該データを受けると
、当該データが“１″または“０°”に従って前記画像
データに対して各々書込み等を許可または禁止すること
になる。

〔発明が解決しようとする問題点〕

ところで、本例にあっては、書込みまたは読出しの行わ
れる画像データのアドレスに対応する前記マスク領域表
示メモリ４３のアドレス位置に、当該画像データがマス
ク領域に属するか否かを示すデータを格納するようにし
ている。

したがって、前記マスク領域表示メモリ４３には、実際
に表示される画面上の画素数の大きさを有する領域のデ
ータ容量のメモリを使用するだけでは足りず、コンピュ
ータで一度に指定し得るメモリ領域（例えば１６　ｂｉ
ｔのコンピュータでは２１６　Ｘ２１ａ個の画素に対応
するアドレス空間）に相当する大きな容量のマスク領域
表示メモリ４３を必要とすることになる。

また、前゛記メモリ４３の容量を大きくできない場合に
は、前記メモリ４１のメモリ領域を前記マスク領域表示
メモリ４３の大きさに区分して、各区分毎に当該メモリ
４３領域を対応させて使用することになり、処理手順が
複雑になるという問題点を有していた。

そこで、本発明は以上の問題点を解決するためになされ
たものであり、簡単な構成によりメモリに対するマスク
制御を行うことができるメモリのマスク制御回路を提供
することを目的としてなされたものである。

（問題点を解決するための手段） 本発明は第１図に示すように画像データを格納するメモ
リ１の書込みまたは読出しの制御をアドレス発生器５に
より発生したアドレスに基づいて行う書込み・読出し制
御部２に対して、書込みまたは読出しが行われる画像デ
ータの全領域のうち指定した特定領域を当該領域以外の
領域から処理に関して区別するように指令するメモリの
マスク制御回路において、前記特定領域をアドレスによ
り指定するマスク領域指定手段４と、前記アドレス発生
器５により発生したアドレスが前記特定領域に属するか
否かを前記マスク領域指定手段４が指定したアドレスに
基づいて判定する判定手段３とを有するものである。

〔作用〕

本発明は第１図に示すように、画像データをメモリ１に
対して書込みまたは読出しを行う際には、書込みまたは
読出しを行う前記メモリｌのアドレスをドレス発生器５
により発生させる。

発生したアドレスは前記判定手段３に送出される。当該
アドレスは判定手段３により、マスク領域指定手段４に
より指定された前記特定領域を示すアドレスに基づいて
当該特定領域に属するか否かが判定される。

すると、前記書込み・読出し制御部２はアドレスが特定
領域に属すると判定された画像データに対しては、当該
特定領域に属さないと判定されたアドレスの画像データ
とその処理が区別されることになる。

ここで、処理の区別とは例えば前記特定領域に属してい
る画像データに対しては前記メモリ１に対しては書込み
または読み出しの処理を行わなかったり、当該特定領域
に属するデータと属さないデータとの間で演算の種類を
異ならせる場合がこれにあたる。

したがって、本発明ではあるアドレスが特定領域にある
か否かについての情報を、各画像データ毎に持たせる必
要がなく、判定手段３を使用することにより、特定領域
を矩形等の単純な形状とすれば少ないデータ量で特定領
域の指定が可能になる。

〔実施例〕

次に本発明の実施例について説明する。

第２図に本実施例に係る全体機器構成図を示す。

本実施例では画像データが格納されているソース・メモ
リｌＯと、当該ソース・メモリｌＯに格納されている画
像データの読出しの制御を行う読出し制御部１１と、当
該読出しの際に読み出される画像データの全領域のうち
の特定領域としてのマスク領域を当該領域外から区別す
る制御を行うマスク領域制御回路としてのマスク範囲制
御回路１２と、読み出された前記画像データについて種
々の演算処理を行う演算部１３と、演算部１３により処
理された前記画像データに対して書込みの制御を行う書
込み制御部１２と、前記演算処理された画像データを書
き込む際に、当該書込みを行う全領域のうち特定領域と
してのマスク領域を当該化の領域から区別するための制
御を行うマスク領域制御回路１５と、前記画像データに
ついて書込みが行われるディスティネーション・メモリ
１６とを有する。

尚、本実施例ではマスク領域は第２図に示すようにメモ
リセルの配列に沿った矩形にとる。

さらに、マスク制御回路としてのマスク範囲制御回路１
２．１５は第３図に示すように、判定手段２３と、マス
ク領域指定手段２４と、アドレス発生器２５とを有する
。

前記判定手段２３は第３図に示すように比較器２３ａ、
２３ｂ、２３ｃ、２３ｄと、ＡＮＤ素子２３ｅ、２３４
とを有している。

ここで、各比較器２３ａ、２３ｂ、２３ｃ。

２３ｄ−は各々、後述するマスク領域指定手段２４の各
レジスタ２４ａ、２４ｂ、２４ｃ。

２４ｄに格納されているアドレスと後述するアドレス発
生器２５により発生させたＸアドレス及びＹアドレスと
の比較を行うものである。

また、ＡＮＤ素子２３ｅは各比較器２３ａ。

２３ｂ、２３ｃ、２３ｄの出力信号の論理積をとるもの
であり、ＡＮＤ素子２３ｆは当該ＡＮＤ素子２３ｅの出
力信号とＷＥ　（ｗｒｉｔｅ　ｅｎａｂｌｅ）またはＯ
Ｅ　（ｏｕｔｐｕｔ　ｅｎａｂｌｅ）信号との論理積を
とるものである。

マスク領域指定手段２４は前記マスク領域として所定の
大きさをもつ矩形（各辺に平行してＸ軸及びＹ軸が設定
されている）のＸ座標及びＹ座標の最小値及び最大値の
アドレスを各々格納するレジスタ２４ａ、２４ｂ、２４
ｃ、２４ｄを有している。

アドレス発生器２５は前記ソースメモリ１０または前記
ディスティネーション・メモリ１１に対して読出し及び
書込みの指令を行うＭ　Ｐ　Ｕ　２５　ａと、Ｘアドレ
スを発生させるＸカウンタ２５ｂ及びＹアドレスを発生
させるＹアドレス・カウンタ２５ｃとを有している。

本実施例は次のように動作する。

前記ソース・メモリ１０に格納されている画像データは
前記読出し制御部１１により読み出される。その際、第
４図に示すようにソース・メモリ１０の領域１０ａ、１
０ｂに各々円と三角形の画像データが格納されているも
のとする。

マスク範囲制御回路１２内での動作は後述するマスク範
囲制御回路１５との動作と共通しているのでマスク範囲
制御回路１５において説明することにし、ここでは、第
４図について説明する。

ソース・メモリ１０に格納されていた画像データの領域
１０ａ、１０ｂは、読出し制御部で読み出される。その
際、マスク領域を例えば同図の１０ｃに示すように、そ
の上半部に相当する画像データのアドレスをマスク領域
とし、下半部に相当するアドレスをマスク領域以外の領
域とする。

マスク領域に属するアドレスに対応する画像データに対
しては演算部１３で領域１０ａと領域１０ｂとの論理積
をとるように指令し、マスク領域以外の領域に対しては
演算部１３で論理和がとられるように指令する。

すなわち、領域１０ａに格納されている画像データの「
円」と領域１０ｂに格納されている画像データの「三角
形」について以上の処理を行うと同図１０ｄに示すよう
な画像データが得られることになる。

演算部１３で処理された画像データは書込み制御部１４
により前記ディスティネーション・メモリ１６への書込
みの制御がなされることになる。

その際、マスク範囲制御回路１５は所定のマスク領域の
当該ディスティネーション・メモリ１６に対する書込み
を禁止して所定の書込み領域に前記演算部１３により演
算処理された前記画像データを所定位置に書き込むこと
になる。

マスク範囲制御回路１５は第３図に示すようにアドレス
発生器２５のＭＰＵ２５ａから第４図１０６に示された
画像データについての書込みの指令がくると、当該画像
データを書き込む前記ディスティネーション番メモリ１
６の書込み位置に対応するＸ座標及びＹ座標のアドレス
が前記Ｘアドレス・カウンタ２５ｂ及びＹアドレス・カ
ウンタ２５ｃにより発生する。

一方、前記マスク領域指定手段２４の各レジスタ２４ａ
、２４ｂ、２４ｃ、２４ｄには前記画像データを書き込
みたい位置以外にあるマスク領域としての矩形を指定す
るために各々Ｘ座標のアドレスの最小値（ＳＴＸ）、Ｘ
座標のアドレスの最大値（ＥＤＸ）、Ｙ座標ノアドレス
ノ最小値（５ＴＹ）、Ｙ座標のアドレスの最大値（ＥＤ
Ｙ）が格納されている。

前記アドレス発生器２５により発生したアドレスは当該
マスク領域指定手段２４の各レジスタ２４ａ、２４ｂ、
２４ｃ、２４ｄに格納されているマスク領域を指定する
アドレスと判定手段２３の有する各比較器２３ａ、２３
ｂ、２３ｃ。

２３ｄで比較され、それぞれＸ≧ＳＴＸ、　Ｘ　≦ＥＤ
Ｘ、　　Ｙ≧ＳＴＹ　、　Ｙ≦ＥＤＹであるか否かが比
較され全不等式を満たす場合には前記アドレスはマスク
領域以外の領域に存在することになり、各比較器２３ａ
、２３ｂ、２３ｃ、２３ｄから１”状態を示す信号が出
力されＡＮＤ素子２３ｅにより論理積がとられ全信号が
“１′状態である場合には“１゛°状態の信号が出力さ
れＡＮＤ素子２３ｆによりＷＥ倍信号論理積がとられ前
記ディスティネーション・メモリ１６に書込みの指令が
なされることになる。

こうして、前記画像データはマスク範囲制御回路１５で
指定されたマスク領域外の領域１６ａに書き込まれるこ
とになる。

ここで、前記マスク領域は必ずしも矩形に限られず（矩
形状の穴が空いた場合も含む）、当然正方形を含むもの
とし、またマスク領域が矩形に分割されるような図形で
ある場合も含む。

マスク領域が複数の矩形に分割される場合には分割した
各矩形に対して上述した実施例を適用すれば良い。

（発明の効果） 以上説明したように本発明は画像データについてその書
込みまたは読出しの際に、マスク領域指定手段によりア
ドレス値をもって特定領域を指定し、判定手段を設ける
ことにより当該指定手段により指定したアドレスに基づ
いて前記画像データが特定領域内であるか否かの判断を
行うようにしているため、従来のように大きな容量を有
する特定領域指定用のメモリを設けたり、複雑な処理を
することなく、簡単な構成によりメモリのマスク制御を
行うことが可能である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は実施例に係
るブロック図、第３図は実施例に係るマスク範囲制御回
路を示す図、第４図は実施例に係る説明図、第５図は従
来例に係るブロック図である。 １．１０．１６・・・メモリ（ソース・メモリ、ディス
ティネーション・メモリ） ３．２３・・・判定手段 ４．２４・・・マスク領域指定手段 ５．２５・・・アドレス発生器

Claims (1)

1. 【特許請求の範囲】 画像データを格納するメモリ（１）の書込みまたは読出
   しの制御をアドレス発生器（５）により発生したアドレ
   スに基づいて行う書込み・読出し制御部（２）に対して
   、書込みまたは読出しが行われる画像データの全領域の
   うち指定した特定領域を当該領域以外の領域から処理に
   関して区別するように指令するメモリのマスク制御回路
   において、 前記特定領域をアドレスにより指定するマスク領域指定
   手段（４）と、 前記アドレス発生器（５）により発生したアドレスが前
   記特定領域に属するか否かを前記マスク領域指定手段（
   ４）が指定したアドレスに基づいて判定する判定手段（
   ３）とを有することを特徴とするメモリのマスク制御回
   路。