JP2884815B2 - 効率的な映像分析処理メモリシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、二次元映像点（画素）
などに対するデーターを複数メモリモジュー−ルに貯蔵
し、入力条件に依って画像データーを分析処理する時に
これをブロック、行、列単位で定義し、この定義された
データーと関連してメモリアドレスを計算処理し、画像
の映像点などを同時に接近させる映像分析処理システム
と関連されたものとして、これは特に上記同時近接の類
型がブロック（ｂｌ；ｂｌｏｃｋ）、行（ｈｓ），列
（ｖｓ）単位だけでなく、対角線（ｆｄ）、逆対角線
（ｂｄ）、八方［例えば、北（ｎ；ｎｏｒｔｈ）、北東
（ｎｅ；ｎｏｒｔｈ−ｅａｓｔ）、東（ｅ；ｅａｓ
ｔ）、南東（ｓｅ；ｓｏｕｔｈ−ｅａｓｔ）、南（ｓｏ
ｕｔｈ）、南西（ｓｗ；ｓｏｕｔｈ−ｗｅｓｔ）、西
（ｗｅｓｔ）、北西（ｎｗ；ｎｏｒｔｈ−ｗｅｓｔ）］
単位で定義し、八方向内の映像点などと、任意の角度内
の線分点などとをメモリアドレス計算などで同時に接近
させる技術的手段を提供することで、このようなシステ
ムの映像処理の迅速性と高効率（例えば、信号処理フィ
ルター、文字認識、直線抽出などで）を保障可能にした
映像分析処理システムに関する。

【０００２】

【従来の技術】一般的にＴＶカメラや映像信号源にて入
力されたアナログ情報は、ディジタル処理されるために
ＡＤコンバータを経由して映像点などまたは画素情報と
して複数のメモリモジュールに貯蔵されるか、又はコン
ピューターモニターなどの画像情報として処理しその画
像表出を行うようになっている。また、上記画像に関連
された映像はその明度や色相などの情報と対応された定
数の集合として映像点に対する二次元マトリクスにて現
すことが普通である。上記のような処理されるための映
像データーは多くの映像点などに包含されているため、
特別なメモリシステムでその全体的な呼出し時間などを
減少させることが要求されるし、このような理由で、提
案された先行技術では二次元配列の映像に対するブロッ
ク（ｂｌ）、列（ｖｓ）、或いは行（ｈｓ）単位の資料
データを算出し一括処理するいくつかの手段が知られて
いる。

【０００３】この中において、特に本発明の主旨と密接
な技術としては、米国ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｐ
ｕｔ．Ｖｏｌ．Ｃ−27，ｐｐ．117-125 ，Ｆｅｂ．１９
７８より発表された、ディー．シー．バンブリス（Ｄ．
Ｃ．Ｖａｎ Ｖｏｏｒｉｓ）とティー．エッチ．モリン
（Ｔ．Ｈ．Ｍｏｒｒｉｎ）の”映像処理をするためのメ
モリシステム”が紹介されている。また、このような技
術をより効率的に改善するための方式が本出願人によっ
て、１９８６年先に特許出願されて公開された”映像処
理用メモリシステム”（大韓民国 公開特許番号 第８
８−８６３１）によって知られているし、ここにはその
映像分析のためにメモリシステムがアドレス計算回路、
アドレス移動回路、メモリモジュール選択回路、（ｐｑ
＋１）個のメモリモジュールを含む構成として映像点な
どに対する記憶データーをブロック、行、列にのみ効率
的かつ迅速に計算処理する手段として現されていた。

【０００４】しかし、これは単にブロック、行、列から
なる要所の３個の条件で定義された内容により、アドレ
ス計算によった画像データーの同時接近が成り立つよう
に設計されているため、その制御手段の複雑性を惹起し
ながらその効率性が未だに改善なされる問題点として残
っている。

【０００５】一般に上記技術では、映像点データーの処
理のためのアドレス計算回路は全体論理、行論理、列論
理又はｐｑ個の加算器のみによって具現されているし、
その全体論理から左側上端のアドレスとしてα（ｉ，
ｊ）を計算し、行と列との論理ではα（ｉ，ｊ）と余り
アドレスなどとの差異を計算した後、ｐｑ個の加算器で
加算することによってｐｑ個のアドレスを同時に計算す
るように処理されているが、これは、ブロックと行との
為にする加算として１回、列との為にする加算としては
２回必要になるため、このような不一致がシステム制御
を複雑にして処理速度を遅くするという避けられない問
題点を生じていた。

【０００６】一方、上記の公知の先行技術の内には
（１）ピー．ブトニク氏及びディー．ジェイ．キク氏
（Ｐ．Ｂｕｄｕｉｋ ａｎｄ Ｄ．Ｊ．Ｋｕｃｈ）の並
列メモリ使用及びその組織（ＩＥＥＥ Ｔｒａｎｓ．Ｃ
ｏｍｐｕｔ，Ｖｏｌ．Ｃ−201 ，ｐｐ．1566−1569，１
９７１年１２月）と、（２）ディ−．エッチ．ロリ氏
（Ｄ．Ｈ．Ｌａｗｒｉｅ）の”アレイプロセスでデータ
ー配置及びアクセス”（ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍ
ｐｕｔ，Ｖｏｌ．Ｃ−24，ｐｐ．1145−1155，１９７６
年１２月）及びディ−．エッチ．ロリ氏（Ｄ．Ｈ．Ｌａ
ｗｒｉｅ）とシー．アール．ボラ氏（Ｃ．Ｒ．Ｖｏｒ
ａ）の”アレイアクセスに対する素数メモリシステム”
（ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｐｕｔ，Ｖｏｌ．Ｃ−
31，ｐｐ． 435−442 ，１９８２年５月）などで、同時
接近映像点などの数により記憶モジュールが大きい素数
の場合、ブロック、行、列、対角線、逆対角線の同時接
近ができる理論が知られている。また、線分認識に関連
した技術はホフ（Ｈｏｕｇｈ）変換の線分認識、回転、
傾いた映像の補正などに関連された理論が知られてい
る。

【０００７】

【発明が解決しようとする課題】本発明の目的は上記の
ような本出願人の先出願発明の問題点を改善するために
発明されたものである。

【０００８】本発明のまた異なる目的は上記の通り
（１），（２），（３）の文献にて定義されたブロッ
ク、行、列、対角線、逆対角線にての映像点の同時接近
理論を根拠としたブロック、行、列、対角線、逆対角線
の接近形態と八方向接近及び任意の角度に対する接近処
理での画像点接近処理ができるため、このようなシステ
ムの画像点アドレス計算処理の迅速性と効率性を極大化
するようにした映像分析処理システムを提供しようとす
る。

【０００９】

【課題を解決するための手段】本発明は、特に上記先行
技術にて具備されたアドレス計算回路では画像点データ
ーに対するブロック、行、列のアドレス計算をするため
にはそれぞれ異なる時間が所用されたが、本発明ではブ
ロック、行、列、対角線、逆対角線及び八方向接近に根
拠したアドレス差選択方法と、そのアドレス計算回路に
よりこれらが同時処理時間となり、しかも任意角度の線
分に対する同時接近処理も可能な映像分析処理システム
を特徴とする。

【００１０】本発明のまた異なる特徴とは、ブロック、
行、列、対角線、逆対角線及び八方向接近形態と基準座
標が入力され、これを本発明で定義された接近形態と変
換座標で変換させる接近形態座標変換部と；これから提
供された接近形態及び変換座標によりアドレス差を計算
処理するために、アドレス差入力を接近形態別に発生さ
せるデコーダー配列回路及び入力発生組織を包含するア
ドレス差入力組織と、アドレス差加算器第１レジスタを
包含し、アドレス差を所定のメモリモジュール部と関連
し定義された形態に計算処理するアドレス計算部と；こ
のアドレス計算部の出力から提供されたアドレスデータ
ーを接近方向へ循環させるアドレス移動回路及び第２レ
ジスタによるアドレス移動部と；このアドレス移動部で
提供されたアドレスデーターをメモリモジュール部に貯
蔵する時、そのメモリモジュールを選択するメモリモジ
ュール選択部と；メモリモジュール部から所定のデータ
ーを読み出しする時、これを上記アドレス移動部と逆順
に回転させるデーター移動部と；このデーター移動部出
力データーをしばらく貯蔵するデーターレジスタなどの
関連で構成される。

【００１１】本発明のまた異なる特徴は、基準座標と任
意角度を線分に変換制御する制御角度変換回路、及びこ
れから方向入力が提供されデーターレジスタを選択する
八方接近メモリ処理部と、上記制御角度変換回路から提
供された変換角度データーを入力して上記八方接近メモ
リ処理部の選択に基づいて定義された入力選択長さ用ロ
ムからデーターレジスタより線分データーを提供する線
分変換器との関連で構成される。

【００１２】本発明によるそれ以外の異なる特徴などは
その請求範囲と以下の詳細な説明を通じてより明確に理
解される。

【００１３】

【実施例】本発明による映像分析処理メモリシステム１
の概念的ブロック図を図２に表わす。

【００１４】ここでは本発明によって定義された接近形
態（ｂｌ，ｈｓ，ｖｓ，ｆｄ，ｂｄ，八方）と基準座標
（ｉ，ｊ）が各自入力された接近形態座標変換部２と、
メモリモジュール選択部６が具備されており、上記接近
形態座標変換部２の変換出力はアドレス計算部３を経由
しアドレス移動部４に引き続いて、このアドレス移動部
４の出力をメモリモジュール部５に連結している。ま
た、このメモリモジュール部５は外部からリード／ライ
ト団（Ｒ／Ｗ）が連結されており、リード（Ｒｅａｄ；
Ｒ）の時はメモリモジュール部５からデータ移動部７に
貯蔵されたアドレスデーターを出力するし、ライト（Ｗ
ｒｉｔｅ；Ｗ）の時にはデーターレジスタ８の内容が上
記データー移動部７を経由して、メモリモジュール選択
部６によって選択されたメモリモジュール部５に貯蔵さ
れる構成である。

【００１５】一方、上記接近形態座標変換部２は本発明
で定義されたブロック（ｂｌ），行（ｈｓ），列（ｖ
ｓ），対角線（ｆｄ），逆対角線（ｂｄ）と八方向
（ｎ，ｎｅ，ｅ，ｓｅ，ｓ，ｓｗ，ｗ，ｎｗ）の同時接
近形態入力で、接近形態（ｂｌ，ｈｓ，ｖｓ，ｂｄ，ｆ
ｄ）と変換座標（ｉ´，ｊ´）に変換され、同時接近形
態（ｂｌ，ｈｓ，ｖｓ，ｂｄ，ｆｄ，八方）は次の式と
同じに定義される。

【００１６】

【数５】

【００１７】

【数６】

【００１８】また、上記接近形態座標変換部２にて変換
される変換座標と接近形態は次の通り定義されることが
できる。即ち、ここでは入力された八方位接近形態と基
準座標（ｉ，ｊ）から接近形態（ｂｌ，ｖｓ，ｈｓ，ｂ
ｄ，ｆｄ）及び変換座標（ｉ´，ｊ´）を次の式の通り
発生するし、これは一例で、

【００１９】

【数７】

【００２０】になる。従って、接近形態座標変換部２
は、（ｎ，ｉ，ｊ）…（ｎｗ，ｉ，ｊ）をそれぞれ（ｖ
ｓ，ｉ´，ｊ´）…（ｆｄ，ｉ，ｊ）に変換する関数組
織の構成でなっている。また、図２におけるアドレス計
算部３は、接近形態座標変換部２から提供された接近形
態（ｂｌ，ｈｓ，ｖｓ，ｂｄ，ｆｄ）と変換座標（ｉ
´，ｊ´）とを入力してアドレス差に変換するデコーダ
配列回路ＤＫ１と、このデコーダー配列回路ＤＫ１から
の出力をアドレス差入力に提供する入力発生組織ＤＫ２
とによるアドレス差入力変換部ＤＫと、上記入力発生組
織ＤＫ２から提供されたアドレス差を加算するアドレス
加算器ＤＫＡと、このアドレス加算器ＤＫＡで計算され
たアドレスデーターをしばらく貯蔵する第１レジスタＡ
１を含む構成となっている。また、上記デコーダ配列回
路ＤＫ１は図４の通り、入力がデコーダＤＥを経由しＤ
１の出力となり、この出力がゲート回路を経由してアド
レス差Ｄ２を出力する形態となる。そして、これは次の
数８〜数１７に示す通り、ブロック内のアドレス差ＤＢ
（ａ，ｂ），行内のアドレス差ＤＨ（ｂ），列内のアド
レス差ＤＶ（ａ），対角線内のアドレス差ＤＦＤ
（ａ），逆対角線内のアドレス差ＤＢＤ（ａ），などで
定義された形態にてそのアドレス差入力を発生させる構
成となっている。

【００２１】即ち、ブロック内のα（ｉ，ｊ）とα（ｉ
＋ａ，ｊ＋ｂ）とのアドレス差をＤＢ（ａ，ｂ）と仮定
すると、

【００２２】

【数８】

【００２３】さらに、上記ＤＢ（ａ，ｂ）は次の通り表
わすことができる。

【００２４】

【数９】

【００２５】行内のα（ｉ，ｊ）とα（ｉ，ｊ＋ｂ）と
のアドレス差をＤＨ（ｂ）と仮定すると、

【００２６】

【数１０】

【００２７】さらに、上記ＤＨ（ｂ）は次の通り表わす
ことができる。

【００２８】

【数１１】

【００２９】列内のα（ｉ，ｊ）とα（ｉ＋ａ，ｊ）と
のアドレス差をＤＶ（ａ）と仮定すると、

【００３０】

【数１２】

【００３１】また、上記ＤＶ（ａ）は次の通り表わすこ
とができる。

【００３２】

【数１３】

【００３３】対角線内のα（ｉ，ｊ）とα（ｉ＋ａ，ｊ
＋ａ）とのアドレス差をＤＦＤ（ａ）と仮定すると、

【００３４】

【数１４】

【００３５】上記ＤＦＤ（ａ）は次の通り表わすことが
できる。

【００３６】

【数１５】

【００３７】逆対角線内のα（ｉ，ｊ）とα（ｉ＋ａ，
ｊ−ａ）とのアドレス差をＤＢＤ（ａ）と仮定すると、

【００３８】

【数１６】

【００３９】上記ＤＢＤ（ａ）は次の通り表わすことが
できる。

【００４０】

【数１７】

【００４１】上記の結果を利用することにより、アドレ
ス差とα（ｉ，ｊ）とを加えてｐｑ個のアドレスを同時
に計算することができ、また、上記の式によりａの値
が”ｐ−ｉ／／ｐ”より小さいとアドレス差は０、ａの
値が”ｐ−ｉ／／ｐ”と等しいか大きいとアドレス差は
１となり、ａの値が”ｑ−ｊ／／ｑ”より小さいとアド
レス差は０、ａの値が”ｑ−ｊ／／ｑ”と等しいか大き
いとアドレス差は１となとなる。従って、上記デコーダ
配列回路ＤＫ１の一次出力値Ｄ１に対してそのアドレス
差出力がＤ２になると仮定すると、このＤ２はアドレス
が１又はＳ程度の差異を生じる位置に表されるため、Ｄ
１をＤ２に変換するＤ１Ｄ２変換組織の構成は図４に示
すようになる。また上記Ｄ１Ｄ２変換組織のデコーダ配
列回路ＤＫ１出力は、ｐｑ個の足し算ＤＫＡ0 〜ＤＫＡ
pq-1によって構成されたその最終のアドレス差出力が発
生する以前に、入力発生組織ＤＫ２を経由して提供され
るとともに、この入力発生組織ＤＫ２は、それぞれの接
近形態ブロックから０又は１のアドレス差を発生するブ
ロックＣ入力発生組織ＫＣと、接近形態ブロックから余
りのアドレス差Ａを発生するブロックＡ入力発生組織Ｋ
ｂＡと、接近形態列からの余りのアドレス差Ａを発生す
る列Ａ入力発生組織ＫＶＡと、接近形態行からの余りの
アドレス差Ａを発生する行Ａ入力発生組織ＫｈＡと、接
近形態対角線からの余りのアドレス差Ａを発生する対角
線Ａ入力発生組織ＫｆＡと、接近形態逆対角線からの余
りのアドレス差Ａを発生する逆対角線Ａ入力発生組織Ｋ
ｂＡとを含む構成になっている。

【００４２】アドレス移動器４は、各接近形態ｂｌ，ｖ
ｓ，ｈｓ，ｂｄ，ｆｄに対して全てμ（ｉ，ｊ）に変換
することのできるアドレス配列用のメモリモジュール部
５の記憶モジュールであり、上記アドレス計算部３側の
第１レジスタＡ１からｐｑ個のアドレスを受け、第２レ
ジスタＡ２を通じてこれを移動させる機能として次の数
１８の通りに定義された移動組織を持っている。

【００４３】

【数１８】

【００４４】また、メモリモジュール選択部６はｍ個の
記憶モジュールから次の数１９の通りｐｑ個の記憶モジ
ュールを選択する構成となっている。

【００４５】

【数１９】

【００４６】一方、図１３は上記システム１に制御角度
変換回路12と線分変換回路15とデーターレジスタ14とを
連結して構成される線分接近処理メモリシステムであ
る。上記制御角度変換回路12は任意の角度を八方向の接
近形態（ｎ〜ｎｗ）に変換出力するように構成されてお
り、上記制御角度回転回路12から制御角度θは、上記映
像分析処理メモリシステム１の選択に従って、定義され
た入力選択長さ用ロム15ａからデーターレジスト14に対
して線分データーを送る線分変換器15に提供される。こ
の線分変換器15は、変換された角度データーが入力され
るデコーダー15ｂと、このデコーダー15ｂによって指定
された入力選択長さのデーターを出力するための入力選
択長さ用ロム15ａと、映像分析処理メモリシステム１か
ら出力されるデーターを一時貯蔵するためのレジスタ部
15ｃと、このレジスタ部15ｃから提供されるデーターを
選択して出力するマルチプレクサ部15ｄとの関連構成に
なっている。また、上記制御角度変換回路12は入力され
た任意の角度をθ（０゜≦θ≦３６０゜）と仮定する
時、この入力角度θを八方向の中の１つと変換角度θ´
（−２２．５゜≦θ´≦２２．５゜）に変換する組織構
成になっており、上記入力長さ用ロム15ａは図１４及び
図１５と同様にそれぞれ５゜間隔で２２．５゜，２０
゜，１５゜，１０゜，５゜，０゜，−５゜，−１０゜，
−１５゜，−２０゜，に区分し、これに依った１０種の
線分点形態を入力ーデーターたる行０〜７及び列０〜１
５として仮定し、この定義された１０種に対する入力選
択アドレス及び長さデーターのメモリマップとして構成
されている。

【００４７】上記構成につき、その作用及び効果は次の
通りである。

【００４８】即ち、１つの映像において、映像点（＊，
＊）などのＭ×Ｎ配列中に示す各映像点などの各要素は
Ｉ（ｉ，ｊ），０≦ｉ≦Ｍ−１，０≦ｊ≦Ｎ−１として
定義されることから、本発明においては上記映像点など
をブロック単位、行単位、列単位だけでなく、図１
（ロ）と同様に対角線ｆｄ、逆対角線ｂｄ及び第１図
（ハ）と同様に八方向（ｎ，ｎｅ，ｅ，ｓｅ，ｓ，ｓ
ｗ，ｗ，ｎｗ）単位に定義している。

【００４９】一例をあげれば、数５におけるブロックｂ
ｌ（（１）式）、行ｈｓ（（２）式）、列ｖｓ（（３）
式）、対角線ｆｄ（（４）式）、逆対角線ｂｄ（（５）
式）などはすでに先行技術などの理論にて定義された類
型として知られているが、この他に八方向接近類型
（（６）式〜（１３）式）を導入することにより、上記
ｂｌ，ｈｓ，ｖｓ，ｆｄ，ｂｄと共に、これらを同時接
近させるシステムで画像処理分析の迅速性及び効率を高
めることかできる。即ち、上記のような八方向の接近類
型の定義より、この八方向の接近類型とｂｌなどの接近
類型及び基準座標をもったｐｑ個の映像点などに基づい
て、八方向の接近類型及び基準座標は近接形態座標変換
部２により上記ｂｌ，ｈｓ，ｖｓ，ｆｄ，ｂｄの接近類
型として変換される基準変換座標（ｉ´，ｊ´）を持つ
ようにして構成され（（数７）参照）、また、この接近
形態座標変換部２で決定されたｂｌ，ｈｓ，ｖｓ，ｆ
ｄ，ｂｄを含む変換座標（ｉ´，ｊ´）が入力されるこ
とによって、アドレス計算部３のアドレス差入力変換部
ＤＫにおいて、ｂｌ接近類型である場合にはブロック内
のアドレス差集合入力、ｈｓ接近類型である場合には行
内のアドレス差集合入力、ｖｓ接近類型である場合には
列内のアドレス差集合入力、ｆｄ接近類型である場合に
は対角線のアドレス差集合入力、ｂｄ接近類型である場
合には逆対角線内のアドレス差集合入力に変換される。
この時、上記アドレス差入力変換部ＤＫのデコーダー配
列回路ＤＫ１において、”ｐ−ｉ／／ｐ”と”ｑ−ｊ／
／ｑ”はそのアドレス差が１又はｓになる閾値となるか
ら、デコーダー配列回路ＤＫ１入力が上記”ｐ−ｉ／／
ｐ”と”ｑ−ｊ／／ｑ”となる場合には、出力Ｄ２はア
ドレスが０又はｓ程度の位置を表すことになる。

【００５０】一例をあげれば、ｐ＝４，ｉ＝２であると
仮定すると、デコーダ−ＤＫの入力が”ｐ−ｉ／／ｐ”
である場合には、その出力Ｄ１は００１０になって、こ
の出力中の１はｓ程度の差が起こる初めての位置として
表わされ、また、デコーダー配列回路ＤＫ１はその出力
Ｄ２が００１１になって、この出力中の１はｓ程度の差
が起こるあらゆる位置として表わされることになる。

【００５１】従って、アドレス加算器ＤＫＡの入力Ｂは
基準座標（ｉ，ｊ）におけるアドレスであるα（ｉ，
ｊ）によって入力Ｃ或いは１になるようなアドレス差が
できるとともに、入力Ａは余りのアドレス差を引き受け
て処理されるため、そのあらゆる接近形態に対するアド
レス計算が１回の足し算によって完成される。

【００５２】一方、各接近形態に対するｐｑ個のアドレ
ス加算器ＤＫＡの入力Ｃと入力Ａとの発生は図５乃至図
１１と関連してより具体的に説明すると次の通りにな
る。

【００５３】即ち、図６と同一のブロック入力発生回路
における入力ｑ−ｊ／／ｑ及びブロックｂｌ制御信号が
デコーダー配列回路ＤＫ１に加えられると、接近形態ブ
ロックの０或いは１のアドレス差Ｃに対するブロック入
力発生組織ＫＣを経由して、そのままの状態でデコーダ
ー配列回路ＤＫ１に出力Ｄ２が発生される。また、図７
の通りｐ−ｉ／／ｐがデコーダー配列回路ＤＫＩに入力
され、その制御信号がｂｌであれば、Ｃ以外の余りのア
ドレス差Ａに対する変数をある程度変位させるために、
ブロックＡ入力発生組織ＫｂＡを経由してブロックＡ入
力Ａが発生される。また、図８の通りデコーダー配列回
路ＤＫ１にｐ−ｉ／／ｐが与えられ、列制御信号ｖｓが
印加されると、余りのアドレス差Ａは０≦ｋ≦ｑ−１に
対してｋｓ又は（ｋ＋１）ｓとなるとともに、入力Ｃは
常に０となるため、これに対する変数をある程度変位さ
せるために、列Ａ入力発生組織ＫＶＡを経由して列Ａ入
力が発生される。この時、上記ＤＫ１の出力が０であれ
ば、入力Ａの値はｋｓを選択し、ＤＫ１の出力が１であ
れば入力値Ａの値を（ｋ＋１）ｓにて選択するアドレス
差の選択を行うようになっている。

【００５４】一例をあげれば、ここではＤ２（１）が０
であれば，Ａ（ｖｓ，ｐ＋１）＝ｓ，Ａ（ｖｓ，（ｑ−
１）ｐ＋１）＝（ｑ−１）ｓとなる。即ち、ｐ＝ｑ＝４
であり、ｉ＝２である時、ＤＫ１の出力は００１１にな
って列のための入力は０，０，ｓ，ｓ，ｓ，ｓ，２ｓ，
２ｓ，２ｓ，２ｓ，３ｓ，３ｓ，３ｓ，３ｓ，４ｓ，４
ｓになる。

【００５５】このようなアドレス差選択方法は対角線ｆ
ｄにおいては、入力Ａはｋ１＊ｓ＋ｋ２あるいは（ｋ１
＋１）ｓ＋ｋ２となるが、ここでｋ２は０≦ａ≦ｐｑ−
１に対してａ／ｑとなり入力Ｃは０或いは１となる。し
たがって、図９の通りデコーダー配列回路ＤＫ１にｐ−
ｉ／／ｐ入力とｆｄ入力とが与えられる時、対角線Ａ入
力発生組織ＫｆＡを経由して対角線Ａ入力が発生し、ま
た、図１０の通りデコーダー配列回路ＤＫ１にｐ−ｉ／
／ｐ入力とｂｄ入力とが与えられる時、逆対角線Ａ入力
発生組織ＫｂＡを経由して逆対角線Ａ入力が発生する。
また、行入力Ｃ発生回路は本質的にブロックの入力回路
と同じであり、行入力Ａ発生回路は図１１と同じにな
る。

【００５６】一方、上記のような作用において、本発明
によりこれらの総合的な形態の同時接近の判読を行う場
合の動作を見ると、次の通りに表わされる。

【００５７】（１）八方向の接近形態を含む接近形態と
基準座標（ｉ，ｊ）とを決定する。

【００５８】（２）接近形態座標変換部２を通じて変換
された接近形態と座標とを決定する。

【００５９】（３）アドレス計算部３でｐｑ個のアドレ
スを計算する。

【００６０】（４）アドレス移動部４を経由し、ｐｑ個
のアドレスをｍ個のメモリアドレスレジスタである第２
レジスタＡ２へ移動する。

【００６１】（５）メモリモジュール部５に接近する
時、ｐｑ個の記憶モジュールをメモリモジュール選択部
６を通じて選択する。

【００６２】（６）外部のリードＲ命令にて、選択され
た記憶モジュールからｐｑ個の資料を判読する。

【００６３】（７）データー移動部７を通じてｐｑ個の
メモリバッファーレジスタにあるデーターをデーターレ
ジスタｑに移動する。

【００６４】また、同時接近の記録時における順序は次
の通りである。

【００６５】（１）記録するデーターをデーターレジス
タｑに入力し、接近形態と基準座標（ｉ，ｊ）とを決定
する。

【００６６】（２）接近形態座標変換部２を経由し、変
換された接近形態と基準座標（ｉ，ｊ）とを決定する。

【００６７】（３）アドレス計算部３でｐｑ個のアドレ
スを計算する。

【００６８】（４）アドレス移動部４を経由し、ｐｑ個
のアドレスをｍ個のメモリレジスタに移動させる。

【００６９】（５）メモリモジュール選択部６から近接
させる記憶モジュールを選択する。

【００７０】（６）データー移動部７を通じてデーター
レジストｑにあるデーターをｐｑ個のメモリバッファー
レジスタに移動する。

【００７１】（７）ライトＲ命令でｐｑ個の記憶モジュ
ールにデーターを貯蔵する。

【００７２】というような処理手段となる。

【００７３】また、上記の例でアドレス割当関数α
（ｉ，ｊ）は、座標（ｉ，ｊ）で映像点などのアドレス
を決定するようにしており、これはα（ｉ，ｊ）＝（ｉ
／ｐ）ｓ＋ｊ／ｑとなり、ｓはＮ／ｑと等しいかまたは
大きな整数であり、”／”は整数型割り算の商を意味す
る。そして、これらの関数式は初めに紹介されたバンブ
リスとモリンの参考文献により考慮されたものである。
また、記憶モジュール割当関数はμ（ｉ，ｊ）となり、
座標（ｉ，ｊ）での映像点などに対する記憶モジュール
を決定するように定義しており、これはμ（ｉ，ｊ）＝
（ｉｑ＋ｊ）／／ｍで、ｍは記憶モジュールの個数、ｘ
／／ｙはｘをｙで割った時の余りを表わすもので、この
ような関数は同じくバンブリスとモリンに依って、すで
に理論的に定義された形態となっている。

【００７４】一方、図１３に例示される線分接近映像分
析メモリシステム１は、上記映像分析処理メモリシステ
ム１に任意の角度を持つ線分を同時接近させて所定の映
像点などを抽出する形態であり、ここでは図１２の通り
八方向のそれぞれ−２２．５゜から＋２２．５゜の間に
ある線分を、連続的な八方向中の１つの線分に変換して
処理を行っている。即ち、ここでは制御角度変換回路12
により任意角度θ（０゜≦θ≦３６０゜）に該当する八
方向中のいずれか１つの方向の変換角度θ´（−２２．
５゜≦θ≦＋２２．５゜）に変換する。このとき、通常
図５に示すように、各単位の線分を望んだと仮定する場
合、５゜間隔の線分接近を行わせるようにして、制御角
度変換回路12と線分変換器15とで処理される。

【００７５】一例をあげれば、図１４では各角度に従う
線分の模様を表しており、このような線分の模様は臨時
レジスタ15ｃに貯蔵され、連続的な八方向の線分中から
該当する線分を抽出するたびに移動される。また、図１
５は入力選択長さ用ロム15ａのメモリ構造を表してい
る。ここでは、どのような映像においても−６０゜に回
転する場合には、６０゜の線分を連続的に読んだ後、基
準座標（ｉ，ｊ）を０゜に連続貯蔵しなければならな
い。すなわち、どの様な基準座標（ｉ，ｊ）でも１つの
線分を６０゜に読むためには、制御角度変換回路12にお
いて６０゜を八方向中の一方向としてｎｅと＋１５゜に
変換され、また、線分変換器15によりｎｅ角度の連続的
な４線分を映像分析処理メモリ１で読み込んで臨時レジ
スタ部15ｃのワード７，６，５，４に順に貯蔵した後、
θ´（１５゜）によってデコーダー15ｂ出力を可能に
し、入力選択長さ用ロム15ａから第３番目のワードを選
択させるようにしている。この第３番目のワードのカラ
ムはデータレジスト14の入力に連結されたマルチプレク
サー部15ｄの選択入力により作用する。したがって臨時
レジスタ部15ｃの＊表示された部分がデーターレジスタ
部14に貯蔵されるし、このデーターレジスタ部14の映像
点などは０゜にて貯蔵される。その後、臨時レジスタ部
15ｃのワード５はワード４に、ワード６はワード５に、
ワード７はワード６に同時に移動され、新たな角度の１
つの線分が八方向処理システムとして映像分析処理メモ
リシステム１から読み込まれてワード７に貯蔵され、臨
時レジスタ部15ｃの＊表示された部分がさらにデーター
レジスタ部14に貯蔵される作業を反復する。このとき、
連続的な線分の座標などと、貯蔵される映像点などの基
準座標なども、制御角度変換回路12により処理計算され
る。そして、入力選択長さ用ロム15ａの長さ情報は、図
１４において該当する線分が掛けている行数を表してい
ることで、八方向中の１つの方向を連続的にいくつかの
臨時レジスタ部15ｃに貯蔵した後で、初めてデーターレ
ジスタ部14に移ることを決定する。一例をあげれば、１
５゜の場合にはｎｅ方向を連続的に４個臨時レジスタ15
ｃに貯蔵した後、初めてデーターレジスタ部14に移る。

【００７６】このような本発明の映像分析処理システム
から、メモリシステムにある八方向の内のあらゆる映像
点などを同時接近することが可能になる。即ち、ブロッ
ク内の多くの映像点などを同時に接近させることによっ
て、多くの処理器が同時に角探索、細線化、雑音除去な
どを行うことが可能となり、特定方向内の直線のと特性
或いは有無判断、または任意の角度に速く回転させるこ
とができる。

【００７７】

【発明の効果】本発明は、本出願人による”映像処理用
メモリシステム”の先行技術においては、ブロック、
行、列、対角線、逆対角線の接近方向による処理回路に
該当するし、その制御上の複雑性を単純化した。

【００７８】また、上記技術においてはブロック、行、
列に対する効率的なアドレス計算回路を提示しており、
ここでは全体論理、行論理、列論理、そしてｐｑ個の加
算器などが備えられて、全体論理で左側上端の住所とし
てα（ｉ，ｊ）を計算し、また、行及び列論理でα
（ｉ，ｊ）と余りアドレス差などの計算を行った後にｐ
ｑ個の加算器に加えることによってｐｑ個のアドレスを
同時に計算処理しているが、このような形態ではブロッ
クと行との足し算は一度必要となり、ブロックと列との
足し算は二度必要となるため、このような計算回数の不
一致によって起るシステム制御の複雑性と処理速度の遅
さを避けることがむずかしかった。

【００７９】本発明は上記のようなあらゆる短所を、
行、列、対角線、逆対角線及び八方接近方向を基礎にし
たアドレス計算同時処理手段を用いることにより、上記
のようなシステムによって起る制御論理の複雑性及びそ
の計算処理の迅速性などを大幅に向上することが可能に
なる。

【００８０】また、上記のような線分接近処理メモリシ
ステムにより、上記映像分析処理メモリシステムを利用
して任意角度の線分を同時接近させることができるた
め、ホフ変換の線分認識では二次元映像Ｍ×Ｎ内の各映
像点などの値が或る基準値よりも大きいならば該当角度
θは距離ｐで換算して増加させた後、より大きな角度を
持つ直線を有するように、Ｔ＝ＭＮ（ＭＲ＋＃θ＊Ｐ１
＋＃θ＊ＭＷ）となる。（＃θ：θの数，ＭＲ：一回の
リード所要時間，ＭＷ：一回のライト所要時間，Ｐ１：
該当角度及び距離計算時間，Ｐ２：一回の足し算所要時
間，ｐｑ：一つの線分上の映像関数） これに対し、本発明では、Ｔ＝ＭＮ／ｐｑ＊Ｐ２＋Ｍ
Ｗ）になり、その処理速度を大幅に向上させることがで
きる。

【００８１】また、回転或いは傾いた映像の補正処理に
おける既存の方法では、Ｔ＝ＭＮ（ＭＲ＋Ｐ３＋ＭＷ）
になる。（Ｐ３は回転或いは補正後の座標計算時間）こ
れに対し、本発明ではＴ＝ＭＮ／ｐｑ（ＭＲ＋Ｐ３＋Ｍ
Ｗ）になって、この場合もその処理効率を大幅向上させ
ることができる。

【００８２】このように、本発明はこのような映像分析
メモリシステムにてブロック、行、列、対角線、逆対角
線及び八方接近に対する同時接近処理が可能な映像分析
メモリシステムと、この映像分析処理メモリシステムを
利用した線分接近処理システムを提供可能にして、こう
したシステムの処理効率を極大化することが可能になる
という有益な特徴がある。

【図面の簡単な説明】

【図１】 画像の二次元平面直交座標にて本発明による
接近形態及び座標を表わす参考図である。

【図２】 本発明による映像分析処理メモリシステムの
概略ブロック図である。

【図３】 図２におけるアドレス計算部の参考図であ
る。

【図４】 図３におけるアドレス計算が同部に具備され
たアドレス差入力発生のデコーダー配列回路に対する概
念図である。

【図５】 図３をより具体化した参考図である。

【図６】 図３のデコーダー配列回路と入力発生組織に
基づく出力される実施例として、接近形態ブロックから
０又は１のアドレス差のブロック入力発生組織を示す参
考図である。

【図７】 接近形態ブロックから余りのアドレス差Ａの
ブロック入力発生組織を示す参考図である。

【図８】 接近形態行の余りのアドレス差Ａの行Ａ入力
発生組織を示す参考図である。

【図９】 接近形態対角線の余りのアドレス差Ａの対角
線Ａ入力発生組織を示す参考図である。

【図１０】 接近形態逆対角線の余りのアドレス差Ａの
逆対角線Ａ入力発生組織を示す参考図である。

【図１１】 接近形態列の余りのアドレス差Ａの列Ａ入
力発生組織を示す参考図である。

【図１２】 図２に関連し本発明の他の実施例として線
分近接類型を説明するための参考図である。

【図１３】 図１２に関連し本発明の線分接近映像分析
処理メモリシステム参考図である。

【図１４】 図１３において各図に従った線分模様を表
わす参考図である。

【図１５】 図１３で入力選択長さ用ロムに対するメモ
リマップの参考図である。

【符号の説明】

１ 映像分析処理メモリシステム ２ 接近形態座標変換部 ３ アドレス計算部 ４ アドレス移動部 ５ メモリモジュール部 ６ メモリモジュール選択部 ７ データー移動部 ８ データーレジスタ 11 線分接近処理メモリシステム 12 制御角度変換回路 14 データーレジスタ 15 線分変換器 15ａ メモリモジュール部 15ｂ デコーダー 15ｃ レジスタ部 15ｄ マルチプレクサー部 ＤＫ アドレス差入力変換部 ＤＫ１ デコーダー配列回路 ＤＫ２ 入力発生組織 ＤＫＡ アドレス差加算器 Ａ１ 第１レジスタ Ａ２ 第２レジスタ ＡＣ アドレス移動回路

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 画像点などをブロック、行、列単位で同
   時接近処理し画像を分析処理する映像分析処理メモリシ
   ステムにおいて、前記ブロック、行、列単位以外にも対
   角線、逆対角線、及び八方向を含む接近形態と基準座標
   （ｉ，ｊ）とを入力し、ブロック、行、列、対角線、逆
   対角線の接近形態と映像点の変換座標（ｉ´，ｊ´）と
   に変換する接近形態座標変換部２と、この接近形態座標
   変換部２より提供された接近形態と変換座標によりアド
   レス差を計算処理し出力するアドレス計算部３と、この
   アドレス計算部３の計算されたアドレスを接近方向の類
   型別に再配置させるアドレス移動部４と、このアドレス
   移動部４のアドレス出力データーをｍ個の記憶モジュー
   ルを有するメモリモジュール部５で外部からリード又は
   ライトする時、前記八方向の接近類型を入力して前記ｍ
   個の記憶モジュールからｐｑ個の記憶モジュールを選択
   するメモリモジュール選択部６と、前記メモリモジュー
   ル部５に貯蔵されたデーターをアドレス移動部４と逆機
   能でデーターを再配置させるデーター移動部７と、この
   データー移動部７からのデーターをしばらく貯蔵するデ
   ーターレジスト８を包含する構成を特徴とする効率的な
   映像分析処理メモリシステム。
2. 【請求項２】 前記接近形態座標変換部２は、八方向の
   接近形態及び基準座標（ｉ，ｊ）から八方向以外の接近
   方向及び変換座標（ｉ´，ｊ´）に変換する過程より、 【数１】 （ここで、ｎはｎｏｒｔｈ、ｎｅはｎｏｒｔｈ−ｅａｓ
   ｔ、ｅはｅａｓｔ、ｓｅはｓｏｕｔｈ−ｅａｓｔ、ｓは
   ｓｏｕｔｈ、ｓｗはｓｏｕｔｈ−ｗｅｓｔ、ｗはｗｅｓ
   ｔ、ｎｗはｎｏｒｔｈ−ｗｅｓｔ、ｖｓは列、ｂｄは逆
   対角線、ｈｓは行、ｆｄは対角線、ｐｑは同時接近映像
   点の個数であって、例えば（ｎ，ｉ，ｊ）は、基準座標
   （ｉ，ｊ）でｎ（ｎｏｒｔｈ）方向のｐｑ個の同時接近
   映像点を意味し、これが座標（ｉ−ｐｑ＋１，ｊ）でｖ
   ｓ（列）に変換される。）の関数論理で構成されたこと
   を特徴とする請求項１記載の効率的な映像分析処理メモ
   リシステム。
3. 【請求項３】 アドレス計算部３は、近接形態座標変換
   部２の出力より提供される八方向以外の接近形態と変換
   座標（ｉ´，ｊ´）とを入力してアドレス差入力に変換
   するデコーダー配列回路ＤＫ１と、このデコーダー配列
   回路ＤＫ１で発生された一次アドレスから０或いは１の
   アドレス差Ｃ及びその余りのアドレス差Ａをブロック、
   行、列、対角線、逆対角線別に変位発生させる入力発生
   組織ＤＫ２と、この入力発生組織ＤＫ２から提供された
   アドレス差Ｃとアドレス差Ａとの出力を加算するアドレ
   ス加算器ＤＫＡとを含む構成を特徴とする請求項１記載
   の効率的な映像分析処理メモリシステム。
4. 【請求項４】 アドレス計算部３には、そのアドレス加
   算器ＤＫＡ出力側でその出力データーをしばらく貯蔵す
   る第１レジスタＡ１が具備されたことを特徴とする請求
   項１記載の効率的な映像分析処理メモリシステム。
5. 【請求項５】 アドレス移動部４は、 【数２】 （ここで、ｂｌはブロック、Ａ１は第１レジスタ、Ａ２
   は第２レジスタ、ｍはモジュール数、Ｋは整数とし、例
   えばｖｓ（列）では、Ａ２（０）←Ａ１（０），Ａ２
   （（ｑ）／／ｍ）←Ａ１（１），Ａ２（（２ｑ）／／
   ｍ）←Ａ１（２），…，Ａ２（（（ｐｑ−１）ｑ）／／
   ｍ）←Ａ１（ｐｑ−１）となる。）で定義された移動組
   織にて構成することを特徴とする請求項１記載の効率的
   な映像分析処理メモリシステム。
6. 【請求項６】 アドレス移動部４は、ｍ個の記憶モジュ
   ールを有するメモリモジュール部５に送られる再配置デ
   ーターを回転させる第２レジストＡ２が具備された構成
   を特徴とする請求項１記載の効率的な映像分析処理メモ
   リシステム。
7. 【請求項７】 メモリモジュール部５の記憶モジュール
   割当関数μ（ｉ，ｊ）は、基準座標（ｉ，ｊ）の映像点
   等に対する記憶モジュールを、 【数３】 （ここで、ｍは記憶モジュールの個数、ｘ／／ｙはｘを
   ｙで割った時の余りを示す。）から定義された割当にて
   構成されたことを特徴とする請求項１記載の効率的な映
   像分析処理メモリシステム。
8. 【請求項８】 デコーダー配列回路ＤＫ１は”ｐ−ｉ／
   ／ｐ”と”ｑ−ｊ／／ｑ”に対するアドレス差が１又は
   ｓとなることを仮定した時これを入力するデコーダ−Ｄ
   Ｅと、このデコーダ−ＤＥの出力をＤ１として、Ｄ１の
   アドレスより１又はｓ程度の差異が起こる位置をＤ２と
   仮定した時、この出力Ｄ１からＤ２に変換する組織を含
   む構成を特徴とする請求項３記載の効率的な映像分析処
   理メモリシステム。
9. 【請求項９】 入力変換組織ＤＫ２は、デコーダー配列
   回路ＤＫ１出力がブロック入力発生時にそのまま通過す
   るブロックＣ入力発生組織ＫＣと、ブロックＡ入力を発
   生する変換組織のブロックＡ入力発生組織ＫｂＡと、列
   Ａ入力を発生する変換組織の列Ａ入力発生組織ＫｖＡ
   と、対角線Ａ入力発生の対角線Ａ入力発生組織ＫｆＡ
   と、逆対角線Ａ入力発生の逆対角線Ａ入力発生組織Ｋｂ
   Ａと、行Ａ入力発生の行Ａ入力発生組織ＫｈＡとを包含
   した構成を特徴とする請求項３記載の効率的な映像分析
   処理メモリシステム。
10. 【請求項１０】 アドレス加算器ＤＫＡは、ｐｑ個の加
    算器（ＤＡ０−ＤＡｐｑ−１）で構成されたことを特徴
    とする請求項３記載の効率的な映像分析処理メモリシス
    テム。
11. 【請求項１１】 画面の画像点に対するブロック、行、
    列、対角線、逆対角線を各単位で同時に接近集合関数と
    して定義し処理する方法において、画面の画像点に対す
    る前記５種類の場合以外に、八方向（ｎ，ｎｅ，ｅ，ｓ
    ｅ，ｓ，ｓｗ，ｗ，ｎｗ）による同時接近集合関数は、
    映像点Ｉ（＊，＊）などのＭ×Ｎ配列から各要素（ｉ，
    ｊ）は０≦ｉ≦Ｍ−１，０≦ｊ≦Ｍ−１となり、同時接
    近映像点がｐｑ個あると仮定する時、 【数４】 の単位で定義して（ここで、例えばｎ（ｉ，ｊ）は、座
    標（ｉ，ｊ）におけるｎ（ｎｏｒｔｈ）が、画像点１
    （ｉ，ｊ），１（ｉ−１，ｊ），…１（ｉ−ｐｑ＋１，
    ｊ）であることを意味する。）、画像点データーを同時
    に接近処理する方法を特徴とする効率的な映像分析処理
    メモリシステム。
12. 【請求項１２】 画像点などをブロック、行、列単位で
    同時に接近処理し画像を分析処理する映像分析メモリシ
    ステムおいて、前記ブロック、行、列単位以外にも対角
    線、逆対角線、八方向を含む接近形態と基準座標（ｉ，
    ｊ）とを入力し、ブロック、行、列、対角線、逆対角線
    の接近形態と変換座標（ｉ´，ｊ´）とに変換してアド
    レス差を計算処理する映像分析処理メモリシステム１に
    は、任意の角度の線分に対する入力角度θを八方向中の
    いずれか一方向と変換角度θ′にて変換処理する制御角
    度変換回路12がその入力より引き続いて設けられ、この
    制御角度変換回路12の変換角度θ′に依り入力選択長さ
    用ロム15ａのアドレスを選択するデコーダー15ｂと、入
    力選択長さ用ロム15ａにより選択する出力を一時貯蔵す
    る臨時レジスト部15ｃと、この臨時レジスト部15ｃから
    貯蔵されたデーターを映像分析処理メモリシステム１で
    読み出された所定の八方向の情報に依って、データレジ
    スタ14で選択し移動するマルチプレクサー部15ｄになっ
    た線分変換器15とを包含する線分接近処理システムを具
    備することを特徴とする効率的な映像分析処理装置シス
    テム。
13. 【請求項１３】 制御回路変換回路12は、任意の角度θ
    （０゜≦θ≦３６０゜）を八方向中のいずれか一方向と
    変換角度θ′（−２２．５゜≦θ´≦２２．５゜）で変
    換する組織からなる線分接近処理システムを具備するこ
    とを特徴とする請求項１２記載の効率的な映像分析処理
    システム。
14. 【請求項１４】 入力選択長さ用ロム15ａは各５゜の間
    隔で、２２．５゜，２０゜，１５゜，１０゜，５゜，０
    ゜，−５゜，−１０゜，−１５゜，−２０゜，に依った
    １０種の線分点形態を定義し（一例にて、入カデータと
    して、行（０−７）と列（０−１５））、この定義され
    た１０種に対する入カデータ及び長さメモリマップで構
    成される線分接近処理システムを具備することを特徴と
    する請求項１２記載の効率的な映像分析処理システム。