JPS6457549U - - Google Patents
Info
- Publication number
- JPS6457549U JPS6457549U JP15294087U JP15294087U JPS6457549U JP S6457549 U JPS6457549 U JP S6457549U JP 15294087 U JP15294087 U JP 15294087U JP 15294087 U JP15294087 U JP 15294087U JP S6457549 U JPS6457549 U JP S6457549U
- Authority
- JP
- Japan
- Prior art keywords
- address
- generation circuit
- image
- arbitrary
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Image Input (AREA)
Description
第1図は本考案の一実施例に係わる画像処理装
置の回路構成を示すブロツク図、第2図は同実施
例のアドレス発生回路の回路構成を示すブロツク
図、第3図は従来の基本的な画像処理装置の回路
構成を示すブロツク図、第4図は従来のパイプラ
イン処理型画像処理装置の回路構成を示すブロツ
ク図である。 1……テレビカメラ、2……A/D変換器、3
……画像メモリ、4……計算機、5……処理回路
、91,92……カウンタ、71,72……アド
レス発生回路、81,82,83,84,85…
…記憶素子、101,102……比較器、111
,112……ラツチ、121,122……乗算器
、131,132……加算器、14……引算器。
置の回路構成を示すブロツク図、第2図は同実施
例のアドレス発生回路の回路構成を示すブロツク
図、第3図は従来の基本的な画像処理装置の回路
構成を示すブロツク図、第4図は従来のパイプラ
イン処理型画像処理装置の回路構成を示すブロツ
ク図である。 1……テレビカメラ、2……A/D変換器、3
……画像メモリ、4……計算機、5……処理回路
、91,92……カウンタ、71,72……アド
レス発生回路、81,82,83,84,85…
…記憶素子、101,102……比較器、111
,112……ラツチ、121,122……乗算器
、131,132……加算器、14……引算器。
Claims (1)
- 画像メモリに格納された画像を処理する画像処
理装置において、上記画像メモリの内容を任意の
方向に任意の間隔で読出すためのアドレスを発生
する第1のアドレス発生回路と、データを上記画
像メモリに対して任意の方向に任意の間隔で書き
込むためのアドレスを発生する第2のアドレス発
生回路とを具備してなることを特徴とする画像処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15294087U JPS6457549U (ja) | 1987-10-06 | 1987-10-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15294087U JPS6457549U (ja) | 1987-10-06 | 1987-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6457549U true JPS6457549U (ja) | 1989-04-10 |
Family
ID=31428324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15294087U Pending JPS6457549U (ja) | 1987-10-06 | 1987-10-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6457549U (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118953A (en) * | 1977-03-28 | 1978-10-17 | Agency Of Ind Science & Technol | Address designation circuit |
JPS5893095A (ja) * | 1981-11-28 | 1983-06-02 | 株式会社東芝 | メモリアドレス制御装置 |
JPS6232574A (ja) * | 1985-08-06 | 1987-02-12 | Nec Corp | 画像デ−タメモリのアドレス制御方式 |
-
1987
- 1987-10-06 JP JP15294087U patent/JPS6457549U/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53118953A (en) * | 1977-03-28 | 1978-10-17 | Agency Of Ind Science & Technol | Address designation circuit |
JPS5893095A (ja) * | 1981-11-28 | 1983-06-02 | 株式会社東芝 | メモリアドレス制御装置 |
JPS6232574A (ja) * | 1985-08-06 | 1987-02-12 | Nec Corp | 画像デ−タメモリのアドレス制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6457549U (ja) | ||
JPS5851489U (ja) | カプラ装置 | |
JPS59104400U (ja) | デ−タ記憶装置 | |
JPS6110705U (ja) | Ct画像表示装置 | |
JPS59122644U (ja) | 基準点座標入力回路 | |
JPS6457547U (ja) | ||
JPS63107057U (ja) | ||
JPS6016248U (ja) | 2進デ−タ平均装置 | |
JPS6057850U (ja) | インタフエ−ス制御装置 | |
JPS5881654U (ja) | 演算処理装置 | |
JPS5996642U (ja) | パタ−ン識別装置 | |
JPS5870839U (ja) | 組立ラインの作業指示装置 | |
JPS6316347U (ja) | ||
JPS5994393U (ja) | 画像処理装置 | |
JPS582866U (ja) | 蓄電池 | |
JPS63168549U (ja) | ||
JPS58148799U (ja) | メモリ保護機構 | |
JPH0412757U (ja) | ||
JPS5872050U (ja) | レシ−ト印字装置 | |
JPH0461360U (ja) | ||
JPS60642U (ja) | 入出力制御装置 | |
JPS5832476U (ja) | マイクロプロセツサアナライザ | |
JPS6380652U (ja) | ||
JPS5844638U (ja) | ワ−ルドプロセツサ | |
JPH0488608U (ja) |