JPS59122644U - 基準点座標入力回路 - Google Patents
基準点座標入力回路Info
- Publication number
- JPS59122644U JPS59122644U JP1983014867U JP1486783U JPS59122644U JP S59122644 U JPS59122644 U JP S59122644U JP 1983014867 U JP1983014867 U JP 1983014867U JP 1486783 U JP1486783 U JP 1486783U JP S59122644 U JPS59122644 U JP S59122644U
- Authority
- JP
- Japan
- Prior art keywords
- reference point
- point coordinate
- input circuit
- coordinate input
- electrical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はタブレットの入力面を示す上面図、第２図は従
来の基準点座標入力回路を説明するためのブロック図、
第３図および第４図はそれぞれ本考案の一実施例を示す
ブロック図およびタイムチーヤードである。 １・・・・・・筐体、２・・・・・・用紙、Ｐ□、Ｐ２
・・・・・・基準点、３・・・・・・入力部、４． ５
． ９． １０． １１・・・・・・スイッチ、６・・
・・・・メモリ回路、７・・・・・・ランダムアクセス
メモリ、８・・・・・・データ処理部、１２・・・・・
・電池、２１・・・・・・フリップフロップ、２２・・
・・・・比較器、２３・・・・・・アドレス発生器、２
４・・・・・・論理和ゲート、２５・・・・・・カウン
タ。
来の基準点座標入力回路を説明するためのブロック図、
第３図および第４図はそれぞれ本考案の一実施例を示す
ブロック図およびタイムチーヤードである。 １・・・・・・筐体、２・・・・・・用紙、Ｐ□、Ｐ２
・・・・・・基準点、３・・・・・・入力部、４． ５
． ９． １０． １１・・・・・・スイッチ、６・・
・・・・メモリ回路、７・・・・・・ランダムアクセス
メモリ、８・・・・・・データ処理部、１２・・・・・
・電池、２１・・・・・・フリップフロップ、２２・・
・・・・比較器、２３・・・・・・アドレス発生器、２
４・・・・・・論理和ゲート、２５・・・・・・カウン
タ。
Claims (1)
- 手書き入力面の予め定めた基準点の座標を示す第１の電
気信号を記憶するために設けられ記憶内容を常時保持す
る記憶手段と、前記第１の電気信号の該記憶手段への書
込みを指示する第２の電気信号を発生する入力指示手段
と、外部から与えられる前記第１の電気信号を前記第２
の電気信号に応答して前記記憶手段の予め定めたアドレ
スに記憶させる記憶制御手段とを備えたことを特徴とす
る基準点座標入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983014867U JPS59122644U (ja) | 1983-02-03 | 1983-02-03 | 基準点座標入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983014867U JPS59122644U (ja) | 1983-02-03 | 1983-02-03 | 基準点座標入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122644U true JPS59122644U (ja) | 1984-08-18 |
Family
ID=30146208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983014867U Pending JPS59122644U (ja) | 1983-02-03 | 1983-02-03 | 基準点座標入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122644U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166544A (en) * | 1980-05-27 | 1981-12-21 | Fujitsu Ltd | Nonencoding input system using digitizer |
| JPS57101989A (en) * | 1980-12-18 | 1982-06-24 | Fujitsu Ltd | Input system of line pattern |
-
1983
- 1983-02-03 JP JP1983014867U patent/JPS59122644U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166544A (en) * | 1980-05-27 | 1981-12-21 | Fujitsu Ltd | Nonencoding input system using digitizer |
| JPS57101989A (en) * | 1980-12-18 | 1982-06-24 | Fujitsu Ltd | Input system of line pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61126338U (ja) | ||
| JPS59122644U (ja) | 基準点座標入力回路 | |
| JPS6012645U (ja) | 車両用電子機器の情報記憶装置 | |
| JPS5894039U (ja) | 小型電子式計算機のメモリ使用状態表示装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS6380645U (ja) | ||
| JPS59113841U (ja) | 主記憶構成制御装置 | |
| JPS5872800U (ja) | 設定デ−タのメモリ保護装置 | |
| JPS58148799U (ja) | メモリ保護機構 | |
| JPS5928814U (ja) | デイスク装置の代替記録処理回路 | |
| JPS5872050U (ja) | レシ−ト印字装置 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPS5810128U (ja) | 自己記憶内容保持メモリ−ｉｃ | |
| JPS5832476U (ja) | マイクロプロセツサアナライザ | |
| JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
| JPS61172343U (ja) | ||
| JPS5996084U (ja) | ロボツトのカ−ド指定乱数発生装置 | |
| JPS5874195U (ja) | プログラムタイマ装置 | |
| JPS59149294U (ja) | タイムコ−ド記録装置 | |
| JPS63168549U (ja) | ||
| JPS5844638U (ja) | ワ−ルドプロセツサ | |
| JPS60131060U (ja) | 画像処理装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS6010334U (ja) | 誤操作防止確認回路 | |
| JPS5811793U (ja) | 図形表示装置 |