RU2038633C1 - Устройство для формирования видеосигнала - Google Patents
Устройство для формирования видеосигнала Download PDFInfo
- Publication number
- RU2038633C1 RU2038633C1 SU4760696A RU2038633C1 RU 2038633 C1 RU2038633 C1 RU 2038633C1 SU 4760696 A SU4760696 A SU 4760696A RU 2038633 C1 RU2038633 C1 RU 2038633C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- information
- block
- input
- output
- Prior art date
Links
Images
Abstract
Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение устройства при геометрическом преобразовании формируемого изображения. Устройство содержит формирователи адреса, коммутатор, блок оперативной памяти, блок формирования видеосигнала, блок сравнения. 3 з.п. ф-лы, 4 ил.
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано при выводе графической информации из ЭВМ.
Цель изобретения упрощение устройства.
На фиг. 1 приведена структурная схема устройства; на фиг.2 структурная схема блока оперативной памяти; на фиг.3 структурная схема блока сравнения; фиг.4 поясняет принцип формирования видеосигнала.
Устройство содержит первый 1, второй 2 и третий 3 формирователи адреса, коммутатор 4, блок 5 оперативной памяти, блок 6 формирования видеосигнала, блок 7 сравнения.
Формирователь адреса содержит регистры 8, 9, 10, сумматор 11, коммутатор 12, регистр 13, блок 14 постоянной памяти, сумматор 15.
Блок 5 оперативной памяти содержит с первого 16 по четвертый 19 накопители, элемент ИЛИ 20.
Блок 7 сравнения содержит с первого 21 по четвертый 24 регистры, с первого 25 по четвертый 28 компараторы.
Устройство работает следующим образом.
При записи информации в блок 5 оперативной памяти адрес и сигнал управления записью формируются ЭВМ (не показана). При считывании информации из блока 5 в процессе формирования видеосигнала адрес формируется блоками 1, 2, 3, а сигнал разрешения выборки блоком 7 сравнения для каждого из накопителей 16-19. Коммутацию адресного сигнала на вход блока 5 оперативной памяти осуществляет коммутатор 4 под управлением ЭВМ.
Формирователи 1-3 адреса при вычислении адреса считывания информации из блока 5 осуществляют ее проективное преобразование. Для этого адреса вычисляются следующим образом:
Xij=1/(a1 i(j-1)+b1 i)+c1 i,
Yij= 1/(a2 i(j-1)+b2 i)+c2 i, (1) Zij= 1/(a3 i(j-1)+b3 i)+c3 i, где i номер строки растра, i=;
j номер столбца (элемента в строке), j=;
a, b, c коэффициенты преобразования, которые в начале каждой строки заносятся соответственно в регистры 8, 9, 10 формирователей 1, 2, 3 адреса.
Xij=1/(a1 i(j-1)+b1 i)+c1 i,
Yij= 1/(a2 i(j-1)+b2 i)+c2 i, (1) Zij= 1/(a3 i(j-1)+b3 i)+c3 i, где i номер строки растра, i=;
j номер столбца (элемента в строке), j=;
a, b, c коэффициенты преобразования, которые в начале каждой строки заносятся соответственно в регистры 8, 9, 10 формирователей 1, 2, 3 адреса.
В блоке 6 формирования видеосигнала информационный сигнал с выхода блока 5 суммируется с сигналом телевизионной синхросмеси, действующем на синхровходе блока 6, и поступает на выход формирователя.
Структура блока 5, соответствующая формируемому изображению, показанному на фиг. 4, представлена на фиг.2. В накопители 16-19 занесены битовые карты изображений плоскостей, показанных на фиг.4. Через элемент ИЛИ 20 на выход блока 5 передается информация из того накопителя, на входе управления которого присутствует сигнал разрешения выборки информации из него.
Блок 7 состоит из компараторов 25-28, на первых информационных входах которых действуют сигналы с выходов формирователей 1, 2, 3, а на вторых хранящиеся в регистрах 21-24 признаки соответствующих граней отображаемого объекта, которые заносятся туда перед отображением и соответствуют геометрическому расположению в тpехмерной системе координат Х, Y, Z его граней. В случае, показанном на фиг.4, эти значения составят: X=0, Z=0, X=X1, Y=Y1.
Т.о. происходит преобразование трехмерного значения текущих координат Х, Y, Z, вырабатываемых согласно выражениям (1), в двумерные значения координат (номеров строк и столбцов) накопителей 16-19, что позволяет ограничиться тремя формирователями адреса вместо N формирователей, обрабатывающих каждую грань отдельно, и выполнять геометрические преобразования изображения, трансформируемого в зависимости от ракурса наблюдения.
Claims (4)
1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ВИДЕОСИГНАЛА, содержащее с первого по третий формирователи адреса, коммутатор, блок оперативной памяти, выход которого подключен к информационному входу блока формирования видеосигнала, выход которого является выходом устройства, адресный вход блока оперативной памяти соединен с выходом коммутатора, первый, второй и третий информационные входы которого соединены соответственно с выходами первого, второго и третьего формирователей адреса, информационные входы и управляющие входы группы с первого по третий формирователей адреса являются соответственно информационными входами с первой по третью групп и управляющими входами группы устройства, информационный вход и вход управления записью блока оперативной памяти являются соответственно первыми информационным и управляющим входами устройства, четвертый информационный вход и управляющий вход коммутатора являются соответственно вторыми информационным и управляющим входами устройства, синхровход блока формирования видеосигнала третьим управляющим входом устройства, отличающееся тем, что устройство содержит блок сравнения, выходы которого соединены с входами разрешения считывания блока оперативной памяти, информационные входы первой группы блока сравнения соединены с выходами формирователей адреса, информационные входы второй группы блока сравнения являются информационными входами четвертой группы устройства, первым и вторым синхровходами которого являются соответственно первые и вторые управляющие входы формирователей адреса.
2. Устройство по п. 1, отличающееся тем, что формирователь адреса содержит с первого по четвертый регистры, первый и второй сумматоры, коммутатор и блок постоянной памяти, выход которого соединен с первым информационным входом второго сумматора, второй информационный и управляющий входы которого соединены соответственно с первым и вторым выходами третьего регистра, выход второго сумматора является выходом формирователя, выходы первого регистра подключены к информационным входам первого сумматора, управляющий вход которого подключен к выходу четвертого регистра, соединенному с адресным входом блока постоянной памяти, информационный вход четвертого регистра соединен с выходом коммутатора, управляющие входы четвертого регистра и коммутатора являются соответственно первым и вторым управляющими входами формирователя, выход первого сумматора подключен к первому информационному входу коммутатора, второй информационный вход которого соединен с выходом второго регистра, информационные и управляющие входы с первого по третий регистров являются соответственно информационными входами и управляющими входами группы формирователя.
3. Устройство по п. 1, отличающееся тем, что блок оперативной памяти содержит с первого по четвертый накопители, элемент ИЛИ, выход которого является выходом блока, входы элемента ИЛИ соединены с выходами накопителей, информационные входы которых являются информационными входами блока, входы управления записью входом управления записью блока, адресные входы - адресным входом блока, а входы разрешения считывания входами разрешения считывания блока.
4. Устройство по п.1, отличающееся тем, что блок сравнения содержит с первого по четвертый регистры, с первого по четвертый компараторы, выходы которых являются выходами блока, первые информационные входы компараторов являются первыми информационными входами блока, вторые информационные входы компараторов соединены с выходами регистров, информационные входы которых являются вторыми информационными входами блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4760696 RU2038633C1 (ru) | 1989-11-21 | 1989-11-21 | Устройство для формирования видеосигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4760696 RU2038633C1 (ru) | 1989-11-21 | 1989-11-21 | Устройство для формирования видеосигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2038633C1 true RU2038633C1 (ru) | 1995-06-27 |
Family
ID=21480383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4760696 RU2038633C1 (ru) | 1989-11-21 | 1989-11-21 | Устройство для формирования видеосигнала |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2038633C1 (ru) |
-
1989
- 1989-11-21 RU SU4760696 patent/RU2038633C1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 1658140, кл. G 06F 3/153, 1989. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10111951A (ja) | 画像処理方法および装置および記憶媒体 | |
JP3237975B2 (ja) | 画像処理装置 | |
RU2038633C1 (ru) | Устройство для формирования видеосигнала | |
JP2659372B2 (ja) | 構造物の三次元表示方法 | |
JPS6061853A (ja) | 情報処理装置 | |
JPS6217236B2 (ru) | ||
RU2042185C1 (ru) | Устройство для формирования видеосигнала | |
JP2985236B2 (ja) | ディジタル特殊効果装置 | |
JP3004993B2 (ja) | 画像処理装置 | |
JP2003299651A (ja) | デジタルスキャンコンバータ | |
JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
KR100416737B1 (ko) | 영상데이터의처리장치및그방법 | |
JPH06101844B2 (ja) | 画像処理装置 | |
JPH03286271A (ja) | 画像表示装置 | |
JPS5822473A (ja) | 画像処理装置 | |
JPH0465780A (ja) | グラフィック・ディスプレイ装置 | |
JP2653006B2 (ja) | レーザ加工位置決め装置 | |
JP2604711B2 (ja) | 画像変換装置 | |
JPS63116193A (ja) | 画像のアフイン変換方式 | |
JPH07129758A (ja) | 画像処理装置 | |
SU1658140A1 (ru) | Устройство дл формировани видеосигнала | |
JPS61239380A (ja) | 二次元配列メモリのアドレス発生回路 | |
RU2037973C1 (ru) | Формирователь импульсов дискретизации информации на экране электронно-лучевой трубки (элт) | |
JPH0234070B2 (ru) | ||
JPH0120469B2 (ru) |