JPS5822473A

JPS5822473A - 画像処理装置

Info

Publication number: JPS5822473A
Application number: JP56121735A
Authority: JP
Inventors: Yasuhito Suenaga; 末永　康仁; Yoshiaki Tamamura; 玉邑　嘉章
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1981-08-03
Filing date: 1981-08-03
Publication date: 1983-02-09
Also published as: JPS6125192B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は画像処理装置に関し、詳しくは、画像情報にそ
の大きさ、回転、形状など（−関する変換処理を行なっ
て表示、出力する装置に関するもＱ〕である。

従来、画像情報に変換を施して表示する手法として、光
学系を使用する方法、走査変換型蓄積管を使用する方法
などが知られている。このうち、光学系による方法は瞬
時（：変換ができるという反面、画像の拡大、縮小以外
の変換を行なう（−は、非常に複雑な装置を必要とし、
またその機械的制御も難しいという欠点がある。また、
走査型蓄積管を用いる方法は、扱える画像の解像度及び
階調が管の性能によって限定されるという欠点があった
。なお、この他の方法としては、デジタル情報（二変換
された画像データをデジタル計算機やデジタル演算装置
によって変換処理を行なう方法がある。この手法は多様
な変換を行なうことが可能であるが、高価な装置を必要
とし、また処理時間も長くなるという欠点がある。

本発明は、これらのに点を除去するため（二、図形発生
器と複数のレジスタにより構成されたアドレス変換ユニ
ット（二より、簡便かつ高速に画像形状の変換を行ない
、それを画像出力用の画像メモリを通じて画像ディスプ
レイ又は他の画像出力装置に出力するようにしたもので
、以下図面について詳細に説明する。

第１図は本発明の一実施例であって、１は各メモリセル
が画素配列に対応しているメモリアレイＡ、２は他のメ
モリアレイＢ、３は画像データ入力端子Ｒ，Ｉ及び画像
データ出力端子ＲＯを通じて、計算機や画像入出力機器
によりメモリアレイ１内に画像データを書込み、又は該
メモリアレイ１内より画像データを読出す回路、４はメ
モリアレイ１内の画像データを読出すだけの回路、５は
メモリアレイ２（二唾像データを書込む回路、６は後述
する画像形状変換ユニット、７はメモリアレイ２内の画
像データをエリア指定レジスタ９により指定された領域
にわたってラスク走査形式でに画素パラレル（二読出す
回路、８は読出されたパラレルデータを外部クロック入
力端子ＣＩより入力されるクロックパルスに従って、高
速シリアルデータに変換し、シリアルデータ出力端子Ｓ
Ｏに出力する回路である。端子ＳＯより出力されるシリ
アルデータは、例えばデジタル−アナログ変換回路によ
りアナログビデオ信号゛に変換されて、画像ディスプレ
イ装置等の画像出力装置に出力される。メモリアレイ１
．２は各画素当りＮビット（Ｎ２２）の記憶容量をもっ
ており、メモリアレイｌには画像データ入力端子ＲＩを
通じて、種々の画像人力装置や計算機により各画素当り
Ｎピットの画像１００が書込まれる。同様（二、メモリ
アレイ２には書込み回路５を通じて画像２００が書込ま
れる。

はじめに、第１図における画像形状変換ユニット６の機
能を説明する。第２図はその原理説明図である。今、メ
モリアレイ１中に格納されている（　ｋ　Ｘｔ）画素の
画像１００について、その予め定めた４点Ｐ１１　、　
Ｐｍ）　、　Ｐｍｎ　＋　ＰＩｎ力・ら成る四辺形で囲
せれた部分画像を切り出し、大きさと形状を変換して（
ｍｘｎ）画素の画像２００に移しかえることを考える。

このためには、画像２００の点（’＋ｊ）に対応するよ
うな画像１００上の点Ｐ、、　＝（Ｘｉｊ。

Ｙ、ｊ　）　（た譬し、１（ｉ（ｍ、ｔ（ｊ＜ｎ　）を
算出し、画像１００（＝おける点も、の値を読み出し、
画像２００の点（ｌ、ｊ）ｌ二書込むという動作を、す
べての１．Ｊの組合わせについて行なえばよい。

画像１００の四辺形の各頂点については、Ｐ１１＝（Ｘ
１１・Ｙｌｌ）″（１・１）Ｐｒｒｎ　＝　（Ｘｍ１　
、　Ｙｍｌ）　−（”ｔ　１　）Ｐｍｎ＝　（Ｘｍｎ、
　Ｙｍｎ　）　−（ｍ、　ｎ）、Ｐ１ｎ＝（Ｘｉｎ、　
Ｙｌｎ）−（Ｌ　ｎ）なる対応関係がある。任意の点Ｐ
　Ｉ　Ｊ　４−＋（Ｉ、　　３　）の対応を行なうには
、四辺形の２辺Ｐ１１　Ｐｍ　１　＋ＰｌｎＰｍｎをそ
れぞれｍ分割し、２辺Ｐ１１ＰｌｎｓＰｍｌ　ｐｍｎを
それぞれｎ分割するとき、内部の各行、各列の対応関係
、（第１行）　ＰｌｊＰｍ、　−（１，ｊ）　（ｍ、　Ｊ
）　（１＜、ｊ＜ｎ　）（第１列）Ｐｉｔ　Ｐｉｎ　→
（ｉ、　１　）　（ｉ、　ｎ）　（ｔ＜ｉ（ｍ）に着目
し、直線の発生を利用して高速に処理することができる
。すなわち、Ｘ方向は直線（１，Ｘ１ｊ）　（ｍ、　Ｘ
ｍｊ）　、　Ｙ方向は直線＜１．Ｙｔｊ　）　（ｍ、　
Ｙｍ）　）を間隔゛１″の格子上の点のみを用いて発生
し、各ｉについてＸｉ、又はＹｉｊを選択することによ
って実現することができる。この直線の発生には、例え
ばグラフィックディスプレイ装置等で使用されている既
存の直線発生器を利用することができる。

第３図は画像形状変換ユニット６の構成例であって、６
０１〜６１８はアドレス格納用レジスタ、６１９〜６２
４は直線発生器、６２５はアドレス更新回路である。第
１〜３図により、画像形状変換の動作順序を追って説明
する。

（１）　　初期設定：まず最初に、第１図の外部制御信号入力端子ＴＣより、
第３図に示す画像形状変換ユニット６のアドレス格納用
レジスタ６０１〜６１０（−必要なパラメータをセット
する。これは例えば端子ＴＣに接続されたキーボード、
計算機などによりより行なわれる。七ッ卜すべき各レジ
スタの内容は次のとおりである。

レジスタ　６０１；ｍ（画像２００の列数）レジスタ６
０２；ｎ（画像２０００行数）レジスタ　６０３　；　
　Ｘｔｔ　　（点ｐＨのＸ座標）レジスタ　６０４　　
；　　Ｘ１ｎ　（点Ｐ１ｎのＸ座標）レジスタ　６０５
　；　　Ｘｍ１　　（点ＰｍのＸ座標）レジスタ　６０
６　；　　Ｘｍｎ　　（点ＰｍｎのＸ座標）レジスタ６
０７　　；　　Ｙｔｔ　　（点ｐＨのＸ座標）レジス９
６０８　；　　Ｙｌｎ　　（点Ｐ１ｎのＸ座標）レジス
タ６０９　　；　　Ｙｒｒ＋１　　（点Ｐｍ１のＸ座標
）レジス９６１０　；　　Ｙｍｎ　（点ＰｍｎのＸ座標
）（２）　　直線ｐＨｐｌｎと直線Ｐ、ｎＩＰｍｎの発
生レジスタ６０１及びレジスタ６０３〜６１０の内容全
入力とし、直線発生器６１９〜６２２によってＸＩＪｓ
Ｘｍｊ　、　Ｙｌｊ　、　Ｙｒｌｊを順次求め、レジス
タ６１１〜６１４に格納する。

（３）　　直線Ｐ１ｊ　Ｐｍｊの発生レジスタ６０２及びレジスタ６１１〜６１４の内容全入
力とし、直線発生器６２３及び６２４によってアドレス
Ｘ１ｊ及びＹｌｊを順次求め、レジスタ６１５及び６１
６に格納する。これらの値は、第１図のメモリアレイ１
に対する読出回路４に送られる。

（４）　　書込アドレスの更新アドレスＸ１．及びＹｌｊの発生と同期して、アドレン
更新回路６２５により画像２００用のアドレス（１・ｊ
）（たソし、１≦ｉ（ｍ、１＜、Ｊ＜ｎ）を発生し、レ
ジスタ６１７及び６１８（＝格納する。これらの値は、
第１図のメモリアレイ２への書込回路５に送られる。

第１図において、メモリアレイ］中の画像１００のデー
タのうち、（３）によって計算されたアドレス（”Ｊ　
、”ｉｊ　）　ｌ二対応する画素データを読出回路４に
よって読出し、書込回路５によってメモリアレイ２中の
画像２００のアドレス（１，Ｊ）の画素データとして書
込む。

以上（２）〜（４）の動作を、１（ｉ（ｍ、１（ｊ＜ｎ
なるすべての（１，」）の組合わせについて実行するこ
とによって、第２図において説明したように、画像１０
０が形状変換され、画像２００がメモリアレイ２中に形
成される。

（６）　　高速シリアルデータの出力第１図において、端子ＡＩよりメモリアレイ２中の読出
しエリア指定レジスタ９に読出すべき領域のアドレスを
セットし、エリア続出回路７によって、指定エリア内の
データを順次並列にｈ画素ずつ読出し、パラレル−シリ
アル変換回路８１ｍよって、続出クロツタ端子ＣＩから
入力されるクロックパルスに従って、シリアルデータに
変換し、端子５ＯＳ＝出力する。端子Ｓｏより出力され
る高速シリアルデータは、例えばアナログビデオ信号に
変換されて、画像ディスプレイ装置、ファクシミリ装置
等（二出力される。

これら動作において、エリア読出回路７によつて並列に
読出す画素数りを大きくえらんでおくことによって、メ
モリアレイ２へのアクセス頻度を少なくすることができ
る。従ってエリア続出回路７によってメモリアレイ２に
アクセスされていない時間に、書込回路５によって画像
データをメモリアレイ１に書込むためのアクセスを行な
う。このような方法をとることによって、画像形状の変
換と同時に、高速シリアルデータを出力することが可能
になる。

第４図に本発明の他の実施例を示す。第４図において、
１と２のメモリアレイ、３の書込／読出回路、４の続出
回路は第１図と同様である。１ｏはｎ′＋１個のアドレ
スレジスタより成るレジスタ群、１１はアドレスレジス
タ群１０を切換えるためのアドレス切換回路、１２はメ
モリアレイ１より読出された画素データを１３あるいは
１４に格納する出力切換回路、１３．１４はそれぞれシ
フト、レジスタ等により構成されるバッファレジスタ、
１５はバッファレジスタ１３．１４より高速シリアルデ
ータを取出すための回路である。６′は第１図の６に対
応する画像形状変換ユニットであるが、これについては
後述する。

第５図は第４図の動作を説明するための原理図で、１６
は画像ディスプレイ装置を示す。第２図で説明したよう
に、画像１００において四辺形Ｐ１１ＰｍｌＰｍｎＰｌ
ｎで囲まれた部分画像の大きさと形状を変換して（ｍｘ
ｎ　）画素の大きさの画像２００に移すぞれｎ分割し、
内部の各行と各列を画像２００（一対応づければよい。

一方、画像２００をラスタ走査方式で読出す場合（二は
、高速で行方向に沿って読出す必要があるから、画像１
００から画像２００へのデータ転送と同時にラスタ走査
方式にシリアルデータを出力するには、シリアルデータ
を読出すよりも早く各行方向のデータ転送を終了しなけ
ればならない。一般に半導体ＩＣ素子等によって構成さ
れるメモリアレイにおいて、任意のアドレスに対応する
画像データを読出し又は書込む動作に安する時間は、上
記半導体ＩＣのアクセス時間により制限されてしまう。

又、経済的な面から例えば読出したデータを直接画像デ
ィスプレイ装置に表示することができるような高速の半
導体ＩＣ素子を使用することは不利である。このため、
第５図で示したように、ｍｘ　（ｎ’＋１　）画素の大
きさを有するバッファレジスタ１３及び１４を設けてお
き、画像１００の（ｎ’＋　１　）行を平行して形状変
換してバッファレジスタ１３に移し、これが終了した時
点で、バッファレジスタ１３よりラスタ走査方式で画像
データを出力すると同時に、次の（ｎ’＋　１　）行を
平行して形状変換しバッファレジスタ１４に移すという
動作−を繰返す。このようにすると、画像１００の形状
変換と同時に、変換された画像データをラスタ走査方式
で画像ディスプレイ装置１６等に出力することが可能と
なる。

このような動作を行なうために、第４図の実施例では、
画像形状変換ユニット６′によって、メモリアレイ１中
の画像１００の読出すべき（ｎ’＋１　）個の画素のア
ドレス、すなわち、第２図における点列Ｐ・・、Ｐ・　
　、・・・・・・Ｐ、、ｊ＋。′　（ただし、１１３　
　　　　１ｊ＋１＜ｉ＜ｍ）のアドレスを計算してアドレスレジスタ群１
０に格納しておき、アドレス切換回路１１１−よって続
出回路４に設定するアドレス値を順次切換え、高速に（
ｎ’＋１）個の画像データを読出すようにされている。

読出されたデータは、順次、バッファレジスタ１３又は
バッファレジスタ１４１＝出力切換回路１２（＝よって
切換えて格納されるとともに、格納が終了した側のバッ
ファレジスタは、外部クロック入力端子ＣＩより入力さ
れるクロックパルス（＝従って、シリアルデータ読出回
路１５によりシリアルデータに変換されて端子ＳＯより
出力される。

第６図は第４図における画像形状変換ユニット６′の構
成例であって、高速で（ｎ’＋１）個の画素のアドレス
、すなわち、ＸアドレスＸＨｊ＊　Ｘｉｊ＋ｔ　＋、、
、、、、　、　Ｘ　ｉｊ＋ｎ’及びＹアトｖスＹ−＋　
Ｙｉｊ＋ｔ＋”””　。

ＪＹｉｊ＋ｎ’を計算するための回路である。第３図に示
した画像形状変換ユニット３の構成例と異なる点は、第
３図のレジスタ６１１〜６１６をそれぞれ（ｎ′＋１）
個のレジスタ群に置きかえ、直線発生器６２３゜６２４
を（ｎ’＋１）個の直線発生器群に置きかえた１ことであって、その動作は第３図と同様であ！る。′な
お、第４図においては、バッファレジスター３及び】４
としてシフトレジスタのようなりロックパルスを入力す
ることによって直ちにシリアルデータが得られるものを
想定しているが、（ｍ×（ｎ’＋１））画素のメモリア
レイと、第１図に示したようなエリア読出回路７及びパ
ラレル−シリアル変換回路８を用いることもできること
は明らかである。

又、以上の説明では、図形発生器として直線発生器を使
用する場合について述べたが、直線発生器を円弧発生器
等の曲線発生器に置きかえることＣ二よって、同様な原
理により曲線で囲まれた１！１像を形状変換し、長方形
の画像を得るなど、多様な画像形状変換を実現すること
ができる。

以上説明したようζ二、本発明によれば、既存の簡単な
直線発生器又は曲線発生器を組合わせることによって、
多様な画像形状変換を高速で行なうことができ、しかも
、もとの画像データを書換えることなく、画像ディスプ
レイ装置、ファクシミリ装置等の画像出力装置に形状変
換された画像データを出力することができるという利点
がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明による画像形状変換の原理説明図、第３図は第１図に
おける画像形状変換ユニットの構成例を示す図、第４図
は本発明の他の実施例のブロック図、第５図は第４図の
動作説明図、第６図は第４図における画像形状変換ユニ
ットの構成例を示す図である。１．２・・・メモリアレイ、　６．６′・・・画像形状
変換ユニット、１３，１４・・・シフトレジスタ、６０
１〜６１８・・・レジスタ、　６１９〜６２４・・・直
線発生器。

Claims

【特許請求の範囲】１、　画像データに大きさ、回転、形状などに関する変
換処理を行なって出力する画像処理装置において、各メ
モリセルが画素配列に対応している第１および第２の画
像メモリと、第１画像メモリに画像データを書込む第１
画像メモリ書込回路と、図形発生器及び複数のレジスタ
によって構成され、そのレジスタに設定された所望のパ
ラメータにもとづき図形発生器で発生する図形に従って
形状変換の画像メモリアドレスを順次得るアドレス変換
ユニットと、前記アドレス変換ユニットで得られた画像
メモリアドレスに相当する画素の画像データを前記第１
画像メモリから順次読出す第１画像メモリ続出回路と、
前記第１画像メモリから読出された画像データを前記第
２画像メモリの画像アドレスに順次書込む第２画像メモ
リ書込回路と、前記第２画像メモリの内容を指定された
領域ごとに順次並列に読出す第２画像メモリ読出回路と
、前記第２画像メモリから読出された並列データを直列
データに変換して出力する並直列変換回路とを具備し、
前記第２画像メモリに対する書込／読出時間を分割して
割当て、形状変換のための動作と変換された画像データ
の出力動作を同時に行なうことを特徴とする画像処理装
置。２４　　画像データに大きさ、回転、形状など（＝関す
る変換処理を行なって出力する画像処理装置において、
各メモリセルが画素配列に対応している画像メモリと、
シフトレジスタ等よりなる複数のバッファメモリと；前
記画像メモ１月二画像データを書込む書込回路と、複数
の図形発生器及びレジスタ群によって構成され、そのレ
ジスタに欽定された所望のパラメータ（二もとづき各図
形発生器で発生する図形に従って形状変換の複数個の画
像メモリアドレスを順次得るアドレス変換ユニットと、
前記アドレス変換ユニットで得られた複数個の画像メモ
リアドレスに相当する画素の画像データを前記画像メモ
リからｊ１次読出す読出回路と、前記画像メ°モリから
順次読出された画像データを前記複数のバッファメモ１
月二順次切換えて嘗込む切換回路と、該書込み動作と並
行して、画像データのすでに書込まれているバッファメ
モリの内容を順次直列（二読出す読出回路とを具備し、
形状変換のための動作と変換された画像データの出力動
作を同時に行なうことを特徴とする画像処理装置。