JP3397838B2 - 画像処理装置及び離散コサイン変換方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置に関し、例
えば、画像情報圧縮に有効な離散コサイン変換処理を行
う画像処理装置に関するものである。

【０００２】

【従来の技術】離散コサイン変換（DiscreteCosine Tra
nsform. 以下「ＤＣＴ」と称す）処理は、１次元であれ
ば（１）式、

【０００３】

【数１】

【０００４】２次元であれば（２）式、

【０００５】

【数２】

【０００６】に示すように積和演算である。ＤＣＴ処理
に関しては、従来から高速アルゴリズムの提案がなされ
ているが、主として行われている従来のＤＣＴ処理装置
には２通りある。なお、以下に記す従来例の説明は、Ｄ
ＣＴ処理するブロックサイズを８×８画素として行う。
第１の従来のＤＣＴ処理装置は、１次元のＤＣＴ処理を
途中で配列転置を介して２回行うことにより、２次元の
ＤＣＴ処理結果を得るものである。この第１の従来例の
１次元ＤＣＴ処理を図７を参照して以下に説明する。図
７は、１次元ＤＣＴ処理を使って２次元ＤＣＴ処理を行
う処理を示すフローチャートである。

【０００７】図７において２０１及び２０４は入力デー
タに１次元のＤＣＴ処理を行う１次元ＤＣＴ処理、２０
２及び２０５は１次元ＤＣＴ処理したデータを指定した
ビット幅に丸める丸め処理、２０３は、丸め処理したデ
ータに配列転置処理を行い、メモリに格納する配列転置
処理である。まず１次元ＤＣＴ処理２０１で、８×８画
素からなるブロック単位の２次元の入力データのうち、
ブロック内における１行目の８画素に対して１次元ＤＣ
Ｔ処理を行う。変換後のデータは丸め処理２０２で、指
定したビット幅に丸め処理する。次に、丸め処理したデ
ータを配列転置処理２０３でメモリに格納する。格納の
方法は、行方向で１次元ＤＣＴ処理したデータが、列方
向に配列するように行う。１次元ＤＣＴ処理２０１の１
次元ＤＣＴ処理から配列転置処理２０３でメモリに格納
するまでを、ブロック内における８行目の８×８画素の
処理が終了するまで繰り返すことで、ブロック単位の２
次元の入力データに対する１次元ＤＣＴ処理が終了す
る。

【０００８】メモリに格納した１次元のＤＣＴ処理後の
２次元のデータは、配列転置処理２０３により、行方向
と列方向が入れ替わっているため、この２次元のブロッ
ク単位のデータを、１次元ＤＣＴ処理２０４で、もう１
度行方向（配列転置しているので実際は列方向）に対し
て１次元ＤＣＴ処理を行う。この変換後のデータを、も
う一度丸め処理２０５で丸め処理することで２次元のＤ
ＣＴ処理結果である出力データを得る。

【０００９】次に、第２の従来例である２次元ＤＣＴ処
理を図８を参照して説明する。図８は従来の２次元ＤＣ
Ｔ処理を実行するＤＣＴ処理装置の構成を示すブロック
図である。図８において、３０１は２次元のＤＣＴ処理
を行う入力データの、ブロック内の空間座標位置と、求
める変換係数の空間座標位置における、ＤＣＴ変換式の
コサイン係数の乗算結果（以下、「コサイン係数」と称
する）を格納したＲＯＭ、３０２は入力データとＲＯＭ
３０１の出力とを乗算する乗算器、３０３は乗算器３０
２の出力を累積加算する累積加算器、３０４は求める変
換係数の空間座標位置に対応する係数を格納したＲＯ
Ｍ、３０５は累積加算器３０３の出力とＲＯＭ３０４の
出力を乗算する乗算器である。

【００１０】以上の構成において、まず２次元のＤＣＴ
変換式におけるコサイン係数を、入力データの空間座標
位置と求める変換係数の空間座標位置の組み合わせに対
応させてＲＯＭ３０１に格納する。ＲＯＭ３０１のアド
レス線に、入力データの空間座標位置と求める変換係数
の空間座標位置を入力することにより、２次元のＤＣＴ
処理する場合に必要となるコサイン係数を得ることが可
能となる。従って、ＲＯＭ３０１の出力と入力データを
乗算器３０２で乗算し、その結果を累積加算器３０３
で、変換するブロック単位の入力データの数だけ累積加
算することで、２次元のＤＣＴ処理における大部分の積
和演算の結果が求まる。

【００１１】ＲＯＭ３０４には、求める変換係数の空間
座標位置に対応する係数を格納しておく。そのため、Ｒ
ＯＭ３０４のアドレス線に、求める変換係数の空間座標
位置を入力することで、ＤＣＴ処理の際に必要となる係
数を得る。このＲＯＭ３０４の出力と累積加算器３０３
の出力を乗算器３０５で乗算することで２次元のＤＣＴ
処理結果を得ることができる。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た図７に示す第１の従来例においては、その処理構成
上、２次元のＤＣＴ処理データを得るために、１次元の
ＤＣＴ処理を１回行った中間データを保存するメモリが
必要となるという問題点がある。更に、１次元の積和演
算を２度行うことによる丸め誤差が、２次元でのＤＣＴ
処理の場合よりも大きくなるという問題点がある。

【００１３】また、第２の従来例においては、処理を２
次元で行うため、演算処理に必要な乗算回数及び加算回
数が第１の従来例よりも多いので、処理速度が遅いとい
う問題点がある。また、第２の従来例において、処理速
度を高速にするためには、多くの乗算器及び加算器を用
いて並列に処理することが必要となるので、回路規模が
大きくなる問題点がある。

【００１４】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的としてなされたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、処理
画像データをブロック単位で記憶する記憶手段と、該記
憶手段の変換処理するブロック内における４つの特定の
空間座標位置に格納されている入力処理画像データを読
み出す読み出し手段と、該読み出し手段で読み出した画
像データの符号を反転する符号反転手段と、処理画像デ
ータの空間座標位置を求める所定変換係数の空間座標位
置に従い、前記読み出し手段での読み出しデータの符号
反転しないデータと前記符号反転手段で符号反転したデ
ータの一方を選択する選択手段と、該選択手段で選択さ
れ符号操作された４つの入力データを累積加算する累積
加算手段と、変換係数１つ当たり変換処理するブロック
を構成する総画素数を４で割った商の回数分だけ該累積
加算手段で累積加算されたデータに２次元の離散コサイ
ン変換式におけるコサイン部分の乗算結果の絶対値を乗
算し、更に求める変換係数の空間座標位置に対応する係
数を乗算する乗算とを行う乗算手段とを備える。

【００１５】

【作用】以上の構成において、２次元のＤＣＴ処理の場
合において、入力データに乗算する、コサイン係数の対
称性を利用することにより、変換処理の乗算回数を減ら
し、処理に必要となる乗算器の数を少なくすることが出
来る。

【００１６】

【実施例】以下、添付図面を参照して、本発明に係る一
実施例を詳細に説明する。図１は本発明に係る一実施例
の構成を示すブロック図である。図１において、１０１
はＤＣＴ処理する入力データを格納するＲＡＭ、１１１
はＲＡＭ１０１からコサイン係数の絶対値が等しい空間
座標位置に対応する入力データを得るためのアドレスを
生成するアドレス生成部、１０２はコサイン係数部分の
絶対値が等しい位置に対応する入力データを読み込んで
符号を反転する符号反転部、１０３は処理ブロック内に
おける入力データの空間座標位置と、求める変換係数の
空間座標位置により、符号反転しないデータと符号反転
したデータの一方を選択するマルチプレクサ（ＭＵ
Ｘ）、１０４は処理ブロック内における入力データの空
間座標位置と求める変換係数の空間座標位置により、符
号反転をしていないデータと符号反転したデータのどち
らか一方を選択するためのデータを格納したＲＯＭ、１
０５はＲＯＭ１０４の信号により、ＭＵＸ１０３から出
力されたデータを加算する累積加算器、１０６はコサイ
ン係数の絶対値のデータを格納したＲＯＭ、１０７は累
積加算器１０５の出力とＲＯＭ１０６の出力とを乗算す
る乗算器、１０８は乗算器１０７の出力を累積加算する
累積加算器、１０９は求める空間座標位置に対応する係
数値を格納したＲＯＭ、１１０は累積加算器１０８の出
力とＲＯＭ１０９の出力を乗算する乗算器である。

【００１７】本実施例における上述した８×８画素から
なるブロックの、２次元ＤＣＴ処理において必要とな
る、コサイン係数の一例を図２に示す。図２において、
ｕ，ｖと示したものは求める変換係数の空間座標位置で
あり、ｉ，ｊと示したものは入力データの空間座標位置
である。また、ｉ方向とｊ方向の組み合わせに対応させ
て示した係数値は、変換処理する入力データの空間座標
位置に対応するコサイン係数である。

【００１８】図２より、ブロックの中心から対称に位置
するコサイン係数は、その絶対値が等しい。この特徴に
より、コサイン係数の絶対値が等しい空間座標位置に対
応する入力信号に、コサイン係数の符号を付加し、符号
を付加した入力信号の和を先に求めてから、対応するコ
サイン係数の絶対値を乗算する。なお、図２では、求ま
る変換係数の空間座標位置がｕ＝３，ｖ＝１の場合にお
けるコサイン係数の対称性を示したが、その他の空間座
標位置におけるコサイン係数についても同様の対称性が
ある。

【００１９】また、図３に図２の場合におけるＲＯＭ１
０４の内部構成を示す。図３において、ｕ，ｖと示した
ものは、求める変換係数の空間座標位置であり、ｉ，ｊ
と示したものは入力データのブロック内における空間座
標位置である。更に、“０と示したものはＭＵＸ１０３
において、符号反転しないデータを選択することを示
し、“１”と示したものは、ＭＵＸ１０３において、符
号反転したデータを選択することを示す。

【００２０】また、図４に処理ブロックの構成が８×８
画素の場合におけるＲＯＭ１０４の入出力構成を示す。
図４において、７０１はＲＯＭ１０４であり、Ａ₀ から
Ａ₁₁と示したものはアドレス線、Ｄで示したものはデー
タ線である。以上の構成を備える本実施例のＤＣＴ処理
の詳細を以下に説明する。なお、ここでの説明は、１ブ
ロックの構成を８×８画素として行う。

【００２１】まず、入力データをＲＡＭ１０１に書き込
む。アドレス生成部１１１では、処理するブロック内に
おいて、コサイン係数の絶対値が等しい空間座標位置に
対応する入力データ４つのアドレスを順に生成する。こ
のため、アドレス生成部１１１が生成したアドレスをＲ
ＡＭ１０１のアドレス線に順に入力することで、ＲＡＭ
１０１からコサイン係数の絶対値が等しい空間座標位置
に対応する入力データ４つを得ることができる。

【００２２】このデータを順に符号反転部１０２で符号
反転し、読み込んだ符号反転していないデータと符号反
転部１０２で符号反転したデータの２つをＭＵＸ１０３
に入力する。ＲＯＭ１０４には、処理ブロック内におけ
る入力の空間座標位置と求める変換係数の空間座標位置
により、ＭＵＸ１０３を切り替えるデータを格納してお
く。それゆえ、ＲＯＭ１０４のアドレス線には、入力デ
ータの空間座標位置と求める空間座標位置を入力する。
ＲＯＭ１０４により得られるデータをＭＵＸ１０３のセ
レクト信号として入力することにより、ＭＵＸ１０３の
出力データを得ることができる。処理ブロック内におけ
るコサイン係数の絶対値が等しい位置に対応する入力デ
ータは４つあるので、累積加算器１０５ではＭＵＸ１０
３の出力データを４回累積加算する。

【００２３】ＤＣＴ変換処理に必要となるコサイン係数
の絶対値はＲＯＭ１０６に格納しておく。これにより、
ＲＯＭ１０６のアドレス線に、入力データの空間座標位
置と求める変換係数の空間座標位置を入力することによ
り、対応するコサイン係数の絶対値を得ることができ
る。従って累積加算器１０５の出力とＲＯＭ１０６の出
力を乗算器１０７で乗算することにより、コサイン係数
の絶対値１つに対する乗算処理結果が求まる。

【００２４】この乗算処理結果を累積加算器１０８で加
算する。累積加算処理する回数は、１ブロックが８×８
画素であることと、１つのコサイン係数の絶対値に対応
する入力データが４つあることより１６回である。従っ
て、コサイン係数の絶対値が等しい空間座標位置に対応
する入力データ４つの読み込みから、累積加算器１０５
の出力とＲＯＭ１０５の出力を乗算器１０７で乗算する
までの処理を１６回繰り返した累積加算器１０８の出力
が、ＤＣＴ変換処理における大部分の積和演算の結果と
なる。

【００２５】また、ＲＯＭ１０９には、求める変換係数
の空間座標位置に対応する係数を入れておく。これよ
り、１６回の累積加算を行った累積加算器１０８の出力
に、ＤＣＴ変換処理において、最後に乗算する係数（Ｒ
ＯＭ１０９の出力）を乗算することで、１つの空間座標
位置に対する変換係数が求まる。求める１ブロック分の
変換係数は６４あるので、変換処理する入力データの読
み込みからＲＯＭ１０９の出力を乗算するまでの処理を
６４回繰り返すことにより、１ブロック分の２次元のＤ
ＣＴ処理が終了する。

【００２６】なお、ここでの説明は１ブロックを８×８
画素として行ったが、４×４，１６×１６，３２×３２
のようにブロックを構成する水平方向及び垂直方向の処
理画素数を、同数の２のべき乗の構成に拡張することは
容易である。以上説明した様に本実施例によれば、ＤＣ
Ｔ処理を２次元で行うため、１次元のＤＣＴ処理を途中
で配列転置を介して２回繰り返すことで、２次元のＤＣ
Ｔ処理結果を得る方法の問題点である丸め誤差を小さく
できるという効果がある。更に、コサイン係数の対称性
を利用することで、２次元のＤＣＴ変換処理における大
部分の積和演算に必要な乗算回数を、第２の従来例の構
成で２次元のＤＣＴ処理する場合に必要な乗算回数の１
／４に減らすことが可能となるので、処理を高速で行う
場合に必要となる乗算器の数を、第２の従来例の構成で
２次元のＤＣＴ処理を行う場合に必要な乗算器の数より
少なくできる。これより、回路を構成した場合の回路規
模を小さくできるという効果がある。

【００２７】［第２実施例］上述した図１に示す第１の
実施例においては、ＭＵＸ１０３の出力データの累積加
算処理に累積加算器１０５を用いた例を説明した。しか
し、本発明は以上の例に限定されるものではなく、累積
加算器１０５の代わりに、コサイン係数の絶対値が等し
い空間座標位置に対応する４つの入力データに、コサイ
ン係数値の符号を付加した後、加算器の前でデータをそ
れぞれラッチして、４つのデータを得た時点で並列に加
算処理を行うようにすることも可能である。

【００２８】以上の様に構成した本発明に係る第２実施
例を図５を参照して以下に説明する。図５は図１におけ
る累積加算器１０５の代わりに、コサイン係数の絶対値
が等しい空間座標位置に対応する４つの入力データに、
コサイン係数値の符号を付加した後、加算器の前でデー
タをそれぞれラッチして、４つのデータを得た時点で並
列に加算処理を行う構成を示す図である。

【００２９】図５において、４０１は図１に示すＭＵＸ
１０３から出力されたデータをラッチする場合に切り替
えを行う切り替え部、４０２，４０３，４０４，４０５
はラッチ、４０６はラッチ４０２でラッチしたデータと
ラッチ４０３でラッチしたデータとを加算する加算器、
４０７はラッチ４０４でラッチしたデータとラッチ４０
５でラッチしたデータとを加算する加算器、４０８は加
算器４０６の出力と加算器４０７の出力とを加算する加
算器である。

【００３０】以上の構成を備える第２実施例の動作を以
下に説明する。まず、ＭＵＸ１０３の４つの出力データ
を、切り替え部４０１で切り替えることによって、４つ
のデータをそれぞれラッチ４０２，ラッチ４０３，ラッ
チ４０４，ラッチ４０５に順にラッチする。この４つの
データが揃った時点で、加算器４０６ではラッチ４０２
のデータとラッチ４０３のデータを加算する。加算器４
０７ではラッチ４０４のデータとラッチ４０５のデータ
を加算する。加算器４０８では加算器４０６の出力と加
算器４０７の出力を加算する。この加算器４０８の出力
が、図１における累積加算器１０５の出力に相当する。
このため、この出力を図１の乗算器１０７の一方入力に
接続すればよい。

【００３１】以上説明した様に第２実施例によれば、コ
サイン係数の絶対値が等しい空間座標位置に対応する４
つの入力データに、コサイン係数値の符号を付加した
後、加算器の前でデータをそれぞれラッチして、４つの
データを得た時点で並列に加算処理を行うことにより、
簡単な構成でより高速な処理が可能となる。 ［第３実施例］上述した図１に示す第１実施例において
は、累積加算器１０８を用いて乗算器１０７の出力デー
タの和を求める例について説明した。しかし本発明は以
上の例に限定されるものではなく、累積加算器１０８を
用いず、加算器の前でデータをそれぞれラッチし、変換
係数値を求める場合に必要となる１６のデータを得た時
点で並列に加算処理を行うことも可能である。このよう
に構成した本発明に係る第３実施例を以下に説明する。

【００３２】図６は本発明に係る第３実施例の図１にお
ける乗算器１０７と乗算器１１０の間に累積加算器１０
８に替えて挿入される乗算器１０７よりのデータをそれ
ぞれラッチし、変換係数値を求める場合に必要となる１
６のデータを得た時点で並列に加算処理を行うこの構成
を示す図である。図６において、５０１は乗算器１０７
から出力されたデータをラッチ５０２〜５１７に順次切
り替える切り替え部、５０２〜５１７はラッチ、５１８
〜５３２は加算器である。

【００３３】以上の構成において、まず、乗算器１０７
よりの合計１６の出力データを切り替え部５０１で順次
切り替えることによって、ラッチ５０２からラッチ５１
７に順にラッチする。ラッチ５０２からラッチ５１７で
ラッチしたデータを、加算器５１８から加算器５２５で
２つずつ加算処理する。この加算器５１８から加算器５
２５の出力を、２つずつ次段の加算器である加算器５２
６から加算器５２９で加算処理し、その出力を加算器５
３０、加算器５３１で加算処理する。更に、加算器５３
２で加算器５３０と加算器５３１の出力を加算すること
により、累積加算器１０８の出力に相当するデータを得
ることができる。

【００３４】以上説明した様に本実施例によっても、上
述した第１実施例と同様の作用効果を達成できると共
に、簡単な構成でより高速な処理が可能となる。尚、本
発明は、複数の機器から構成されるシステムに適用して
も１つの機器から成る装置に適用しても良い。また、本
発明は、システム或は装置にプログラムを供給すること
によって達成される場合にも適用できることはいうまで
もない。

【００３５】

【発明の効果】以上説明した様に本発明によれば、ＤＣ
Ｔ処理を２次元で行い、かつ丸め誤差を小さくできる。
また、コサイン係数の対称性を利用することで、２次元
のＤＣＴ変換処理における大部分の積和演算に必要な乗
算回数を減らすことが可能となり、処理を高速で行う場
合に必要となる乗算器の数を、少なくできる。これよ
り、回路を構成した場合の回路規模を小さくできるとい
う効果がある。

【図面の簡単な説明】

【図１】本発明に係る一実施例のＤＣＴ処理装置のブロ
ック図である。

【図２】本実施例におけるコサイン係数のテーブル例で
ある。

【図３】図１に示すＲＯＭ１０４の内部構成図である。

【図４】ＲＯＭ構成図である。

【図５】本発明に係る第２実施例のＤＣＴ処理装置の累
積加算器の詳細構成を示すブロック図である。

【図６】本発明に係る第３実施例のＤＣＴ処理装置の累
積加算器の詳細構成を示すブロック図である。

【図７】１次元ＤＣＴ処理を使って２次元ＤＣＴ処理を
行う処理を示すフローチャートである。

【図８】従来の２次元ＤＣＴ処理装置のブロック構成図
である。

【符号の説明】

１０１ メモリ １０２ 符号反転部 １０３ マルチプレクサ １０４，１０６，１０９ マルチプレクサの切り替え制
御データが格納されているＲＯＭ １０５ 累積加算器 １０６ コサイン係数の絶対値のデータが格納されてい
るＲＯＭ １０７ 乗算器 １０８ 累積加算器 １０９ 求める空間座標位置に対応する係数のデータが
格納されているＲＯＭ １１０ 乗算器 １１１ アドレス生成部

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/415 H04N 11/04 G06T 9/00 G06F 17/14 H03M 7/30 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 処理画像データをブロック単位で記憶す
   る記憶手段と、 該記憶手段の変換処理するブロック内における４つの特
   定の空間座標位置に格納されている入力処理画像データ
   を読み出す読み出し手段と、 該読み出し手段で読み出した画像データの符号を反転す
   る符号反転手段と、 処理画像データの空間座標位置を求める所定変換係数の
   空間座標位置に従い、前記読み出し手段での読み出しデ
   ータの符号反転しないデータと前記符号反転手段で符号
   反転したデータの一方を選択する選択手段と、 該選択手段で選択され符号操作された４つの入力データ
   を累積加算する累積加算手段と、 変換係数１つ当たり変換処理するブロックを構成する総
   画素数を４で割った商の回数分だけ該累積加算手段で累
   積加算されたデータに２次元の離散コサイン変換式にお
   けるコサイン部分の乗算結果の絶対値を乗算し、更に求
   める変換係数の空間座標位置に対応する係数を乗算する
   乗算とを行う乗算手段とを備えることを特徴とする画像
   処理装置。
2. 【請求項２】 読み出し手段は、２次元の離散コサイン
   変換式におけるコサイン係数の乗算結果の対称性を利用
   するために、変換処理するブロック内における４つの特
   定の空間座標位置に格納されている入力処理画像データ
   を読み出すことを特徴とする請求項１記載の画像処理装
   置。
3. 【請求項３】 選択手段は、２次元離散コサイン変換式
   におけるコサイン係数の対称性を利用するために符号反
   転しない読み出し手段での読み出しデータと符号反転手
   段で符号反転したデータの一方を選択することを特徴と
   する請求項１又は請求項２のいずれかに記載の画像処理
   装置。
4. 【請求項４】 変換する入力データをブロック単位で記
   憶する記憶手段と、 該記憶手段で記憶した入力データのうち２次元の離散コ
   サイン変換式におけるコサイン係数の乗算結果の対称性
   を利用するために変換処理するブロック内における特定
   の空間座標位置である４つの入力データを読み出すため
   の読み出しアドレスを順次生成するアドレス生成手段
   と、 該アドレス生成手段で生成されたアドレスにより前記記
   憶手段より読み出された読み出しデータの符号を反転す
   る符号反転手段と、 前記読み出しデータの空間座標位置と求める変換係数の
   空間座標位置に従い、前記読み出しデータの符号反転し
   ないデータと前記符号反転手段で符号反転したデータの
   一方を選択する選択手段と、 前記選択手段で選択され符号操作された４つの入力デー
   タを２次元離散コサイン変換式におけるコサイン係数の
   対称性を利用するために累積加算する累積加算手段と、 該累積加算手段で累積加算されたデータに２次元の離散
   コサイン変換式におけるコサイン部分の乗算結果の絶対
   値を乗算することを、変換係数１つ当たり変換処理する
   ブロックを構成する総画素数を４で割った商の回数分繰
   り返す第１の乗算手段と、 前記第１の乗算手段で前記回数分乗算処理を繰り返すこ
   とにより得られるデータに、求める変換係数の空間座標
   位置に対応する係数を乗算する第２の乗算手段とを備え
   ることを特徴とする画像処理装置。
5. 【請求項５】 変換する入力データをブロック単位で記
   憶する記憶工程と、該記憶工程で記憶した入力データの
   うち２次元の離散コサイン変換式におけるコサイン係数
   の乗算結果の対称性を利用するために変換処理するブロ
   ック内における特定の空間座標位置である４つの入力デ
   ータを読み出す読み出し工程と、該読み出し工程での読
   み出しデータの空間座標位置と求める変換係数の空間座
   標位置に従い、前記読み出しデータと該読み出しデータ
   の符号を反転した符号反転データの一方を選択する選択
   工程と、該選択工程で選択され符号操作された４つの入
   力データを２次元離散コサイン変換式におけるコサイン
   係数の対称性を利用するために累積加算する累積加算工
   程と、該累積加算工程で累積加算されたデータに２次元
   の離散コサイン変換式におけるコサイン部分の乗算結果
   の絶対値を乗算することを、変換係数１つ当たり変換処
   理するブロックを構成する総画素数を４で割った商の回
   数分繰り返すとともに前記回数分の乗算処理を繰り返す
   ことにより得られるデータに、求める変換係数の空間座
   標位置に対応する係数を乗算する第２の乗算工程とを備
   えることを特徴とする離散コサイン変換方法。