JP2707605B2 - 画像データの変換方式 - Google Patents
画像データの変換方式Info
- Publication number
- JP2707605B2 JP2707605B2 JP63139528A JP13952888A JP2707605B2 JP 2707605 B2 JP2707605 B2 JP 2707605B2 JP 63139528 A JP63139528 A JP 63139528A JP 13952888 A JP13952888 A JP 13952888A JP 2707605 B2 JP2707605 B2 JP 2707605B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- rectangular area
- image
- block
- input image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像データの変換方式にかかわり、特に２
次元平面上に現わされた入力画像を、例えば３次元的な
曲面に張り付け、これを２次元面に透視するような幾何
学的な画像変換を行う際に好適な画像データの変換方式
に関するものである。
次元平面上に現わされた入力画像を、例えば３次元的な
曲面に張り付け、これを２次元面に透視するような幾何
学的な画像変換を行う際に好適な画像データの変換方式
に関するものである。
本発明は、入力画像を例えばデジタルメモリに取り込
み、メモリ上に記憶されている画素を所定の位置に変換
することによって幾何学的な画像変換を行うようなデジ
タルビデオエフェクタ（DVF）において、入力画像を複
数個に分割した各微少矩形領域の４つの頂点の位置を、
異なる座標系に変換する際に、少なくとも２以上の行，
又は列にわたって同時に座標の変換を行うようにすると
共に、１つの微少矩形領域の頂点の座標変換が終了する
と、次のタイミング期間で座標変換された当該微少矩形
領域内の画素を逆写像演算によって逐次内挿処理するよ
うにしているため、画像変換処理を高速化することがで
きる。
み、メモリ上に記憶されている画素を所定の位置に変換
することによって幾何学的な画像変換を行うようなデジ
タルビデオエフェクタ（DVF）において、入力画像を複
数個に分割した各微少矩形領域の４つの頂点の位置を、
異なる座標系に変換する際に、少なくとも２以上の行，
又は列にわたって同時に座標の変換を行うようにすると
共に、１つの微少矩形領域の頂点の座標変換が終了する
と、次のタイミング期間で座標変換された当該微少矩形
領域内の画素を逆写像演算によって逐次内挿処理するよ
うにしているため、画像変換処理を高速化することがで
きる。
一般に、放送用の特殊効果装置や，アニメーション作
製装置等においては、入力された画像に対して、回転，
拡大，縮少を与え、又は入力画像を３次元の面に張り付
け、そのときにみられる２次元の画像を出力するような
幾何学的な変形を加えるような装置（DVF）が必要とさ
れる。
製装置等においては、入力された画像に対して、回転，
拡大，縮少を与え、又は入力画像を３次元の面に張り付
け、そのときにみられる２次元の画像を出力するような
幾何学的な変形を加えるような装置（DVF）が必要とさ
れる。
この画像変換装置は、原理的には入力画像をデジタル
メモリ等に取り込み、このデジタルメモリ上の画素位置
に所定の変換係数を加えて座標変換し、かつ内挿処理を
施すことによって出力用の画像メモリに書き込むように
している。
メモリ等に取り込み、このデジタルメモリ上の画素位置
に所定の変換係数を加えて座標変換し、かつ内挿処理を
施すことによって出力用の画像メモリに書き込むように
している。
この場合、入力画像の各サンプル点毎に点在する画素
のアドレスを逐一変換処理をするようにしてもよいが、
処理時間をより早くするために、入力画像を微少な矩形
領域に分割して、ブロック毎に変換処理を行うことが提
案されている（特開昭62−46376号公報）。
のアドレスを逐一変換処理をするようにしてもよいが、
処理時間をより早くするために、入力画像を微少な矩形
領域に分割して、ブロック毎に変換処理を行うことが提
案されている（特開昭62−46376号公報）。
このブロックマッピング法は、第５図（ａ）に示すよ
うに、入力画像Minを例えば第５図（ｂ）に示すように
内筒面に張り付けた出力画像Moutに画像変換する際に
は、まず、入力画像Minを微少な矩形領域E11〜Emnに分
割し、微少な矩形領域E11〜Emnの各々の４つの頂点の位
置アドレスＰ（ｉ・ｊ）,P（ｉ＋１・ｊ）,P
（ｉ・ｊ＋１）,P（ｉ＋1,j＋１）を、出力画像上に形
成される微少な矩形領域F11〜Fmnの４つの頂点の位置ア
ドレスＱ（ｉ・ｊ）,Q（ｉ＋１・ｊ）,
Q（ｉ・ｊ＋１）,Q（ｉ＋1,j＋１）に変換するアドレス
計算を行う。
うに、入力画像Minを例えば第５図（ｂ）に示すように
内筒面に張り付けた出力画像Moutに画像変換する際に
は、まず、入力画像Minを微少な矩形領域E11〜Emnに分
割し、微少な矩形領域E11〜Emnの各々の４つの頂点の位
置アドレスＰ（ｉ・ｊ）,P（ｉ＋１・ｊ）,P
（ｉ・ｊ＋１）,P（ｉ＋1,j＋１）を、出力画像上に形
成される微少な矩形領域F11〜Fmnの４つの頂点の位置ア
ドレスＱ（ｉ・ｊ）,Q（ｉ＋１・ｊ）,
Q（ｉ・ｊ＋１）,Q（ｉ＋1,j＋１）に変換するアドレス
計算を行う。
そして、出力画像面の各微少矩形領域F11〜Fmn内に点
在する各画素の変換座標は、矩形状の４つの頂点のアド
レスＱ（ｉ・ｊ）,Q（ｉ＋１・ｊ）,Q（ｉ・ｊ＋１）,Q
（ｉ＋1,j＋１）に基づいて内挿演算される。
在する各画素の変換座標は、矩形状の４つの頂点のアド
レスＱ（ｉ・ｊ）,Q（ｉ＋１・ｊ）,Q（ｉ・ｊ＋１）,Q
（ｉ＋1,j＋１）に基づいて内挿演算される。
この内挿演算は第６図（ａ）に示すように、出力画像
Moutの例えば１つの微少矩形領域F22内に点在する複数
の各画素Ｓ（ピクセル）の中から例えばＱ＊点の画素に
対応する入力画面上での位置を求めるときは、出力画像
面に形成される微少矩形領域F22の４つの頂点の位置ア
ドレスＱ（ｉ・ｊ）,Q（ｉ＋１・ｊ）,
Q（ｉ・ｊ＋１）,Q（ｉ＋1,j＋１）の各辺を例えばμ:1
−μ,v:1−ｖで按分し、同じ割合で按分されている入力
画像の微少矩形領域E22のＰ＊点の画素を逆写像計算に
よって求めるようにしている。
Moutの例えば１つの微少矩形領域F22内に点在する複数
の各画素Ｓ（ピクセル）の中から例えばＱ＊点の画素に
対応する入力画面上での位置を求めるときは、出力画像
面に形成される微少矩形領域F22の４つの頂点の位置ア
ドレスＱ（ｉ・ｊ）,Q（ｉ＋１・ｊ）,
Q（ｉ・ｊ＋１）,Q（ｉ＋1,j＋１）の各辺を例えばμ:1
−μ,v:1−ｖで按分し、同じ割合で按分されている入力
画像の微少矩形領域E22のＰ＊点の画素を逆写像計算に
よって求めるようにしている。
そして、他の位置に対応する入力画像の画素も同様な
手法で逐次出力画像のメモリ部にマッピングする。
手法で逐次出力画像のメモリ部にマッピングする。
上述したような画像変換方式によると、入力画像の微
少矩形領域がブロック毎に座標変換された出力画像にマ
ッピングされることになるから、隣り合う微少矩形領域
の間をすき間なく変換することができ、一画素毎に逐次
変換する方式に比較して演算処理スピードも早くするこ
のができる。
少矩形領域がブロック毎に座標変換された出力画像にマ
ッピングされることになるから、隣り合う微少矩形領域
の間をすき間なく変換することができ、一画素毎に逐次
変換する方式に比較して演算処理スピードも早くするこ
のができる。
しかしながら、この画像変換方式は入力画像から出力
画像を形成する際に、まず、入力画像を微少な矩形領域
に分割し、この微少な矩形領域の４つの頂点の位置アド
レスを、座標変換された出力画面上における位置に変換
するアドレス計算が必要になり、次に、このアドレス計
算によって指定された出力画像側の微少矩形領域内の各
画素（ピクセル）に対応する入力側の微少矩形領域内の
画素を逆写像計算によってマッピングする必要があるた
め、処理時間が長くなり、例えば、テレビ画面を連続的
な画像で変換する際には矩形領域を形成するブロックの
面積を大きくするか、高価な高速の演算処理回路が要求
され、解像度を低下すると共に、高価格化を招くという
問題点があった。
画像を形成する際に、まず、入力画像を微少な矩形領域
に分割し、この微少な矩形領域の４つの頂点の位置アド
レスを、座標変換された出力画面上における位置に変換
するアドレス計算が必要になり、次に、このアドレス計
算によって指定された出力画像側の微少矩形領域内の各
画素（ピクセル）に対応する入力側の微少矩形領域内の
画素を逆写像計算によってマッピングする必要があるた
め、処理時間が長くなり、例えば、テレビ画面を連続的
な画像で変換する際には矩形領域を形成するブロックの
面積を大きくするか、高価な高速の演算処理回路が要求
され、解像度を低下すると共に、高価格化を招くという
問題点があった。
本発明は、かかる問題点にかんがみてなされたもの
で、入力画像と微少矩形領域を他の座標系に変換する際
に必要とされるアドレス計算を、入力画像の２以上の
列，又は行を同時に走査することによって行うように
し、かつ、この２以上の列，又は行から得られるデータ
によって出力画像側の微少矩形領域のアドレスが指定さ
れると、次のタイミングで、出力画像側の微少矩形領域
内の画素に対して逆写像計算が行われるようにしたもの
である。
で、入力画像と微少矩形領域を他の座標系に変換する際
に必要とされるアドレス計算を、入力画像の２以上の
列，又は行を同時に走査することによって行うように
し、かつ、この２以上の列，又は行から得られるデータ
によって出力画像側の微少矩形領域のアドレスが指定さ
れると、次のタイミングで、出力画像側の微少矩形領域
内の画素に対して逆写像計算が行われるようにしたもの
である。
入力画像データは、水平又は垂直方向に２以上の行，
又は列にわたってアドレス計算が行われるようにしてい
るため、或る行，又は或る列の全てのデータのアドレス
計算が終了する前に、入力画像の微少矩形領域の４つの
頂点にある位置アドレスを変換画像に対応する位置アド
レスとして演算することが可能になり、次に、１つの微
少矩形領域のアドレス計算の直後の次のタイミングで、
出力画像の微少矩形領域内の各画素（ピクセル）に対す
る逆写像計算が行われるため、画像データの変換をパイ
プライン方式で行うことができ、高速化をはかることが
できる。
又は列にわたってアドレス計算が行われるようにしてい
るため、或る行，又は或る列の全てのデータのアドレス
計算が終了する前に、入力画像の微少矩形領域の４つの
頂点にある位置アドレスを変換画像に対応する位置アド
レスとして演算することが可能になり、次に、１つの微
少矩形領域のアドレス計算の直後の次のタイミングで、
出力画像の微少矩形領域内の各画素（ピクセル）に対す
る逆写像計算が行われるため、画像データの変換をパイ
プライン方式で行うことができ、高速化をはかることが
できる。
第１図は本発明の画像データの変換方式の概要をブロ
ック図で示したもので、10は入力画像データの記憶する
入力用画像メモリで、入力画像の各画素に対応するメモ
リセルを有している。20は変換処理部、30は変換処理部
20においてブロックマッピング処理が行われた画像デー
タを記憶する出力用画像メモリである。
ック図で示したもので、10は入力画像データの記憶する
入力用画像メモリで、入力画像の各画素に対応するメモ
リセルを有している。20は変換処理部、30は変換処理部
20においてブロックマッピング処理が行われた画像デー
タを記憶する出力用画像メモリである。
変換処理部20にはバッファメモリ40から信号処理に必
要なデータが供給されている。
要なデータが供給されている。
50−1,50−2,50−3,……50−８は例えば８個の演算ブ
ロックを示し、この演算ブロックは後述するように入力
画像の８行分の微少矩形領域の頂点アドレスを変換画像
上におけるアドレスに変換するアドレス変換計算部と、
逆写像計数部を含み、パイプライン方式でアドレス変換
計算と逆写像係数の演算を行うようにしている。
ロックを示し、この演算ブロックは後述するように入力
画像の８行分の微少矩形領域の頂点アドレスを変換画像
上におけるアドレスに変換するアドレス変換計算部と、
逆写像計数部を含み、パイプライン方式でアドレス変換
計算と逆写像係数の演算を行うようにしている。
又、60は変換画像上の曲面座標，又は回転，移動，拡
大を行う場合の座標系を設定する出力画面情報設定部を
示し、この出力画面情報設定部にあらかじめ所望の出力
画像の座標データをセットすることによって変換先のア
ドレスが計算できるようになされている。
大を行う場合の座標系を設定する出力画面情報設定部を
示し、この出力画面情報設定部にあらかじめ所望の出力
画像の座標データをセットすることによって変換先のア
ドレスが計算できるようになされている。
続いて、本発明の画像データの変換方式の演算動作を
説明する。
説明する。
入力画像データが入力用画像メモリ10に取り込まれる
と、第２図に示すように、例えば画素数が８×８となる
ような微少矩形領域（以下、ブロックという）が行方向
及び列方向で連続するように設定され、その４つの頂点
の位置アドレス（x,y）が前述したように変換画像の座
標系に対応して変換される。
と、第２図に示すように、例えば画素数が８×８となる
ような微少矩形領域（以下、ブロックという）が行方向
及び列方向で連続するように設定され、その４つの頂点
の位置アドレス（x,y）が前述したように変換画像の座
標系に対応して変換される。
本発明の実施例の場合は、この変換アドレス計算は例
えば、８相φ1,φ2,φ３……φ８の演算ブロック50−1,
50−2,50−３……50−８によって８行の各アドレスが同
時に所定のタイミングで逐次変換される。
えば、８相φ1,φ2,φ３……φ８の演算ブロック50−1,
50−2,50−３……50−８によって８行の各アドレスが同
時に所定のタイミングで逐次変換される。
すなわち、第３図のタイミング図にみられるように、
まず、最初のタイミングT1で第２図のブロック11の上辺
のアドレス０・０点がφ１の演算ブロック50−１によっ
て出力画面上の座標に変換され、同時にφ２の演算ブロ
ック50−２によってこのブロック11の下辺の頂点アドレ
ス０・１点が交換される。以下、同様に、φ３の演算ブ
ロック50−３によって第２行目のブロック21の下辺の頂
点アドレス０・２点が変換され、φ４の演算ブロック50
−４によってこのブロック21に下辺の頂点アドレス０・
３点が変換される。
まず、最初のタイミングT1で第２図のブロック11の上辺
のアドレス０・０点がφ１の演算ブロック50−１によっ
て出力画面上の座標に変換され、同時にφ２の演算ブロ
ック50−２によってこのブロック11の下辺の頂点アドレ
ス０・１点が交換される。以下、同様に、φ３の演算ブ
ロック50−３によって第２行目のブロック21の下辺の頂
点アドレス０・２点が変換され、φ４の演算ブロック50
−４によってこのブロック21に下辺の頂点アドレス０・
３点が変換される。
以下、さらに、φ5,φ6,φ7,φ８の演算ブロックによ
って０・4,0・5,0・6,0・７点のアドレスが変換され
る。
って０・4,0・5,0・6,0・７点のアドレスが変換され
る。
そして、次のタイミングT2ではφ１の演算ブロック50
−１によってブロック11の上辺の頂点アドレス１・０点
が変換され、同時にφ２の演算ブロックによってブロッ
ク11の下辺の頂点アドレス１・１点が変換される。以
下、このタイミングT2で１・２点,1・３点……のアドレ
スがそれぞれφ3,φ４……の演算ブロックによって変換
される。
−１によってブロック11の上辺の頂点アドレス１・０点
が変換され、同時にφ２の演算ブロックによってブロッ
ク11の下辺の頂点アドレス１・１点が変換される。以
下、このタイミングT2で１・２点,1・３点……のアドレ
スがそれぞれφ3,φ４……の演算ブロックによって変換
される。
したがって、このタイミングT2では、入力画像Minの
ブロック11の各頂点のアドレス０・0,1・0,0・1,1・１
が出力画面上で位置するアドレスに変換されることにな
るから、この変換された４つのアドレス（０・０）′，
（１・０）′，（０・１）′，（１・１）′をタイミン
グT3でラッチすることによってタイミングT3の時点でブ
ロック11の逆写像計算を行うことができる。
ブロック11の各頂点のアドレス０・0,1・0,0・1,1・１
が出力画面上で位置するアドレスに変換されることにな
るから、この変換された４つのアドレス（０・０）′，
（１・０）′，（０・１）′，（１・１）′をタイミン
グT3でラッチすることによってタイミングT3の時点でブ
ロック11の逆写像計算を行うことができる。
又、このタイミングT3では、次のブロック12,22,32,
……の頂点のアドレス２・0,2・1,2・２……がφ１〜φ
８からなる演算ブロックのアドレス計算部において変換
される。
……の頂点のアドレス２・0,2・1,2・２……がφ１〜φ
８からなる演算ブロックのアドレス計算部において変換
される。
したがって、次のタイミングT4ではタイミングT2の時
点で変換されたブロック11,21,31……の頂点のアドレス
１・0,1・1,1・２……の変換アドレス（１・０）′，
（１・１）′，（１・２）′……をバッファメモリ上に
残して置くことにより、垂直方向の２列目のブロック1
2,22,32……の頂点の変換アドレス〔（１・０）′，
（２・０）′，（１・１）′（２・１）′〕〔（１・
１）′，（２・１）′，（１・２）′（２・２）′〕…
…が求まり、これをラッチしてブロック12,22,32……内
の画素に対する逆写像計算が行われることになる。
点で変換されたブロック11,21,31……の頂点のアドレス
１・0,1・1,1・２……の変換アドレス（１・０）′，
（１・１）′，（１・２）′……をバッファメモリ上に
残して置くことにより、垂直方向の２列目のブロック1
2,22,32……の頂点の変換アドレス〔（１・０）′，
（２・０）′，（１・１）′（２・１）′〕〔（１・
１）′，（２・１）′，（１・２）′（２・２）′〕…
…が求まり、これをラッチしてブロック12,22,32……内
の画素に対する逆写像計算が行われることになる。
上述したように、本発明の一実施例によると８相の演
算ブロック50−1,50−2,50−３……50−８によって行方
向のアドレス計算を行っているため、少なくとも２スロ
ットタイミングのあとには、８行分の出力画像上に変換
される１列目のブロックの４つの頂点のアドレスが得ら
れることになり、４つの頂点のアドレス変換が行われた
あとの次のタイミングで、逆写像計算を行うことが可能
になる。そのため、アドレス変換計算と逆写像計算が各
タイミング毎に行われる、いわゆるパイプライン方式の
採用によって、高速のアドレス変換処理を行うことがで
きる。
算ブロック50−1,50−2,50−３……50−８によって行方
向のアドレス計算を行っているため、少なくとも２スロ
ットタイミングのあとには、８行分の出力画像上に変換
される１列目のブロックの４つの頂点のアドレスが得ら
れることになり、４つの頂点のアドレス変換が行われた
あとの次のタイミングで、逆写像計算を行うことが可能
になる。そのため、アドレス変換計算と逆写像計算が各
タイミング毎に行われる、いわゆるパイプライン方式の
採用によって、高速のアドレス変換処理を行うことがで
きる。
なお、上記した実施例では８相の演算ブロックとされ
ているが、パイプライン方式を採用するためには、少な
くとも２相の演算ブロックφ1,φ２を備えていればよ
い。
ているが、パイプライン方式を採用するためには、少な
くとも２相の演算ブロックφ1,φ２を備えていればよ
い。
逆写像計算によって変換されたブロック内の画素の座
標を求める際には、前述した従来例に示されているブロ
ック辺の頂の長さを按分する計算方法が採用される。
標を求める際には、前述した従来例に示されているブロ
ック辺の頂の長さを按分する計算方法が採用される。
しかし、変換画像の形によっては変換されたブロック
が平行四辺形とはならず、この場合はブロックの辺の長
さの按分計数に４つのベクトル成分が必要とされる。
が平行四辺形とはならず、この場合はブロックの辺の長
さの按分計数に４つのベクトル成分が必要とされる。
そこで、第４図に示すように出力画面上に変換された
４辺のブロックが平行四辺形とならないときは変換され
た４角形のブロックの頂点Q1,Q2,Q3,Q4を対角線ｌで２
分割し、３角形Q1,Q2,Q3内に或る画素の逆写像計算は、
この対角線ｌで形成される平行四辺形Q1,Q2,Q3,Q5の辺 を按分した２つの方向のベクトル計算方法によって求
め、同様に三角形Q1,Q3,Q4内に点在する画素の逆写像計
算は平行四辺形Q1,Q6,Q3,Q4の辺 を按分する２つの方向のベクトル計算方法によって求め
るようにする。すると、計算速度をさらに高速にするこ
とができる（詳細は特願昭62−42292号参照）。
４辺のブロックが平行四辺形とならないときは変換され
た４角形のブロックの頂点Q1,Q2,Q3,Q4を対角線ｌで２
分割し、３角形Q1,Q2,Q3内に或る画素の逆写像計算は、
この対角線ｌで形成される平行四辺形Q1,Q2,Q3,Q5の辺 を按分した２つの方向のベクトル計算方法によって求
め、同様に三角形Q1,Q3,Q4内に点在する画素の逆写像計
算は平行四辺形Q1,Q6,Q3,Q4の辺 を按分する２つの方向のベクトル計算方法によって求め
るようにする。すると、計算速度をさらに高速にするこ
とができる（詳細は特願昭62−42292号参照）。
上記した本発明の実施例によるとアドレス計算は行方
向に所定のタイミングでパラレルに行うようにしたが、
複数個の演算ブロックによって入力画像のブロックを列
方向（垂直方向）にパラレルにアドレス計算し、このア
ドレス計算中にパイプライン方式で逆写像計算を行うよ
うにしてもよい。
向に所定のタイミングでパラレルに行うようにしたが、
複数個の演算ブロックによって入力画像のブロックを列
方向（垂直方向）にパラレルにアドレス計算し、このア
ドレス計算中にパイプライン方式で逆写像計算を行うよ
うにしてもよい。
又、第１図の変換処理部20に変換画像を３次元の座標
で示すときに必要とされる奥行きの情報や，画像の影と
なる部分の情報を入力する画像処理部70を結合し、変換
画像の動きをよりリアルに表現するようにしてもよい。
で示すときに必要とされる奥行きの情報や，画像の影と
なる部分の情報を入力する画像処理部70を結合し、変換
画像の動きをよりリアルに表現するようにしてもよい。
以上説明したように、本発明の画像データの変換方式
は、入力画像を分割した微少矩形領域の少なくとも２以
上の行，又は列に対して各微少矩形領域の４つの頂点ア
ドレスに対する変換アドレスを計算し、この変換アドレ
スの計算によって、出力画像面上に形成される微少矩形
領域の４つの頂点のアドレスが指定されると、次のタイ
ミングでこの変換アドレスに基づいてそのブロックの逆
写像計算が行われるようにしているから、演算方法にパ
イプライン方式を採用することが可能になり、画像デー
タの変換をより高速化させることができるという効果が
ある。
は、入力画像を分割した微少矩形領域の少なくとも２以
上の行，又は列に対して各微少矩形領域の４つの頂点ア
ドレスに対する変換アドレスを計算し、この変換アドレ
スの計算によって、出力画像面上に形成される微少矩形
領域の４つの頂点のアドレスが指定されると、次のタイ
ミングでこの変換アドレスに基づいてそのブロックの逆
写像計算が行われるようにしているから、演算方法にパ
イプライン方式を採用することが可能になり、画像デー
タの変換をより高速化させることができるという効果が
ある。
第１図は本発明の画像データの変換方式の概要を説明す
るブロック図、第２図は入力画像の微少矩形領域のアド
レスを示す説明図、第３図は画像変換を行う際の変換ア
ドレス計算と逆写像計算のタイミングを示す図、第４図
は逆写像計算を行う際のブロックマッピング法の一例を
示す説明図、第５図（ａ），（ｂ）は入力画像と変換出
力画像の対応を示すブロックの配置図、第６図（ａ），
（ｂ）は入力画像のブロックと対応する出力画像のブロ
ックの画素の内挿計算を行うときの説明図である。 図中、10は入力用画像メモリ、20は変換処理部、30は出
力用画像メモリ、40はバッファメモリ、50−1,50−２…
…50−８は演算ブロックを示す。
るブロック図、第２図は入力画像の微少矩形領域のアド
レスを示す説明図、第３図は画像変換を行う際の変換ア
ドレス計算と逆写像計算のタイミングを示す図、第４図
は逆写像計算を行う際のブロックマッピング法の一例を
示す説明図、第５図（ａ），（ｂ）は入力画像と変換出
力画像の対応を示すブロックの配置図、第６図（ａ），
（ｂ）は入力画像のブロックと対応する出力画像のブロ
ックの画素の内挿計算を行うときの説明図である。 図中、10は入力用画像メモリ、20は変換処理部、30は出
力用画像メモリ、40はバッファメモリ、50−1,50−２…
…50−８は演算ブロックを示す。
Claims (1)
- 【請求項１】入力画像データを読込み記憶する入力用画
像メモリと，前記入力用画像メモリに記憶された入力画
像データを第１の微少矩形領域に分割し、この第１の微
少矩形領域の内に点在する画素位置を変換画像上の画素
位置変換するための変換処理部と，前記変換処理部にお
いて変換された画素位置のデータを出力画像として記憶
することができる出力用画像メモリを備え、前記変換処
理は、少なくとも２列，又は２行以上にわたって前記第
１の微少矩形領域の４つの頂点の位置アドレスを画像変
換の座標系のおける第２の微少矩形領域の４つの頂点の
位置アドレスに変換し、該第２の微少矩形領域の４つの
頂点の位置アドレスが演算された次のタイミングで、前
記第２の微少矩形領域内の画素位置を前記第１の微少矩
形領域内に対応する画素位置に基づいて逆写像で計算す
る２以上の演算ブロックによって演算されるようにした
ことを特徴とする画像データの変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139528A JP2707605B2 (ja) | 1988-06-08 | 1988-06-08 | 画像データの変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139528A JP2707605B2 (ja) | 1988-06-08 | 1988-06-08 | 画像データの変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01310486A JPH01310486A (ja) | 1989-12-14 |
| JP2707605B2 true JP2707605B2 (ja) | 1998-02-04 |
Family
ID=15247385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139528A Expired - Fee Related JP2707605B2 (ja) | 1988-06-08 | 1988-06-08 | 画像データの変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707605B2 (ja) |
-
1988
- 1988-06-08 JP JP63139528A patent/JP2707605B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01310486A (ja) | 1989-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974177A (en) | Mapping circuit of a CRT display device | |
| US4975976A (en) | Image transformation method and device | |
| JP2550530B2 (ja) | ビデオ信号処理方法 | |
| US5363476A (en) | Image converter for mapping a two-dimensional image onto a three dimensional curved surface created from two-dimensional image data | |
| JP3466661B2 (ja) | 画像処理装置及びその方法 | |
| US4965752A (en) | Spatial transformation of node points in computer graphics using vector differences between their spatial coordinates | |
| JPH0752925B2 (ja) | ビデオ信号処理装置 | |
| US5263135A (en) | Image processing apparatus | |
| JP2947360B2 (ja) | 画像の動きを測定する方法および装置 | |
| KR0179354B1 (ko) | 텍스쳐 매핑 방법 및 화상 처리 장치 | |
| JP2707605B2 (ja) | 画像データの変換方式 | |
| JP2535814B2 (ja) | Ｃｒｔディスプレイ装置の写像回路 | |
| JPS6125278A (ja) | 実時間三次元画像処理装置 | |
| JP2830339B2 (ja) | 画像変換方法 | |
| JP2998689B2 (ja) | 画像データのマッピング方法 | |
| Dallaire et al. | Mixed-signal VLSI architecture for real-time computer vision | |
| JP3712139B2 (ja) | 画像作成装置および方法 | |
| JP2699342B2 (ja) | 画像変換方法 | |
| JP2586473B2 (ja) | 画像変換装置 | |
| JPH0222419B2 (ja) | ||
| JP3502901B2 (ja) | ３次元グラフィックス画像表示装置及び方法 | |
| JPH0816935B2 (ja) | 波浪画像発生方式 | |
| JPH04167076A (ja) | 二次元画像変形処理装置 | |
| CN118071918A (zh) | 一种基于rgb-d数据的非刚性动态目标的三维重建方法及系统 | |
| JPH0234070B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |