JPS6354641A - 画像処理用メモリ装置 - Google Patents
画像処理用メモリ装置Info
- Publication number
- JPS6354641A JPS6354641A JP61199329A JP19932986A JPS6354641A JP S6354641 A JPS6354641 A JP S6354641A JP 61199329 A JP61199329 A JP 61199329A JP 19932986 A JP19932986 A JP 19932986A JP S6354641 A JPS6354641 A JP S6354641A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory section
- shift register
- image processing
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/406—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
- G05B19/4069—Simulating machining process on screen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、画像処理用メモリ装置に関する。
（従来の技術）
従来は画像メモリ内よりその指定したある面積を持った
複数点の画素より成る領域中の特徴量を求める場合、ホ
ストＣＰＵ等でソフトウェア等により１点ずつそれらの
画素に対するアドレスを生成し、１画素ずつの画素情報
をＣＰＵ等に取り込んで１画素ずつ判定を行い、所定の
決定または特徴量を求めていた。
複数点の画素より成る領域中の特徴量を求める場合、ホ
ストＣＰＵ等でソフトウェア等により１点ずつそれらの
画素に対するアドレスを生成し、１画素ずつの画素情報
をＣＰＵ等に取り込んで１画素ずつ判定を行い、所定の
決定または特徴量を求めていた。
（発明が解決しようとする問題点）
前述の方法においては処理にかかる手順が多くなり、ま
た多数回メモリアクセスを起こすことによる時間のロス
が多（、実行速度を落とす。
た多数回メモリアクセスを起こすことによる時間のロス
が多（、実行速度を落とす。
本発明の目的は、１回の外部アクセスで高速に処理を行
え、かつソフトウェア負担を軽減することができる画像
処理メモリ装置を提供することにある。
え、かつソフトウェア負担を軽減することができる画像
処理メモリ装置を提供することにある。
（問題点を解決するための手段）
前記目的を達成するために、本発明による画像処理メモ
リ装置は、２値画像を記１．ａシておく画像メモリ部と
、その内容を順次複数回読み出すためのアドレス発生部
と、それを読み出した順に直並列変換を行うためのシフ
トレジスタと、前記シフトレジスタにより並列化された
出力をアドレス入力してそのデータ変換を行うルックア
ップテーブルメモリ部より成り、外部よりのアクセスに
対し、前記画像メモリ部の多点より構成された領域に対
する変換された値を出力するように構成されている。
リ装置は、２値画像を記１．ａシておく画像メモリ部と
、その内容を順次複数回読み出すためのアドレス発生部
と、それを読み出した順に直並列変換を行うためのシフ
トレジスタと、前記シフトレジスタにより並列化された
出力をアドレス入力してそのデータ変換を行うルックア
ップテーブルメモリ部より成り、外部よりのアクセスに
対し、前記画像メモリ部の多点より構成された領域に対
する変換された値を出力するように構成されている。
また、前記アドレス発生部は、あらかじめ設定された画
素数に対し、外部より指定された中心座標に対し、それ
らのオフセット値を１回の外部よりのアクセス要求に対
し、順次複数回発生し、それを加算機に入力することに
より絶対座標を発生し、それを持って画像メモリ部より
２値画像を読み出し、シフトレジスタの直列入力に入力
して設定回数骨の並列化された画素出力を得、それをル
ックアップテーブルメモリ部に入力するように構成され
ている。
素数に対し、外部より指定された中心座標に対し、それ
らのオフセット値を１回の外部よりのアクセス要求に対
し、順次複数回発生し、それを加算機に入力することに
より絶対座標を発生し、それを持って画像メモリ部より
２値画像を読み出し、シフトレジスタの直列入力に入力
して設定回数骨の並列化された画素出力を得、それをル
ックアップテーブルメモリ部に入力するように構成され
ている。
（実施例）
以下、図面等を参照して本発明をさらに詳しく説明する
。
。
第１図は、本発明による画像演算処理装置の実施例を示
すブロック図である。
すブロック図である。
加算器１の一方の入力端子には外部からｘ、ｙ座標のア
ドレスが入力され他方の入力端子にはオフセット値用メ
モリ３からオフセットが供給されている。加算器２の出
力である画像アドレスは画像メモリ部２に接続されてい
る。
ドレスが入力され他方の入力端子にはオフセット値用メ
モリ３からオフセットが供給されている。加算器２の出
力である画像アドレスは画像メモリ部２に接続されてい
る。
画像メモリ部の出力はシフトレジスタ５に接続されてい
る。
る。
シフトレジスタ５とカウンタ４にはクロックが接続され
ている。
ている。
シフトレジスタ５のパラレル出力はルックアップテーブ
ル６に接続され、ルックアップテーブル６からメモリ内
容が出力される。
ル６に接続され、ルックアップテーブル６からメモリ内
容が出力される。
処理結果の読み出し手順は以下のように行われる。
■外部よりＸ、Ｙ座標およびアクセス要求信号が本装置
へ与えられる。
へ与えられる。
■本装置の内部回路がスタートし、カウンタ４の出力が
０となる。
０となる。
■オフセント値用メモリ３にあらかじめ記憶されたオフ
セット値がカウンタ４出力の番地より読み出され、加算
器ｌに入力され、指定されたＸ、 Ｙ座標に加算され、
画像メモリ部２のアクセスアドレスが生成される。
セット値がカウンタ４出力の番地より読み出され、加算
器ｌに入力され、指定されたＸ、 Ｙ座標に加算され、
画像メモリ部２のアクセスアドレスが生成される。
■■により生成されたアドレスの内容が読み出され、シ
フトレジスタ５のシリアル入力に入力される。
フトレジスタ５のシリアル入力に入力される。
■クロックを１パルス入力してシフトレジスタ５をシフ
トアンプすると同時にカウンタの出力を＋１にする。
トアンプすると同時にカウンタの出力を＋１にする。
■■〜■のループを指定画素数分繰り返す。
■シフトレジスタ５により並列化された複数の画素をル
ックアップテーブルメモリ６のアドレスに入力し、対応
する変換値を結果として得る。
ックアップテーブルメモリ６のアドレスに入力し、対応
する変換値を結果として得る。
０以上によりサイクルを終了する。
具体的な例として、以下に指定の画像領域の内にある画
素数を求める例を示す。
素数を求める例を示す。
まずオフセント値用メモリ３に要求された画素領域の左
上すみより見たオフセント値をストアしておく。
上すみより見たオフセント値をストアしておく。
領域の左上ずみのＸ、 Ｙ座標と共に外部よりアクセス
要求を起こすとカウンタ４がスタートし、オフセット値
用メモリ３より順次、オフセット値が読み出され、加算
器１により順次領域の画素を指定するアドレスが生成さ
れて画像メモリ部２の画素の値が読み出される。
要求を起こすとカウンタ４がスタートし、オフセット値
用メモリ３より順次、オフセット値が読み出され、加算
器１により順次領域の画素を指定するアドレスが生成さ
れて画像メモリ部２の画素の値が読み出される。
これを並列化し、−括してルックアップテーブル６に入
力する。
力する。
ルックアップテーブル６の内容はその入力に対して、そ
れに対応した画素数を出力するような値をセントしてお
くことにより求める結果を得る。
れに対応した画素数を出力するような値をセントしてお
くことにより求める結果を得る。
（発明の効果）
以上詳しく説明したように、本発明による画像処理用メ
モリ装置は、２値画像を記憶しておく画像メモリ部と、
その内容を順次複数回読み出すためのアドレス発生部と
、それを読み出した順に直並列変換を行うためのシフト
レジスタと、前記シフトレジスタにより並列化された出
力をアドレス入力してそのデータ変換を行うルックアッ
プテーブルメモリ部より成り、外部よりのアクセスに対
し、前記画像メモリ部の多点より構成された領域に対す
る変換された値を出力するように構成されている。
モリ装置は、２値画像を記憶しておく画像メモリ部と、
その内容を順次複数回読み出すためのアドレス発生部と
、それを読み出した順に直並列変換を行うためのシフト
レジスタと、前記シフトレジスタにより並列化された出
力をアドレス入力してそのデータ変換を行うルックアッ
プテーブルメモリ部より成り、外部よりのアクセスに対
し、前記画像メモリ部の多点より構成された領域に対す
る変換された値を出力するように構成されている。
したがって、以下の効果がある。
■領域の各画素に対するアドレスの計算はハードウェア
で行われるため、実行速度が一般的にＣＰＵのソフトウ
ェア処理よりも高速にできる。
で行われるため、実行速度が一般的にＣＰＵのソフトウ
ェア処理よりも高速にできる。
■上記１に関し、ＣＰＵのソフトウェア負担が軽減され
る。
る。
■読み出された領域の画素は一括してルックアップテー
ブルにより処理されるため、高速である。
ブルにより処理されるため、高速である。
■各画素を一点々々取って複雑なソフトウェア判定およ
び処理の分枝をしなくても良いため、ＣＰＵのソフトウ
ェア負担が軽減される。
び処理の分枝をしなくても良いため、ＣＰＵのソフトウ
ェア負担が軽減される。
すなわち本発明によれば、ホストＣＰＵ等の外部よりの
アクセスに対し、画像メモリ装置内において複数回のア
クセスを行い、それらを−括してシフトレジスタにより
並列化した後、ルックアップテーブル変換メモリに入力
してその変換量を出力することにより１回の外部アクセ
スを終了することができる。
アクセスに対し、画像メモリ装置内において複数回のア
クセスを行い、それらを−括してシフトレジスタにより
並列化した後、ルックアップテーブル変換メモリに入力
してその変換量を出力することにより１回の外部アクセ
スを終了することができる。
すなわち従来の装置に比較して、より高速に処理を行え
、かつソフトウェア負担を軽減することができる。
、かつソフトウェア負担を軽減することができる。
第１図は、本発明による画像処理用メモリ装置の実施例
を示すブロック図である。 １・・・加算器 ２・・・画像メモリ部 ３・・・オフセット値用メモリ ４・・・カウンタ ５・・・シフトレジスタ ６・・・ルックアップテーブル 特許出願人 浜松ホトニクス株式会社 代理人 弁理士 井 ） ロ 壽 ２１図
を示すブロック図である。 １・・・加算器 ２・・・画像メモリ部 ３・・・オフセット値用メモリ ４・・・カウンタ ５・・・シフトレジスタ ６・・・ルックアップテーブル 特許出願人 浜松ホトニクス株式会社 代理人 弁理士 井 ） ロ 壽 ２１図
Claims (2)
- （１）２値画像を記憶しておく画像メモリ部と、その内
容を順次複数回読み出すためのアドレス発生部と、それ
を読み出した順に直並列変換を行うためのシフトレジス
タと、前記シフトレジスタにより並列化された出力をア
ドレス入力してそのデータ変換を行うルックアップテー
ブルメモリ部より成り、外部よりのアクセスに対し、前
記画像メモリ部の多点より構成された領域に対する変換
された値を出力するように構成した画像処理メモリ装置
。 - （２）前記アドレス発生部は、あらかじめ設定された画
素数に対し、外部より指定された中心座標に対し、それ
らのオフセット値を１回の外部よりのアクセス要求に対
し、順次複数回発生し、それを加算機に入力することに
より絶対座標を発生し、それを持って画像メモリ部より
２値画像を読み出し、シフトレジスタの直列入力に入力
して設定回数分の並列化された画素出力を得、それをル
ックアップテーブルメモリ部に入力するように構成した
特許請求の範囲第１項記載の画像処理メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199329A JPS6354641A (ja) | 1986-08-26 | 1986-08-26 | 画像処理用メモリ装置 |
| DE19873728496 DE3728496A1 (de) | 1986-08-26 | 1987-08-26 | Bildverarbeitungs-speichereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199329A JPS6354641A (ja) | 1986-08-26 | 1986-08-26 | 画像処理用メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6354641A true JPS6354641A (ja) | 1988-03-09 |
Family
ID=16405982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61199329A Pending JPS6354641A (ja) | 1986-08-26 | 1986-08-26 | 画像処理用メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6354641A (ja) |
| DE (1) | DE3728496A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123953A (ja) * | 1994-10-21 | 1996-05-17 | Mitsubishi Electric Corp | 画像処理装置 |
-
1986
- 1986-08-26 JP JP61199329A patent/JPS6354641A/ja active Pending
-
1987
- 1987-08-26 DE DE19873728496 patent/DE3728496A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE3728496A1 (de) | 1988-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| JPH0628485A (ja) | テクスチャーアドレス生成器、テクスチャーパターン生成器、テクスチャー描画装置及びテクスチャーアドレス生成方法 | |
| US4607340A (en) | Line smoothing circuit for graphic display units | |
| JPH0310380A (ja) | 画像変換回路 | |
| JPS6354641A (ja) | 画像処理用メモリ装置 | |
| JPS59200373A (ja) | 座標変換回路 | |
| JPH01173237A (ja) | Ｒａｍアクセス方式 | |
| JPS6021087A (ja) | アドレス生成回路 | |
| JPH04335482A (ja) | 画像処理装置におけるヒストグラム加算装置 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| JP3316266B2 (ja) | 画像処理装置 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JP2938107B2 (ja) | パターン認識装置 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JP2962148B2 (ja) | 画像処理装置 | |
| JPS6089277A (ja) | 逆投影装置 | |
| JPS6386083A (ja) | アフイン変換方式 | |
| JPH01169580A (ja) | 画像処理装置 | |
| JPS62160551A (ja) | アドレス発生装置 | |
| JPH0243687A (ja) | 画像処理装置 | |
| JPH05307598A (ja) | 画像処理装置 | |
| JPS60123964A (ja) | 補間演算装置 | |
| JPH04195266A (ja) | ビット変換回路 |