JP3260848B2 - 輝度変換回路 - Google Patents
輝度変換回路Info
- Publication number
- JP3260848B2 JP3260848B2 JP24743292A JP24743292A JP3260848B2 JP 3260848 B2 JP3260848 B2 JP 3260848B2 JP 24743292 A JP24743292 A JP 24743292A JP 24743292 A JP24743292 A JP 24743292A JP 3260848 B2 JP3260848 B2 JP 3260848B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- luminance
- histogram
- brightness
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 45
- 235000019557 luminance Nutrition 0.000 description 70
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
Landscapes
- Image Processing (AREA)
- Television Receiver Circuits (AREA)
- Image Analysis (AREA)
Description
【０００１】
【産業上の利用分野】本発明は画像認識装置の輝度変換
装置に関する。
装置に関する。
【０００２】
【従来の技術】画像認識装置においては、認識しようと
する画像（対象画像）の各ドットを多値のデジタル画素
データ（輝度の画素データ）に変換し、この画素データ
を輝度変換回路により別の尺度を持った新たな輝度の画
素データに変換している。
する画像（対象画像）の各ドットを多値のデジタル画素
データ（輝度の画素データ）に変換し、この画素データ
を輝度変換回路により別の尺度を持った新たな輝度の画
素データに変換している。
【０００３】例えば硬貨の真偽を画像処理で判定する画
像認識装置では、硬貨の画像を読み取って一連の画素デ
ータを得、この一連の画素データを輝度変換回路により
別の尺度を持った新たな輝度の画素データ、つまり硬貨
のコントラストを示す画素データに変換した後に基準デ
ータと比較して硬貨の真偽を判定する。この場合、硬貨
の各ドットの輝度はその時の条件や硬貨の汚れ等により
変わるので、硬貨の読み取りで得た画像信号を輝度変換
回路により硬貨のコントラストを示す画素データに変換
することで、その時の条件や硬貨の汚れ等に影響されず
に硬貨の真偽を正確に行っている。
像認識装置では、硬貨の画像を読み取って一連の画素デ
ータを得、この一連の画素データを輝度変換回路により
別の尺度を持った新たな輝度の画素データ、つまり硬貨
のコントラストを示す画素データに変換した後に基準デ
ータと比較して硬貨の真偽を判定する。この場合、硬貨
の各ドットの輝度はその時の条件や硬貨の汚れ等により
変わるので、硬貨の読み取りで得た画像信号を輝度変換
回路により硬貨のコントラストを示す画素データに変換
することで、その時の条件や硬貨の汚れ等に影響されず
に硬貨の真偽を正確に行っている。
【０００４】従来、上記輝度変換回路は、対象画像の各
画素データをフレームメモリに格納し、このフレームメ
モリの内容をマイクロコンピュータ（ＣＰＵ）によりプ
ログラムに従って処理するのが一般的であった。
画素データをフレームメモリに格納し、このフレームメ
モリの内容をマイクロコンピュータ（ＣＰＵ）によりプ
ログラムに従って処理するのが一般的であった。
【０００５】
【発明が解決しようとする課題】上記輝度変換回路で
は、フレームメモリの内容をＣＰＵによりプログラムに
従って処理するので、ＣＰＵのプログラムフッチのオー
バヘッド時間が大きくなって画素データの高速な変換を
行えず、短時間で多量の画素データを処理しようとする
画像認識装置には不向きであった。
は、フレームメモリの内容をＣＰＵによりプログラムに
従って処理するので、ＣＰＵのプログラムフッチのオー
バヘッド時間が大きくなって画素データの高速な変換を
行えず、短時間で多量の画素データを処理しようとする
画像認識装置には不向きであった。
【０００６】本発明は、上記欠点を改善し、画素データ
の高速な処理を行うことができる輝度変換回路を提供す
ることを目的とする。
の高速な処理を行うことができる輝度変換回路を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、各画素データを記憶する画
像メモリと、前記各画素データより輝度対度数のヒスト
グラムを作成するヒストグラム作成回路と、このヒスト
グラム作成回路で作成したヒストグラムを記憶するヒス
トグラム記憶メモリと、このヒストグラム記憶メモリに
記憶されたヒストグラムに基づいて前記画像メモリに記
憶された各画素データの輝度をその輝度順位により割り
付ける輝度割付け回路と、この輝度割付け回路により割
り付けられた各画素データの輝度順位を該輝度順位に対
応した新たな輝度の画素データに変換する輝度変換テー
ブルとを備え、前記画像メモリと、前記ヒストグラム作
成回路と、前記ヒストグラム記憶メモリと、前記輝度割
付け回路と、前記輝度変換テーブルとをそれぞれハード
ウエアで構成したものである。
め、請求項１記載の発明は、各画素データを記憶する画
像メモリと、前記各画素データより輝度対度数のヒスト
グラムを作成するヒストグラム作成回路と、このヒスト
グラム作成回路で作成したヒストグラムを記憶するヒス
トグラム記憶メモリと、このヒストグラム記憶メモリに
記憶されたヒストグラムに基づいて前記画像メモリに記
憶された各画素データの輝度をその輝度順位により割り
付ける輝度割付け回路と、この輝度割付け回路により割
り付けられた各画素データの輝度順位を該輝度順位に対
応した新たな輝度の画素データに変換する輝度変換テー
ブルとを備え、前記画像メモリと、前記ヒストグラム作
成回路と、前記ヒストグラム記憶メモリと、前記輝度割
付け回路と、前記輝度変換テーブルとをそれぞれハード
ウエアで構成したものである。
【０００８】
【作用】硬貨の画像を読み取って一連の画素データを
得、この一連の画素データを新たな輝度の画素データに
変換した後に基準データと比較して硬貨の真偽を判定す
る画像認識装置の輝度変換回路において、撮像素子が読
み取った硬貨のアナログ画素データを多値のデジタル画
素データに変換したものが画像メモリに記憶され、ヒス
トグラム作成回路が前記一連の画像データより輝度対度
数のヒストグラムを作成してそのヒストグラムがヒスト
グラム記憶メモリに記憶される。このヒストグラム記憶
メモリに記憶されたヒストグラムに基づいて輝度割付け
回路が画像メモリに記憶された各画素データの輝度を基
にその輝度順位を割り付け、この輝度順位が輝度変換テ
ーブルにより該輝度順位に対応して新たな輝度の画素デ
ータに変換される。
得、この一連の画素データを新たな輝度の画素データに
変換した後に基準データと比較して硬貨の真偽を判定す
る画像認識装置の輝度変換回路において、撮像素子が読
み取った硬貨のアナログ画素データを多値のデジタル画
素データに変換したものが画像メモリに記憶され、ヒス
トグラム作成回路が前記一連の画像データより輝度対度
数のヒストグラムを作成してそのヒストグラムがヒスト
グラム記憶メモリに記憶される。このヒストグラム記憶
メモリに記憶されたヒストグラムに基づいて輝度割付け
回路が画像メモリに記憶された各画素データの輝度を基
にその輝度順位を割り付け、この輝度順位が輝度変換テ
ーブルにより該輝度順位に対応して新たな輝度の画素デ
ータに変換される。
【０００９】
【実施例】図１は本発明の一実施例を示す。この実施例
の輝度変換回路１はプログラムが介入しない個別部品か
らなるハードウェアによって構成され、画素データの高
速な処理を実現するものである。具体的には輝度変換回
路１はヒストグラム作成回路２，画像メモリ３，ワーク
メモリ４，輝度割付け回路５，輝度変換テーブル６及び
アドレス生成用カウンタ７により構成され、ヒストグラ
ム作成回路２及び輝度割付け回路５は加算器等で構成さ
れているハードウェアロジック回路である。画像メモリ
３及びワークメモリ４はＲＡＭが用いられ、輝度変換テ
ーブル６はＲＯＭ（またはＲＡＭ）により構成される。
の輝度変換回路１はプログラムが介入しない個別部品か
らなるハードウェアによって構成され、画素データの高
速な処理を実現するものである。具体的には輝度変換回
路１はヒストグラム作成回路２，画像メモリ３，ワーク
メモリ４，輝度割付け回路５，輝度変換テーブル６及び
アドレス生成用カウンタ７により構成され、ヒストグラ
ム作成回路２及び輝度割付け回路５は加算器等で構成さ
れているハードウェアロジック回路である。画像メモリ
３及びワークメモリ４はＲＡＭが用いられ、輝度変換テ
ーブル６はＲＯＭ（またはＲＡＭ）により構成される。
【００１０】また、フレームメモリ８は輝度変換処理を
行わせたい一連の画素データ、つまり、画像認識装置で
認識しようとする画像（対象画像）の各ドットを多値の
デジタル画素データ（輝度の画素データ）に変換したも
のが格納される。このフレームメモリ８は対象画像をＣ
ＣＤからなる撮像素子で読み取って得た一連のアナログ
画素データを多値のデジタル画素データに変換するＡ／
Ｄ変換器を用いてもよい。コントローラ９は、輝度変換
処理を行わせたい一連の画素データをフレームメモリ８
またはＡ／Ｄ変換器から輝度変換回路１内のヒストグラ
ム作成回路２及び画像メモリ３に入力するための回路で
あって、フレームメモリ８が用いられた場合にはＤＭＡ
コントローラが用いられ、フレームメモリ８の代りにＡ
／Ｄ変換器が用いられた場合にはＣＰＵが用いられる。
行わせたい一連の画素データ、つまり、画像認識装置で
認識しようとする画像（対象画像）の各ドットを多値の
デジタル画素データ（輝度の画素データ）に変換したも
のが格納される。このフレームメモリ８は対象画像をＣ
ＣＤからなる撮像素子で読み取って得た一連のアナログ
画素データを多値のデジタル画素データに変換するＡ／
Ｄ変換器を用いてもよい。コントローラ９は、輝度変換
処理を行わせたい一連の画素データをフレームメモリ８
またはＡ／Ｄ変換器から輝度変換回路１内のヒストグラ
ム作成回路２及び画像メモリ３に入力するための回路で
あって、フレームメモリ８が用いられた場合にはＤＭＡ
コントローラが用いられ、フレームメモリ８の代りにＡ
／Ｄ変換器が用いられた場合にはＣＰＵが用いられる。
【００１１】また、輝度変換回路１は、フレームメモリ
８又はＡ／Ｄ変換器よりクロック発生器１０からのシス
テムクロックに同期して多値のデジタル画素データがヒ
ストグラム作成回路２及び画像メモリ３に入力され、そ
の多値のデジタル画素データの処理をクロック発生器１
０からのシステムクロックに同期して行う。
８又はＡ／Ｄ変換器よりクロック発生器１０からのシス
テムクロックに同期して多値のデジタル画素データがヒ
ストグラム作成回路２及び画像メモリ３に入力され、そ
の多値のデジタル画素データの処理をクロック発生器１
０からのシステムクロックに同期して行う。
【００１２】図２はこの輝度変換回路１の動作フローを
示す。輝度変換処理を行わせたい一連の画素データがコ
ントローラ９によりクロック発生器１０からのシステム
クロックに同期して１画素分づつ順次にフレームメモリ
８またはＡ／Ｄ変換器から輝度変換回路１内のヒストグ
ラム作成回路２及び画像メモリ３に入力されると、その
一連の画素データは画像メモリ３に格納されると同時に
ヒストグラム作成回路２がその一連の画素データにより
ワークメモリ４中に図３に示すような輝度対度数のヒス
トグラムを作成する。
示す。輝度変換処理を行わせたい一連の画素データがコ
ントローラ９によりクロック発生器１０からのシステム
クロックに同期して１画素分づつ順次にフレームメモリ
８またはＡ／Ｄ変換器から輝度変換回路１内のヒストグ
ラム作成回路２及び画像メモリ３に入力されると、その
一連の画素データは画像メモリ３に格納されると同時に
ヒストグラム作成回路２がその一連の画素データにより
ワークメモリ４中に図３に示すような輝度対度数のヒス
トグラムを作成する。
【００１３】輝度割付け回路５は、一連の画素データの
入力が全て終了すると、ワークメモリ４中のヒストグラ
ムをもとに輝度に大きい方から（あるいは低い方から）
順位を付け、その輝度と順位とを図４に示すようにワー
クメモリ４のアドレスとデータとの関係になるようにワ
ークメモリ４に書き込む。例えば、輝度割付け回路５
は、１００という輝度の順位が５０位であるからワーク
メモリ４の１００というアドレスに順位の５０というデ
ータを書き込み、０９９という輝度の順位が５３位であ
るからワークメモリ４の０９９というアドレスに順位の
５３というデータを書き込み、０９８という輝度の順位
が６０位であるからワークメモリ４の０９８というアド
レスに順位の６０というデータを書き込む。
入力が全て終了すると、ワークメモリ４中のヒストグラ
ムをもとに輝度に大きい方から（あるいは低い方から）
順位を付け、その輝度と順位とを図４に示すようにワー
クメモリ４のアドレスとデータとの関係になるようにワ
ークメモリ４に書き込む。例えば、輝度割付け回路５
は、１００という輝度の順位が５０位であるからワーク
メモリ４の１００というアドレスに順位の５０というデ
ータを書き込み、０９９という輝度の順位が５３位であ
るからワークメモリ４の０９９というアドレスに順位の
５３というデータを書き込み、０９８という輝度の順位
が６０位であるからワークメモリ４の０９８というアド
レスに順位の６０というデータを書き込む。
【００１４】輝度割付け回路５が全ての輝度に順位を付
けてワークメモリ４に書き込んだ後に、カウンタ７が起
動されて画像メモリ３から一連の画素データが先頭から
順次に読み出され、この画素データをアドレスとしてワ
ークメモリ４がアクセスされて画素データに対応する輝
度順位のデータが取り出される。この輝度順位データで
輝度変換テーブル６がアクセスされてその輝度順位デー
タに対応した別の尺度を持った新たな輝度の画素データ
が輝度変換後の画素データとして出力される。
けてワークメモリ４に書き込んだ後に、カウンタ７が起
動されて画像メモリ３から一連の画素データが先頭から
順次に読み出され、この画素データをアドレスとしてワ
ークメモリ４がアクセスされて画素データに対応する輝
度順位のデータが取り出される。この輝度順位データで
輝度変換テーブル６がアクセスされてその輝度順位デー
タに対応した別の尺度を持った新たな輝度の画素データ
が輝度変換後の画素データとして出力される。
【００１５】ここに、輝度変換テーブル６は図５に示す
ように輝度順位データと別の尺度を持った新たな輝度の
画素データとの関係がメモリアドレスとメモリデータと
の関係として記憶されている。新たな輝度の画素データ
は、例えば５０位の輝度順位で２００であり、５１位の
輝度順位で２０２であり、５２位の輝度順位で２０３で
あり、５３位の輝度順位で２１０である。したがって、
元の１００という輝度を持った画素データは２００とい
う輝度を持った新しい画素データに変換されることにな
り、同様に元の０９９という輝度を持った画素データは
２１０という輝度を持った新しい画素データに変換され
ることになる。
ように輝度順位データと別の尺度を持った新たな輝度の
画素データとの関係がメモリアドレスとメモリデータと
の関係として記憶されている。新たな輝度の画素データ
は、例えば５０位の輝度順位で２００であり、５１位の
輝度順位で２０２であり、５２位の輝度順位で２０３で
あり、５３位の輝度順位で２１０である。したがって、
元の１００という輝度を持った画素データは２００とい
う輝度を持った新しい画素データに変換されることにな
り、同様に元の０９９という輝度を持った画素データは
２１０という輝度を持った新しい画素データに変換され
ることになる。
【００１６】このようにして画像メモリ３中の全ての画
素データが新しい画素データに変換される。この実施例
では、プログラムが介入しないハードウェアによって構
成されているので、オーバヘッド時間がゼロになり、画
素データの処理を高速化することができる。なお、コン
トローラ９としてＣＰＵを用いた場合にはＣＰＵは輝度
変換回路１に一連の画素データを入力させるだけでよ
い。また、コントローラ９としてＤＭＡコントローラを
用いた場合にはより高速な画素データ処理が実現可能と
なる。
素データが新しい画素データに変換される。この実施例
では、プログラムが介入しないハードウェアによって構
成されているので、オーバヘッド時間がゼロになり、画
素データの処理を高速化することができる。なお、コン
トローラ９としてＣＰＵを用いた場合にはＣＰＵは輝度
変換回路１に一連の画素データを入力させるだけでよ
い。また、コントローラ９としてＤＭＡコントローラを
用いた場合にはより高速な画素データ処理が実現可能と
なる。
【００１７】ちなみに、上記実施例において、ヒストグ
ラム作成回路２，画像メモリ３，ワークメモリ４，輝度
割付け回路５，カウンタ７及びコントローラ９をゲート
アレイで構成して輝度変換テーブル６をＥＰＲＯＭと
し、フレームメモリ８を用いた場合、フレームメモリ８
から５１４×２２ドットの画素データを切り出して輝度
変換回路１に入力すると、その画素データの輝度変換は
約３〜４ｍｓｅｃで済み、従来のＣＰＵを用いた輝度変
換回路に比べて１００倍以上の高速化を計ることができ
た。
ラム作成回路２，画像メモリ３，ワークメモリ４，輝度
割付け回路５，カウンタ７及びコントローラ９をゲート
アレイで構成して輝度変換テーブル６をＥＰＲＯＭと
し、フレームメモリ８を用いた場合、フレームメモリ８
から５１４×２２ドットの画素データを切り出して輝度
変換回路１に入力すると、その画素データの輝度変換は
約３〜４ｍｓｅｃで済み、従来のＣＰＵを用いた輝度変
換回路に比べて１００倍以上の高速化を計ることができ
た。
【００１８】
【発明の効果】以上のように請求項１記載の発明によれ
ば、各画素データを記憶する画像メモリと、前記各画素
データより輝度対度数のヒストグラムを作成するヒスト
グラム作成回路と、このヒストグラム作成回路で作成し
たヒストグラムを記憶するヒストグラム記憶メモリと、
このヒストグラム記憶メモリに記憶されたヒストグラム
に基づいて前記画像メモリに記憶された各画素データの
輝度をその輝度順位により割り付ける輝度割付け回路
と、この輝度割付け回路により割り付けられた各画素デ
ータの輝度順位を該輝度順位に対応した新たな輝度の画
素データに変換する輝度変換テーブルとを備え、前記画
像メモリと、前記ヒストグラム作成回路と、前記ヒスト
グラム記憶メモリと、前記輝度割付け回路と、前記輝度
変換テーブルとをそれぞれハードウエアで構成したの
で、プログラムが介入しないハードウェアによって構成
することができてオーバヘッド時間をゼロにすることが
可能であり、画素データの高速な処理を行うことができ
る。
ば、各画素データを記憶する画像メモリと、前記各画素
データより輝度対度数のヒストグラムを作成するヒスト
グラム作成回路と、このヒストグラム作成回路で作成し
たヒストグラムを記憶するヒストグラム記憶メモリと、
このヒストグラム記憶メモリに記憶されたヒストグラム
に基づいて前記画像メモリに記憶された各画素データの
輝度をその輝度順位により割り付ける輝度割付け回路
と、この輝度割付け回路により割り付けられた各画素デ
ータの輝度順位を該輝度順位に対応した新たな輝度の画
素データに変換する輝度変換テーブルとを備え、前記画
像メモリと、前記ヒストグラム作成回路と、前記ヒスト
グラム記憶メモリと、前記輝度割付け回路と、前記輝度
変換テーブルとをそれぞれハードウエアで構成したの
で、プログラムが介入しないハードウェアによって構成
することができてオーバヘッド時間をゼロにすることが
可能であり、画素データの高速な処理を行うことができ
る。
【図１】本発明の一実施例を示すブロック図である。
【図２】同実施例の動作フローを示すフローチャートで
ある。
ある。
【図３】同実施例のヒストグラム例を示す図である。
【図４】同実施例におけるワークメモリ内の輝度順位デ
ータの例を示す図である。
ータの例を示す図である。
【図５】同実施例における輝度変換テーブル内のデータ
例を示す図である。
例を示す図である。
２ ヒストグラム作成回路 ３ 画像メモリ ４ ワークメモリ ５ 輝度割付け回路 ６ 輝度変換テーブル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−154805（ＪＰ，Ａ) 特開 平３−290786（ＪＰ，Ａ) 特開 平３−78094（ＪＰ，Ａ) 特開 平４−54692（ＪＰ，Ａ)
Claims (1)
- 【請求項１】各画素データを記憶する画像メモリと、前
記各画素データより輝度対度数のヒストグラムを作成す
るヒストグラム作成回路と、このヒストグラム作成回路
で作成したヒストグラムを記憶するヒストグラム記憶メ
モリと、このヒストグラム記憶メモリに記憶されたヒス
トグラムに基づいて前記画像メモリに記憶された各画素
データの輝度をその輝度順位により割り付ける輝度割付
け回路と、この輝度割付け回路により割り付けられた各
画素データの輝度順位を該輝度順位に対応した新たな輝
度の画素データに変換する輝度変換テーブルとを備え、
前記画像メモリと、前記ヒストグラム作成回路と、前記
ヒストグラム記憶メモリと、前記輝度割付け回路と、前
記輝度変換テーブルとをそれぞれハードウエアで構成し
たことを特徴とする輝度変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24743292A JP3260848B2 (ja) | 1992-09-17 | 1992-09-17 | 輝度変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24743292A JP3260848B2 (ja) | 1992-09-17 | 1992-09-17 | 輝度変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0696217A JPH0696217A (ja) | 1994-04-08 |
| JP3260848B2 true JP3260848B2 (ja) | 2002-02-25 |
Family
ID=17163357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24743292A Expired - Fee Related JP3260848B2 (ja) | 1992-09-17 | 1992-09-17 | 輝度変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260848B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295497A (ja) * | 2004-03-10 | 2005-10-20 | Seiko Epson Corp | 画質表示装置、ディジタルカメラ、現像装置、画質表示方法及び画質表示プログラム |
-
1992
- 1992-09-17 JP JP24743292A patent/JP3260848B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0696217A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61115183A (ja) | 濃淡画像処理における濃度階調変換方式 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| JPH0353668B2 (ja) | ||
| JPH10134183A (ja) | 画像処理装置 | |
| JPH01288974A (ja) | 画像処理方法 | |
| JP2924528B2 (ja) | ラベリング処理方法及びラベリング処理装置 | |
| EP0451036B1 (en) | A document acknowledge system having horizontal/vertical-run length smoothing algorithm circuits and a document region divide circuit | |
| US5307454A (en) | Apparatus for extracting local image from original image | |
| JP2634905B2 (ja) | 図形ぬりつぶし方法 | |
| JP3015227B2 (ja) | 画像処理装置 | |
| JPS6230473A (ja) | イメ−ジプリンタ装置 | |
| JP2606206B2 (ja) | パターン認識装置 | |
| JPH0410669B2 (ja) | ||
| JPH0227487A (ja) | データの個数を計数記憶する回路 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JP2628301B2 (ja) | 映像処理システム | |
| JPH0954831A (ja) | パターンマッチング方法及びその方法に適用する画像処理装置 | |
| JP2519821B2 (ja) | 画像処理装置 | |
| JPH01147677A (ja) | 画像処理装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JPH06152965A (ja) | ２値化処理装置 | |
| JPS62196771A (ja) | 分割画像の画像処理装置 | |
| JPS616991A (ja) | 画像処理装置 | |
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JPH01169580A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |