JPH0954831A - パターンマッチング方法及びその方法に適用する画像処理装置 - Google Patents
パターンマッチング方法及びその方法に適用する画像処理装置Info
- Publication number
- JPH0954831A JPH0954831A JP7237568A JP23756895A JPH0954831A JP H0954831 A JPH0954831 A JP H0954831A JP 7237568 A JP7237568 A JP 7237568A JP 23756895 A JP23756895 A JP 23756895A JP H0954831 A JPH0954831 A JP H0954831A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- pattern
- value
- screen
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】パターンの比較照合に要する時間を短縮するこ
とができるパターンマッチング方法及びその画像処理装
置を提供すること 【解決手段】基準パターンからなる基準画面の多階調画
素データを格納する基準画面メモリ７の画素データに階
調差を示す値を加算減算回路５１、５２で加算減算を
し、この加算減算したそれぞれのデータ値と被検査パタ
ーンを含む検査画面の多階調画素データを格納する検査
画面メモリ７の画素データと比較回路５３、５４で比較
し、比較した結果に基づいて検査画面の画素データが設
定した階調差の範囲内にあるとき出力する判定回路５５
を有し、その出力を比較／計数回路５６にて計数し、基
準画面の検査画面上の間歇移動後その計数値の最大値を
示した位置を被検査パターンの位置と特定する。
とができるパターンマッチング方法及びその画像処理装
置を提供すること 【解決手段】基準パターンからなる基準画面の多階調画
素データを格納する基準画面メモリ７の画素データに階
調差を示す値を加算減算回路５１、５２で加算減算を
し、この加算減算したそれぞれのデータ値と被検査パタ
ーンを含む検査画面の多階調画素データを格納する検査
画面メモリ７の画素データと比較回路５３、５４で比較
し、比較した結果に基づいて検査画面の画素データが設
定した階調差の範囲内にあるとき出力する判定回路５５
を有し、その出力を比較／計数回路５６にて計数し、基
準画面の検査画面上の間歇移動後その計数値の最大値を
示した位置を被検査パターンの位置と特定する。
Description
【０００１】
【発明の属する技術分野】本発明は、パターンマッチン
グ方法及びその画像処理装置に関し、詳しくはパターン
マッチングの要処理時間の短縮に関するものである。
グ方法及びその画像処理装置に関し、詳しくはパターン
マッチングの要処理時間の短縮に関するものである。
【０００２】
【従来の技術】例えば、電子部品の特徴的部分や指標
（マーク）例えば電子部品のリードや基板に記されたマ
ーク等の特定パターン（以下「被検査パターン」とい
う。）と、その被検査パターンに対応する基準パターン
との比較照合により部品の位置の認識などの画像処理が
施される。この場合、図５で示すように、被検査パター
ン２を含む部品１をカメラ３で撮像画（以下「検査画
面」という。）にして画像処理装置５に転送し、画像処
理装置５の検査画面メモリ７に画素毎の輝度データが格
納される。なお、図５中４はアナログデジタル変換器を
示すが二値化の場合には比較器となる。
（マーク）例えば電子部品のリードや基板に記されたマ
ーク等の特定パターン（以下「被検査パターン」とい
う。）と、その被検査パターンに対応する基準パターン
との比較照合により部品の位置の認識などの画像処理が
施される。この場合、図５で示すように、被検査パター
ン２を含む部品１をカメラ３で撮像画（以下「検査画
面」という。）にして画像処理装置５に転送し、画像処
理装置５の検査画面メモリ７に画素毎の輝度データが格
納される。なお、図５中４はアナログデジタル変換器を
示すが二値化の場合には比較器となる。
【０００３】画像処理装置５の基準画面メモリ６には、
基準パターンの画素毎の輝度データが格納される。この
状態は、図６に示すように基準画面メモリ６には基準画
面Ａが形成され、検査画面メモリ７には検査画面Ｂが形
成された状態にある。なお、図６中Ｇは画素を示してい
る。そして、図６の点線で示すように画像処理装置５は
基準画面Ａを検査画面Ｂの左上端に位置させ、検査画面
Ｂの画素と基準画面Ａの画素との相関係数を求め、基準
画面Ａが位置する部分の検査画面Ｂの相関値を求める。
基準パターンの画素毎の輝度データが格納される。この
状態は、図６に示すように基準画面メモリ６には基準画
面Ａが形成され、検査画面メモリ７には検査画面Ｂが形
成された状態にある。なお、図６中Ｇは画素を示してい
る。そして、図６の点線で示すように画像処理装置５は
基準画面Ａを検査画面Ｂの左上端に位置させ、検査画面
Ｂの画素と基準画面Ａの画素との相関係数を求め、基準
画面Ａが位置する部分の検査画面Ｂの相関値を求める。
【０００４】その後、基準画面Ａを検査画面Ｂに対して
１画素ずつＸ方向またはＹ方向に間歇移動させ、その都
度、基準画面Ａが位置する部分の検査画面Ｂの相関値を
求める。基準画面Ａが検査画面Ｂ上の全てに位置したと
き、相関値が最大となった基準画面Ａの位置を求め、こ
れにより被検査パターンの位置を特定している。
１画素ずつＸ方向またはＹ方向に間歇移動させ、その都
度、基準画面Ａが位置する部分の検査画面Ｂの相関値を
求める。基準画面Ａが検査画面Ｂ上の全てに位置したと
き、相関値が最大となった基準画面Ａの位置を求め、こ
れにより被検査パターンの位置を特定している。
【０００５】
【発明が解決しようとする課題】しかし、被検査パター
ンを含む部品の反射率や輝度ノイズなどによって被検査
パターンの明瞭な像が得られない場合がある。このよう
な場合、正規相関係数を用いたグレイスケール認識（多
階調）を用いることが考えられるが、その演算は、例え
ば、図６に示すように検査画面Ｂが縦横ｂ画素、基準画
面Ａが縦横ａ画素とすると、検査画面Ｂの座標（ｍ，
ｎ）における相関係数γ（ｍ，ｎ）は、基準画面Ａの画
素データＡ（ｉ，ｊ）、検査画面Ｂの画素データＢ（ｍ
＋ｉ，ｎ＋ｊ）とすると次のように与えられる。
ンを含む部品の反射率や輝度ノイズなどによって被検査
パターンの明瞭な像が得られない場合がある。このよう
な場合、正規相関係数を用いたグレイスケール認識（多
階調）を用いることが考えられるが、その演算は、例え
ば、図６に示すように検査画面Ｂが縦横ｂ画素、基準画
面Ａが縦横ａ画素とすると、検査画面Ｂの座標（ｍ，
ｎ）における相関係数γ（ｍ，ｎ）は、基準画面Ａの画
素データＡ（ｉ，ｊ）、検査画面Ｂの画素データＢ（ｍ
＋ｉ，ｎ＋ｊ）とすると次のように与えられる。
【０００６】すなわち、γ（ｍ，ｎ）は、Ａ（ｉ，ｊ）
×Ｂ（ｍ＋ｉ，ｎ＋ｊ）のｉ，ｊが０から（ａ−１）ま
での総和を、Ａ（ｉ，ｊ）の２乗でｉ，ｊが０から（ａ
−１）までの総和の平方根とＢ（ｍ＋ｉ，ｎ＋ｊ）の２
乗でｉ，ｊが０から（ａ−１）までの総和の平方根との
乗算もので除したものと等しい。
×Ｂ（ｍ＋ｉ，ｎ＋ｊ）のｉ，ｊが０から（ａ−１）ま
での総和を、Ａ（ｉ，ｊ）の２乗でｉ，ｊが０から（ａ
−１）までの総和の平方根とＢ（ｍ＋ｉ，ｎ＋ｊ）の２
乗でｉ，ｊが０から（ａ−１）までの総和の平方根との
乗算もので除したものと等しい。
【０００７】そして、基準画面Ａを検査画面Ｂの左上端
部から図の矢印のようにＸおよびＹ方向に１画素ずつ移
動して相関係数γ（ｍ，ｎ）を求めると３ａ×ａ（ｂ−
ａ＋１）×（ｂ−ａ＋１）回の膨大な積和演算を要し、
この種の位置認識等で利用するには処理時間が長くなり
過ぎ、実用的でないという問題がある。
部から図の矢印のようにＸおよびＹ方向に１画素ずつ移
動して相関係数γ（ｍ，ｎ）を求めると３ａ×ａ（ｂ−
ａ＋１）×（ｂ−ａ＋１）回の膨大な積和演算を要し、
この種の位置認識等で利用するには処理時間が長くなり
過ぎ、実用的でないという問題がある。
【０００８】本発明は、上記の問題に鑑みなされたもの
で、パターンの比較照合に要する時間を短縮することが
できるパターンマッチング方法及びその方法に適用する
画像処理装置を提供することを目的とする。
で、パターンの比較照合に要する時間を短縮することが
できるパターンマッチング方法及びその方法に適用する
画像処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の目的は、被検査
パターンを含む検査画面上を基準パターンからなる基準
画面をＸおよびＹ方向に間歇移動させて各位値の検査画
面と基準画面との相関値を求め、その相関値が最大とな
るＸＹ座標により、被検査パターンの位置を求めるパタ
ーンマッチング方法であって、前記検査画面の画素デー
タおよび基準画面の画素データのいずれか一方の画素デ
ータ値に所定値を加算および減算し、他方の画素データ
値と前記加算および減算したデータ値と比較し、他方の
画素データ値が前記加算および減算したデータ値の間に
あるとき加算計数し、各位値における基準画面分の計数
値の内最大となる基準画面の座標を求め、この座標によ
り前記被検査パターンの位置を特定することを特徴とす
るパターンマッチング方法とすることにより達成され
る。
パターンを含む検査画面上を基準パターンからなる基準
画面をＸおよびＹ方向に間歇移動させて各位値の検査画
面と基準画面との相関値を求め、その相関値が最大とな
るＸＹ座標により、被検査パターンの位置を求めるパタ
ーンマッチング方法であって、前記検査画面の画素デー
タおよび基準画面の画素データのいずれか一方の画素デ
ータ値に所定値を加算および減算し、他方の画素データ
値と前記加算および減算したデータ値と比較し、他方の
画素データ値が前記加算および減算したデータ値の間に
あるとき加算計数し、各位値における基準画面分の計数
値の内最大となる基準画面の座標を求め、この座標によ
り前記被検査パターンの位置を特定することを特徴とす
るパターンマッチング方法とすることにより達成され
る。
【００１０】本発明の目的は、被検査パターンを含む検
査画面上を基準パターンからなる基準画面をＸおよびＹ
方向に間歇移動させて各位値の検査画面と基準画面との
相関値を求め、その相関値が最大となるＸＹ座標によ
り、被検査パターンの位置を求める画像処理装置におい
て、前記検査画面の画素データおよび基準画面の画素デ
ータのいずれか一方の画素データ値に所定値を加算する
加算回路と、前記所定値を減算する減算回路と、他方の
画素データ値と前記加算および減算したデータ値のそれ
ぞれと比較する比較回路と、他方の画素データ値が前記
加算および減算したデータ値の間にあるとき加算計数す
る計数回路とを有することを特徴とする画像処理装置と
することによっても達成される。
査画面上を基準パターンからなる基準画面をＸおよびＹ
方向に間歇移動させて各位値の検査画面と基準画面との
相関値を求め、その相関値が最大となるＸＹ座標によ
り、被検査パターンの位置を求める画像処理装置におい
て、前記検査画面の画素データおよび基準画面の画素デ
ータのいずれか一方の画素データ値に所定値を加算する
加算回路と、前記所定値を減算する減算回路と、他方の
画素データ値と前記加算および減算したデータ値のそれ
ぞれと比較する比較回路と、他方の画素データ値が前記
加算および減算したデータ値の間にあるとき加算計数す
る計数回路とを有することを特徴とする画像処理装置と
することによっても達成される。
【００１１】
【発明の実施の形態】以下、本発明の実施例について図
を参照して説明する。
を参照して説明する。
【００１２】
【実施例】図１は本発明の実施例の画像処理装置の演算
処理部の概略構成を示すブロック図、図２ないし図４は
図１の演算処理部を説明するための波形図である。画像
処理装置の全体的構成は図５に示すものと同様であり、
図１で示す各ブロックの演算はＣＰＵで実行されても良
いが、図１では演算処理部がハードウェアで構成され、
各タイミング等はＣＰＵによって管理されているものを
示している。
処理部の概略構成を示すブロック図、図２ないし図４は
図１の演算処理部を説明するための波形図である。画像
処理装置の全体的構成は図５に示すものと同様であり、
図１で示す各ブロックの演算はＣＰＵで実行されても良
いが、図１では演算処理部がハードウェアで構成され、
各タイミング等はＣＰＵによって管理されているものを
示している。
【００１３】また、画像処理装置による被検査パターン
を含む検査画面上を基準パターンからなる基準画面をＸ
およびＹ方向に間歇移動させて各位値の検査画面と基準
画面との相関値を求め、その相関値が最大となるＸＹ座
標により、被検査パターンの位置を求める点は図６を参
照して説明したものと同様であり詳細な説明は省略す
る。なお、間歇移動は１画素ずつに限られるものではな
い。
を含む検査画面上を基準パターンからなる基準画面をＸ
およびＹ方向に間歇移動させて各位値の検査画面と基準
画面との相関値を求め、その相関値が最大となるＸＹ座
標により、被検査パターンの位置を求める点は図６を参
照して説明したものと同様であり詳細な説明は省略す
る。なお、間歇移動は１画素ずつに限られるものではな
い。
【００１４】図１において、６は基準パターンの画素毎
の輝度データ（多階調のデジタルデータ）が格納され、
基準画面が形成される基準画面メモリ、７は被検査パタ
ーンを含む部品をカメラで撮像した画素毎の輝度データ
（多階調のデジタルデータ）が格納され、検査画面が形
成される検査画面メモリ、８は検査画面メモリ７および
基準画面メモリ６の読出しおよび書込み時のアドレスを
制御するアドレス制御回路、９は加算値および減算値を
設定する設定可能の加減算設定器であり、αが設定され
ている。
の輝度データ（多階調のデジタルデータ）が格納され、
基準画面が形成される基準画面メモリ、７は被検査パタ
ーンを含む部品をカメラで撮像した画素毎の輝度データ
（多階調のデジタルデータ）が格納され、検査画面が形
成される検査画面メモリ、８は検査画面メモリ７および
基準画面メモリ６の読出しおよび書込み時のアドレスを
制御するアドレス制御回路、９は加算値および減算値を
設定する設定可能の加減算設定器であり、αが設定され
ている。
【００１５】５１は加算回路、５２は減算回路で加算回
路５１および減算回路５２にはこの実施例では基準画面
メモリ６の画素データを入力する。５３および５４は加
算および減算されたデータと検査画面メモリ７の画素デ
ータとを比較する比較回路、５５は比較結果を判定する
判定回路、５６は判定回路５５の出力を計数し、以前の
データと比較する比較／計数回路である。なお、図示し
ていないが画像処理装置には比較・計数回路の最上位の
計数値とその計数値を示した基準画面のアドレスとを保
存していて以前のデータはその保存している計数値であ
る。
路５１および減算回路５２にはこの実施例では基準画面
メモリ６の画素データを入力する。５３および５４は加
算および減算されたデータと検査画面メモリ７の画素デ
ータとを比較する比較回路、５５は比較結果を判定する
判定回路、５６は判定回路５５の出力を計数し、以前の
データと比較する比較／計数回路である。なお、図示し
ていないが画像処理装置には比較・計数回路の最上位の
計数値とその計数値を示した基準画面のアドレスとを保
存していて以前のデータはその保存している計数値であ
る。
【００１６】Ｐ１は基準画面メモリ６から出力される基
準画面の画素データで基準画面分が読み出された画素デ
ータの連なりの一例が図２の波形で示されている。Ｐ２
は加算回路５１の出力データ、Ｐ３は減算回路５２の出
力データで各データの連なりは基準画面の画素データの
連なりとともに図３の波形で示されている。Ｑは検査画
面メモリ７の画素データで図３の波形に重ねて図４に示
されている。図４に示すＱの波形では未だ被検査パター
ンと基準パターンとが一致していない（一致すればＰ１
の波形と同一になる。）ことを示している。
準画面の画素データで基準画面分が読み出された画素デ
ータの連なりの一例が図２の波形で示されている。Ｐ２
は加算回路５１の出力データ、Ｐ３は減算回路５２の出
力データで各データの連なりは基準画面の画素データの
連なりとともに図３の波形で示されている。Ｑは検査画
面メモリ７の画素データで図３の波形に重ねて図４に示
されている。図４に示すＱの波形では未だ被検査パター
ンと基準パターンとが一致していない（一致すればＰ１
の波形と同一になる。）ことを示している。
【００１７】次に、基準画面が検査画面上のある位置に
ある場合を例にして動作について説明する。この場合、
アドレス制御回路８により基準画面メモリ６の先頭アド
レスから基準画面の画素データ値Ｐ１が読み出され、ほ
ぼ同時に検査画面メモリ７のある位置における先頭アド
レスから検査画面の画素データ値Ｑが読み出される。読
み出された基準画面の画素データ値Ｐ１は加算回路５１
および減算回路５２により（Ｐ１＋α）のＰ２、（Ｐ１
−α）のＰ３のデータ値に形成される。
ある場合を例にして動作について説明する。この場合、
アドレス制御回路８により基準画面メモリ６の先頭アド
レスから基準画面の画素データ値Ｐ１が読み出され、ほ
ぼ同時に検査画面メモリ７のある位置における先頭アド
レスから検査画面の画素データ値Ｑが読み出される。読
み出された基準画面の画素データ値Ｐ１は加算回路５１
および減算回路５２により（Ｐ１＋α）のＰ２、（Ｐ１
−α）のＰ３のデータ値に形成される。
【００１８】このデータ値Ｐ２およびＰ３のそれぞれと
検査画面メモリ７から読み出された検査画面の画素デー
タ値Ｑとが比較回路５３および５４で比較される。比較
回路５３および５４はそれぞれに入力されるデータ値Ｐ
２およびＰ３よりも画素データ値Ｑが大きいとき出力す
る。
検査画面メモリ７から読み出された検査画面の画素デー
タ値Ｑとが比較回路５３および５４で比較される。比較
回路５３および５４はそれぞれに入力されるデータ値Ｐ
２およびＰ３よりも画素データ値Ｑが大きいとき出力す
る。
【００１９】各比較の結果は判定回路５５に送られ、判
定回路５５では比較回路５３および５４の出力により画
素データ値Ｑが基準画面の画素データ値Ｐ１に対して上
下αの範囲内、すなわち階調差がａ内にあるか否かを判
定し、例えば画素データ値Ｑが階調差α内にあるとき比
較／計数回路５６で加算計数するように例えばパルスを
送出する。
定回路５５では比較回路５３および５４の出力により画
素データ値Ｑが基準画面の画素データ値Ｐ１に対して上
下αの範囲内、すなわち階調差がａ内にあるか否かを判
定し、例えば画素データ値Ｑが階調差α内にあるとき比
較／計数回路５６で加算計数するように例えばパルスを
送出する。
【００２０】以下順次基準画面メモリ６から基準画面の
画素データ値Ｐ１が読み出され、この読み出しと同期し
て検査画面メモリ７のから検査画面の画素データ値Ｑが
読み出され、その都度前記の演算がなされる。
画素データ値Ｐ１が読み出され、この読み出しと同期し
て検査画面メモリ７のから検査画面の画素データ値Ｑが
読み出され、その都度前記の演算がなされる。
【００２１】比較／計数回路５６は、基準画面が検査画
面上を移動するときリセットされ、基準画面メモリ６の
先頭アドレスの画素データ値Ｐ１から、基準画面メモリ
６の最終アドレスの画素データ値Ｐ１までの判定回路５
５の出力を加算計数し、その結果の計数値は検査画面に
対する相関値とされ、また、その計数値と保存されてい
る以前の計数値と比較し、今回の計数値が大きい場合に
は今回の計数値とアドレスとを以前のものと入れ替えて
保存する。
面上を移動するときリセットされ、基準画面メモリ６の
先頭アドレスの画素データ値Ｐ１から、基準画面メモリ
６の最終アドレスの画素データ値Ｐ１までの判定回路５
５の出力を加算計数し、その結果の計数値は検査画面に
対する相関値とされ、また、その計数値と保存されてい
る以前の計数値と比較し、今回の計数値が大きい場合に
は今回の計数値とアドレスとを以前のものと入れ替えて
保存する。
【００２２】図４は、この例の場合（ある位置にある場
合）の比較／計数回路５６の様子を示しているもので、
画素データ値ＱがＴ１、Ｔ３ではＰ２、Ｐ３の範囲内、
すなわち階調差α内にあり、画素数が加算計数され、Ｔ
２、Ｔ４ではＰ３、Ｐ２の範囲外、すなわち階調差α外
にあり加算計数されない。
合）の比較／計数回路５６の様子を示しているもので、
画素データ値ＱがＴ１、Ｔ３ではＰ２、Ｐ３の範囲内、
すなわち階調差α内にあり、画素数が加算計数され、Ｔ
２、Ｔ４ではＰ３、Ｐ２の範囲外、すなわち階調差α外
にあり加算計数されない。
【００２３】以上の比較／計数が基準画面の移動の度毎
に行われ、最も計数値の大きい基準画面の座標位置がパ
ターンマッチングした位置と特定される。
に行われ、最も計数値の大きい基準画面の座標位置がパ
ターンマッチングした位置と特定される。
【００２４】なお、階調差の値は輝度ノイズや被検査パ
ターンの反射状況等により適宜に設定すれば良く、ま
た、階調差の値を変更して複数回被検査パターンのサー
チを行うようにしても良い。更にこの実施例では計数値
等の保存を最上位の１つにしているが、保存する計数値
等は複数であっても良く、この場合、保存している位置
の近辺で再度相関値を求めるようにしても良い。また更
に、この実施例では基準画面の画素データに階調差を加
算減算しているが、階調差の加算減算は検査画面の画素
データに行うようにしても良い。
ターンの反射状況等により適宜に設定すれば良く、ま
た、階調差の値を変更して複数回被検査パターンのサー
チを行うようにしても良い。更にこの実施例では計数値
等の保存を最上位の１つにしているが、保存する計数値
等は複数であっても良く、この場合、保存している位置
の近辺で再度相関値を求めるようにしても良い。また更
に、この実施例では基準画面の画素データに階調差を加
算減算しているが、階調差の加算減算は検査画面の画素
データに行うようにしても良い。
【００２５】
【発明の効果】以上詳述したように本発明によれば、乗
除算等の複雑な計算がなく相関値の演算が簡素になり、
ハードウエアによって形成することが可能となる。した
がって、パターンマッチングに要する時間が大幅に短縮
され、画像処理装置の規模も小さくすることが可能にな
り、きわめて実用的なパターンマッチング方法およびそ
のための画像処理装置が得られる。
除算等の複雑な計算がなく相関値の演算が簡素になり、
ハードウエアによって形成することが可能となる。した
がって、パターンマッチングに要する時間が大幅に短縮
され、画像処理装置の規模も小さくすることが可能にな
り、きわめて実用的なパターンマッチング方法およびそ
のための画像処理装置が得られる。
【図１】本発明の実施例に係るパターンマッチング方法
を実施する画像処理装置の演算処理部の概略構成を示す
ブロック図である。
を実施する画像処理装置の演算処理部の概略構成を示す
ブロック図である。
【図２】図１の画像処理装置の説明のための波形図であ
る。
る。
【図３】図１の画像処理装置の説明のための波形図であ
る。
る。
【図４】図１の画像処理装置の説明のための波形図であ
る。
る。
【図５】画像処理装置のブロック図である。
【図６】従来のパターンマッチング方法の説明図であ
る。
る。
１ 部品 ２ 被検査パターン ３ カメラ ４ Ａ／Ｄ変換器 ５ 画像処理装置 ６ 基準画面メモリ ７ 検査画面メモリ ８ アドレス制御回路 ９ 加減算設定器 ５１ 加算回路 ５２ 減算回路 ５３、５４ 比較回路 ５５ 判定回路 ５６ 比較／計数回路 Ａ 基準画面 Ｂ 検査画面
Claims (2)
- 【請求項１】被検査パターンを含む検査画面上を基準パ
ターンからなる基準画面をＸおよびＹ方向に間歇移動さ
せて各位値の検査画面と基準画面との相関値を求め、そ
の相関値が最大となるＸＹ座標により、被検査パターン
の位置を求めるパターンマッチング方法であって、前記
検査画面の画素データおよび基準画面の画素データのい
ずれか一方の画素データ値に所定値を加算および減算
し、他方の画素データ値と前記加算および減算したデー
タ値と比較し、他方の画素データ値が前記加算および減
算したデータ値の間にあるとき加算計数し、各位値にお
ける基準画面分の計数値の内最大となる基準画面の座標
を求め、この座標により前記被検査パターンの位置を特
定することを特徴とするパターンマッチング方法。 - 【請求項２】被検査パターンを含む検査画面上を基準パ
ターンからなる基準画面をＸおよびＹ方向に間歇移動さ
せて各位値の検査画面と基準画面との相関値を求め、そ
の相関値が最大となるＸＹ座標により、被検査パターン
の位置を求める画像処理装置において、前記検査画面の
画素データおよび基準画面の画素データのいずれか一方
の画素データ値に所定値を加算する加算回路と、前記所
定値を減算する減算回路と、他方の画素データ値と前記
加算および減算したデータ値のそれぞれと比較する比較
回路と、他方の画素データ値が前記加算および減算した
データ値の間にあるとき加算計数する計数回路とを有す
ることを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7237568A JPH0954831A (ja) | 1995-08-10 | 1995-08-10 | パターンマッチング方法及びその方法に適用する画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7237568A JPH0954831A (ja) | 1995-08-10 | 1995-08-10 | パターンマッチング方法及びその方法に適用する画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954831A true JPH0954831A (ja) | 1997-02-25 |
Family
ID=17017248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7237568A Pending JPH0954831A (ja) | 1995-08-10 | 1995-08-10 | パターンマッチング方法及びその方法に適用する画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000123176A (ja) * | 1998-10-19 | 2000-04-28 | Dainippon Screen Mfg Co Ltd | 検査基準画像生成方法および記録媒体ならびに出力物検査装置およびそれを備えた出力装置 |
-
1995
- 1995-08-10 JP JP7237568A patent/JPH0954831A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000123176A (ja) * | 1998-10-19 | 2000-04-28 | Dainippon Screen Mfg Co Ltd | 検査基準画像生成方法および記録媒体ならびに出力物検査装置およびそれを備えた出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2686274B2 (ja) | 細胞画像処理方法および装置 | |
| JP3243894B2 (ja) | 濃淡画像処理装置 | |
| US5068908A (en) | Method and apparatus for detecting mark from image data | |
| JPH11312243A (ja) | 顔領域検出装置 | |
| JPH0954831A (ja) | パターンマッチング方法及びその方法に適用する画像処理装置 | |
| JP2003022068A (ja) | 画像処理装置及び方法 | |
| JPS61120002A (ja) | 画像のコ−ナ点検出方法及びその装置 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| JPS61222374A (ja) | 画像読み取り装置 | |
| JPH02227787A (ja) | 画像パターン認識方法および装置 | |
| JPH02105272A (ja) | 画像処理装置 | |
| JP3880665B2 (ja) | 多階調画像の濃度ヒストグラム算出装置 | |
| JP3289204B2 (ja) | 画像処理装置 | |
| JP2962148B2 (ja) | 画像処理装置 | |
| JPH03127285A (ja) | 画像認識装置 | |
| TW202026950A (zh) | 物件位置判斷電路 | |
| JPH03231384A (ja) | パターンマッチング方法 | |
| JPH03103988A (ja) | 部分マッチング装置 | |
| JPS6277689A (ja) | 一般化ハフ変換回路 | |
| JPS63186383A (ja) | 画像処理装置 | |
| CN111416916A (zh) | 物件位置判断电路 | |
| JPS61157979A (ja) | 高速濃淡画像状況把握方式 | |
| JPH0385984A (ja) | 画像認識装置 | |
| JP2000276597A (ja) | マッチング方式およびその装置 | |
| JPH05314256A (ja) | 画像データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |