JPS59200373A - 座標変換回路 - Google Patents
座標変換回路Info
- Publication number
- JPS59200373A JPS59200373A JP58074635A JP7463583A JPS59200373A JP S59200373 A JPS59200373 A JP S59200373A JP 58074635 A JP58074635 A JP 58074635A JP 7463583 A JP7463583 A JP 7463583A JP S59200373 A JPS59200373 A JP S59200373A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- adder
- value
- time point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 3
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 230000009466 transformation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/548—Trigonometric functions; Co-ordinate transformations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は画像処理装置において、画像の拡大。
縮小２回転などを実現する際に用いられる座標変換回路
の改良に関するものである。
の改良に関するものである。
画像処理装置において、画像の拡大、縮小９回・転など
を実現するためには、例えばアフィン変換などにより、
座標変換を行って、変換されたアドレスにより画像メモ
リを読み出す必要がある。座標（ｘｌ、ｙｌ）から座標
（ｘ２．ｙ２）へのアフィン変換は次式で表わされる。
を実現するためには、例えばアフィン変換などにより、
座標変換を行って、変換されたアドレスにより画像メモ
リを読み出す必要がある。座標（ｘｌ、ｙｌ）から座標
（ｘ２．ｙ２）へのアフィン変換は次式で表わされる。
または
第１図はラスタ・スキャン型画像装置に対してリアルタ
イムでアフィン変換を行なうだめの従来のハードウェア
による座標変換回路を示す。ａレジスタ１．ｃ／ｂ レ
ジスタ２．ｂレジスタ３にはあらかじめ制御用コンピュ
ータなどから、それぞれ係数ａ、 ｃ／ｂ、 ｂのデー
タ入力（以下ａ、 ｃ／ｂ、 ｂと呼ぶ）が入力保持さ
ｔている。Ｘカウンタ４の内容はラスタ・スキャンのＸ
クロックごとにその値を増加しＸ座標を出力する。係数
乗算器５は前記ａレジスタ１からの出力ａと前記Ｘカウ
ンタ４からの出力Ｘとの乗算を行ない、 ａ−ｘを出
力する。
イムでアフィン変換を行なうだめの従来のハードウェア
による座標変換回路を示す。ａレジスタ１．ｃ／ｂ レ
ジスタ２．ｂレジスタ３にはあらかじめ制御用コンピュ
ータなどから、それぞれ係数ａ、 ｃ／ｂ、 ｂのデー
タ入力（以下ａ、 ｃ／ｂ、 ｂと呼ぶ）が入力保持さ
ｔている。Ｘカウンタ４の内容はラスタ・スキャンのＸ
クロックごとにその値を増加しＸ座標を出力する。係数
乗算器５は前記ａレジスタ１からの出力ａと前記Ｘカウ
ンタ４からの出力Ｘとの乗算を行ない、 ａ−ｘを出
力する。
ｙカウンタ６は前記ｃ／ｂレジスタ２からの出力ｃ／ｂ
をｙ同期信号（１パルス／１画像）のタイミングでロー
ドした後、Ｘ同期信号によレジスタ・スキャンの１行ご
とに＋１加算されてゆくので出力はｙ ＋ｃ／ ｂとな
る。係数乗算器７は前記ｂレジスタ５からの出力すと前
記ｙカウンタ〆からの出力ｙ ＋ ｃ／ｂとの間で乗算
を行ないｂ−ｙ＋ｃを出力する。
をｙ同期信号（１パルス／１画像）のタイミングでロー
ドした後、Ｘ同期信号によレジスタ・スキャンの１行ご
とに＋１加算されてゆくので出力はｙ ＋ｃ／ ｂとな
る。係数乗算器７は前記ｂレジスタ５からの出力すと前
記ｙカウンタ〆からの出力ｙ ＋ ｃ／ｂとの間で乗算
を行ないｂ−ｙ＋ｃを出力する。
加算器８は前記係数乗算器５からの出力ａ−ｘと前記係
数乗算器７の出力ｂ−ｙ＋ｃとを加算し、アフィン変換
出力ａ−ｘ＋ｂ−ｙ＋ｃを出力する。
数乗算器７の出力ｂ−ｙ＋ｃとを加算し、アフィン変換
出力ａ−ｘ＋ｂ−ｙ＋ｃを出力する。
このような構成の座標変換回路によれば、リアルタイム
の座標変換が可能であるが、構成が複雑かつ高価な高速
乗算器を用いるなど、ノ・−ドウエアが大がかりになる
欠点がある。このため一般には上記のような演算をソフ
トウェアで行なうことが多く、リアルタイム処理は困難
であった。またソフトウェアによシリアルタイムで行な
う場合もランダム・スキャン型のディスプレイを使用す
ることが多く、カラー画像には対応しにくいという欠点
があった。
の座標変換が可能であるが、構成が複雑かつ高価な高速
乗算器を用いるなど、ノ・−ドウエアが大がかりになる
欠点がある。このため一般には上記のような演算をソフ
トウェアで行なうことが多く、リアルタイム処理は困難
であった。またソフトウェアによシリアルタイムで行な
う場合もランダム・スキャン型のディスプレイを使用す
ることが多く、カラー画像には対応しにくいという欠点
があった。
本発明は上記の問題点を解消するためになされたもので
、リアルタイムでアフィン変換を行ない、安価で構成が
簡単な座標変換回路を実現することを目的とする。
、リアルタイムでアフィン変換を行ない、安価で構成が
簡単な座標変換回路を実現することを目的とする。
本発明によれば、ラスタ・スキャン型画像装置加算器で
加算し、この加算器からの出力を前記Ｆ。
加算し、この加算器からの出力を前記Ｆ。
０両レジスタで保持することにより上記の目的を達成す
ることができる。
ることができる。
以下図面にもとづいて本発明を説明する。
第２図は本発明に係る座標変換回路の一実施例を示すブ
ロック構成図である。１１．１２．１３は制御用コンピ
ュータなどからそれぞれ係数ａ、 ｂ、 ｃのデータ入
力（以下単にａ、 ｂ、 ｃと呼ぶ）を入力し保持する
、それぞれ、 ａ、 ｂ、 Ｃレジスタ、１４はこのＣ
レジスタ１１からの出力、Ｃレジスタ１５からの出力お
よび０人力のうちいずれか１つを選択するデータセレク
タ、１６け前記ｂレジスタ１２がらの出力、前記Ｃレジ
スタＶからの出力およびＦレジスタ１７がらの出力のう
ちいずれか１つを選択するデータセレクタ、１８は前記
データセレクタ１４からの出力とデータセレクタ１６か
らの出力を加算する加算器で、その出力は前記Ｃレジス
タ１５およびＦレジスタ１７に加えられ保持される。１
９はラスタ・スキャン型画像装置からのＸ＋ｙ同期信号
を入力し、前記セレクタ１４．１６を制御するセレクタ
コントロール回路である。データセレクタ１４．１６は
選択手段２０を構成している。Ｘ、ｙ同期信号およびＸ
クロックはラスタ・スキャン型画像装置からの同期信号
を構成する。
ロック構成図である。１１．１２．１３は制御用コンピ
ュータなどからそれぞれ係数ａ、 ｂ、 ｃのデータ入
力（以下単にａ、 ｂ、 ｃと呼ぶ）を入力し保持する
、それぞれ、 ａ、 ｂ、 Ｃレジスタ、１４はこのＣ
レジスタ１１からの出力、Ｃレジスタ１５からの出力お
よび０人力のうちいずれか１つを選択するデータセレク
タ、１６け前記ｂレジスタ１２がらの出力、前記Ｃレジ
スタＶからの出力およびＦレジスタ１７がらの出力のう
ちいずれか１つを選択するデータセレクタ、１８は前記
データセレクタ１４からの出力とデータセレクタ１６か
らの出力を加算する加算器で、その出力は前記Ｃレジス
タ１５およびＦレジスタ１７に加えられ保持される。１
９はラスタ・スキャン型画像装置からのＸ＋ｙ同期信号
を入力し、前記セレクタ１４．１６を制御するセレクタ
コントロール回路である。データセレクタ１４．１６は
選択手段２０を構成している。Ｘ、ｙ同期信号およびＸ
クロックはラスタ・スキャン型画像装置からの同期信号
を構成する。
第３図は上記のような構成の座標変換回路の各部の動作
を３ｘ４画素の場合について示したタイム・チャートで
ある。２スタ・スキャンにおいてＸクロック（ｃ）に対
応して画素がＸ方向にスキャンされ、１行スキャンする
ととＫｘ、同期信号パルス（Ｂ）が発生し、１画像スキ
ャンし終るととＫｙ同期信号パルス（４）が発生する。
を３ｘ４画素の場合について示したタイム・チャートで
ある。２スタ・スキャンにおいてＸクロック（ｃ）に対
応して画素がＸ方向にスキャンされ、１行スキャンする
ととＫｘ、同期信号パルス（Ｂ）が発生し、１画像スキ
ャンし終るととＫｙ同期信号パルス（４）が発生する。
第３図の）に示すように、データセレクタ１４は第１ラ
インのＸ同期信号時（第３図ＩのＸ０時）および各ライ
ンのＸ同期信号時の次のクロック時に加算器１８に０を
出力し、第２ライン以降のＸ同期信号時（ｘｉ、 ｘ２
時）にＣレジスタ１５の値（第３図＠）を出力し、その
他のタイミングではＣレジスタ１１の値ａを出力する。
インのＸ同期信号時（第３図ＩのＸ０時）および各ライ
ンのＸ同期信号時の次のクロック時に加算器１８に０を
出力し、第２ライン以降のＸ同期信号時（ｘｉ、 ｘ２
時）にＣレジスタ１５の値（第３図＠）を出力し、その
他のタイミングではＣレジスタ１１の値ａを出力する。
第３図（Ｂ）に示すようにデータセレクタ１６は第１ラ
インのＸ同期信号時（Ｘ０時）にＣレジスタ１３の値Ｃ
を出力し、第２ライン以降のＸ同期信号時（ｘｉ、 ｘ
２時）にはｂレジスタ１２の値すを出力し、その他のタ
イミングではＦレジスタ１７のｆ直Ｆ（ｘ−１）を出力
する。
インのＸ同期信号時（Ｘ０時）にＣレジスタ１３の値Ｃ
を出力し、第２ライン以降のＸ同期信号時（ｘｉ、 ｘ
２時）にはｂレジスタ１２の値すを出力し、その他のタ
イミングではＦレジスタ１７のｆ直Ｆ（ｘ−１）を出力
する。
Ｆレジスタ１７はＸクロックに同期してそのときの加算
器１８の出力値を保持し、第３図（（２）に示すように
Ｃレジスタ１５はＸ同期信号に同期してそのときの加算
器１８の出力値を保持する。データセレクタ１４および
１６の出力は加算器１８で加え合わされ、第３図（ト）
に示すように、第３図（６）の座標（ｘ、 ｙ）に対応
してＦ（ｘ）＝ａｘ＋ｂｙ＋ｃの７フイ／変換出力が得
られるゞ。
器１８の出力値を保持し、第３図（（２）に示すように
Ｃレジスタ１５はＸ同期信号に同期してそのときの加算
器１８の出力値を保持する。データセレクタ１４および
１６の出力は加算器１８で加え合わされ、第３図（ト）
に示すように、第３図（６）の座標（ｘ、 ｙ）に対応
してＦ（ｘ）＝ａｘ＋ｂｙ＋ｃの７フイ／変換出力が得
られるゞ。
このような構成の座標変換回路によれば、高価な係数乗
算器を用いずにアフィン変換が行なえるので、安価で手
軽に、リアルタイムで画像の拡大。
算器を用いずにアフィン変換が行なえるので、安価で手
軽に、リアルタイムで画像の拡大。
縮小１回転などを行うことができる。またカラー画像へ
の適用も容易である。
の適用も容易である。
なお、上記の実施例では選択手段２０としてデータセレ
クタを用いているが、これに限らず、スリーステート素
子（ＤＩＳＡＢＬＥ端子を有する論理素子）やオープン
コレクタ素子を用いたワイヤードＯＲ接続を同様に用い
ることができる。
クタを用いているが、これに限らず、スリーステート素
子（ＤＩＳＡＢＬＥ端子を有する論理素子）やオープン
コレクタ素子を用いたワイヤードＯＲ接続を同様に用い
ることができる。
また上記の回路でデータセレクタ１４から加算器１８に
０人力を加えているが、その代シに加算器をＡＬＵ（Ａ
ｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ Ｕｎｉｔ）
として適当なタイミングにおけるデータセレクタ１６か
らの出力がそのまま加算器出力となるようプログラムし
てもよい。
０人力を加えているが、その代シに加算器をＡＬＵ（Ａ
ｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ Ｕｎｉｔ）
として適当なタイミングにおけるデータセレクタ１６か
らの出力がそのまま加算器出力となるようプログラムし
てもよい。
また上記の実施例では、ａレジスタおよびＧレジスタの
出力をデータセレクタ１４に接続し、ｂ、ｃおよびＦレ
ジスタの出力をデータセレクタ１６に接続しているが、
これに限らず、ａ、ｂレジスタの出力をデータセレクタ
１４に接続しＣ，Ｆ、 Ｇレジスタの出力をデータセレ
クタ１６に接続して同様に構成することもできるなど、
種々の組合わせが可能である。
出力をデータセレクタ１４に接続し、ｂ、ｃおよびＦレ
ジスタの出力をデータセレクタ１６に接続しているが、
これに限らず、ａ、ｂレジスタの出力をデータセレクタ
１４に接続しＣ，Ｆ、 Ｇレジスタの出力をデータセレ
クタ１６に接続して同様に構成することもできるなど、
種々の組合わせが可能である。
また上記の実施例では、ａ、 ｂ、 ｃけ１以上（−１
以下）の整数であるが、例えば加算器出力の位取りを下
方にｎビソトシフトシて取り出すことにより、等測的に
ａ、 ｂ、 ｃ ｙ、 １／２”の小数を係数とするこ
ともできる。
以下）の整数であるが、例えば加算器出力の位取りを下
方にｎビソトシフトシて取り出すことにより、等測的に
ａ、 ｂ、 ｃ ｙ、 １／２”の小数を係数とするこ
ともできる。
以上述べたように本発明によれば、リアルタイムでアフ
ィン変換を行ない、安価で構成が簡単な座標変換回路を
実現できる。
ィン変換を行ない、安価で構成が簡単な座標変換回路を
実現できる。
第１図は座標変換回路の従来例を示すブロック構成図、
第２図は本発明の一実施例を示すブロック構成図、第３
図は、第２図の動作を説明するだめのタイム・チャート
である。 １５・・・Ｇレジスタ、１７・・・Ｆレジスタ、１８・
・・加算器、２０・・・選択手段。
第２図は本発明の一実施例を示すブロック構成図、第３
図は、第２図の動作を説明するだめのタイム・チャート
である。 １５・・・Ｇレジスタ、１７・・・Ｆレジスタ、１８・
・・加算器、２０・・・選択手段。
Claims (1)
- 【特許請求の範囲】 ラスタ・スキャン型画像装置からの同期信号に対応して
、係数ａ、 ｂのデータ入力およびＦ、 ０両レジスタ
の出力のうちいずれか Ｍと、 この選択手段からの前記２つの出力を加算する加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074635A JPS59200373A (ja) | 1983-04-27 | 1983-04-27 | 座標変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58074635A JPS59200373A (ja) | 1983-04-27 | 1983-04-27 | 座標変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200373A true JPS59200373A (ja) | 1984-11-13 |
| JPH0139149B2 JPH0139149B2 (ja) | 1989-08-18 |
Family
ID=13552858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58074635A Granted JPS59200373A (ja) | 1983-04-27 | 1983-04-27 | 座標変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200373A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208579A (ja) * | 1985-03-14 | 1986-09-16 | Nippon Telegr & Teleph Corp <Ntt> | 幾何変換座標発生回路 |
| JPS6355676A (ja) * | 1986-08-26 | 1988-03-10 | Nec Corp | パタ−ンの輪郭特徴抽出回路 |
| JPH04154387A (ja) * | 1990-10-18 | 1992-05-27 | Fuji Photo Film Co Ltd | 放射線画像のエネルギーサブトラクション方法および装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586977A (ja) * | 1981-07-03 | 1983-01-14 | Sumitomo Metal Ind Ltd | 着色鋼板の製造方法 |
-
1983
- 1983-04-27 JP JP58074635A patent/JPS59200373A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586977A (ja) * | 1981-07-03 | 1983-01-14 | Sumitomo Metal Ind Ltd | 着色鋼板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208579A (ja) * | 1985-03-14 | 1986-09-16 | Nippon Telegr & Teleph Corp <Ntt> | 幾何変換座標発生回路 |
| JPS6355676A (ja) * | 1986-08-26 | 1988-03-10 | Nec Corp | パタ−ンの輪郭特徴抽出回路 |
| JPH04154387A (ja) * | 1990-10-18 | 1992-05-27 | Fuji Photo Film Co Ltd | 放射線画像のエネルギーサブトラクション方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0139149B2 (ja) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| JPS59200373A (ja) | 座標変換回路 | |
| JPS59167772A (ja) | 画像デ−タ回転装置 | |
| JP2510219B2 (ja) | 画像処理装置 | |
| JPH0438019B2 (ja) | ||
| JP3580229B2 (ja) | 表示制御装置 | |
| JP2853139B2 (ja) | 画像メモリ用アドレス発生器 | |
| JPS6354641A (ja) | 画像処理用メモリ装置 | |
| JPS5977771A (ja) | 画像信号処理装置 | |
| JPS63207292A (ja) | 色信号変換装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPH0445491A (ja) | ディジタル特殊効果装置 | |
| WO1999030276A1 (fr) | Processeur de signaux numeriques et procede de traitement de signaux numeriques | |
| JPH0676051A (ja) | 並列画像処理装置 | |
| JPS6220074A (ja) | 画像処理方法 | |
| JPH083842B2 (ja) | 画像処理方法 | |
| JPH11184450A (ja) | 画像処理装置 | |
| JPS6373380A (ja) | 画像プロセッサ | |
| JPS62132478A (ja) | 画像処理方式 | |
| JPH05266060A (ja) | マトリクス演算回路 | |
| JPS6031142A (ja) | 印刷用文字加工装置 | |
| JPS6318476A (ja) | 間引き回路 | |
| JPH0737101A (ja) | 画像処理装置 | |
| JPH09245153A (ja) | 画像処理装置 |