JP2907436B2 - パターン情報処理装置及び方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はパターン情報処理装置及び方法に関し、特に
文字または図形を表すためのパターン情報に基づいてパ
ターンデータを処理するパターン情報処理装置及び方法
に関するものである。

［従来の技術］ 従来、パターン情報に基づいてパターン発生を行うパ
ターン発生装置は、単一のパターン発生部を具備し、通
常はこのパターン発生部で全てのパターンを発生してい
た。

［発明が解決しようとする課題］ しかしながら、上記従来例では単一のパターン発生部
で複数の論理を扱うための、次のような欠点があった。

（１）処理が複雑になり、文字展開・転送速度が低下す
る。

（２）拡張が困難である。

（３）マルチCPU構成にした場合の処理が複雑になる。

本発明は、前記従来の欠点を除去し、処理を容易かつ
高速に行い、拡張を容易にし、複雑な論理を持った展開
を可能にしたパターン情報処理装置及びその方法を提供
することを目的とする。

［課題を解決するための手段］ 上記の目的を達成するために、本発明のパターン情報
処理装置は、 文字または図形を表すためのパターン情報を記憶する
記憶手段と、 前記記憶手段に記憶されている文字または図形を表す
ためのパターン情報を読み出し、各々が指定された描画
論理に従ってメモリに書き込む複数の書き込む手段とを
有することを特徴とする。

また、文字または図形を表すためのパターン情報を記
憶する記憶手段と、 前記記憶手段に記憶されている文字または図形を表す
ためのパターン情報を読み出し、論理和でメモリに書き
込む第１書き込み手段と、 前記記憶手段に記憶されている文字または図形を表す
ためのパターン情報を読み出し、論理和でメモリに書き
込む第１書き込み手段と、 前記記憶手段に記憶されている文字または図形を表す
ためのパターン情報を読み出し、反転し、論理積でメモ
リに書き込む第２書き込み手段と、 入力データに応じて、前記第１書き込み手段または前
記第２書き込み手段を選択する選択手段とを有すること
を特徴とする。

更に、文字または図形を表すためのパターン情報を記
憶する記憶手段と、 前記記憶手段に記憶されている文字または図形を表す
ためのパターン情報を読み出し、指定された描画論理に
従ってメモリに書き込む複数の書き込み手段と、前記複
数の書き込み手段のうち動作中でない書き込み手段を選
択する選択手段を有することを特徴とする。

一方、本発明のパターン情報処理方法は、文字または
図形を表すためのパターン情報を記憶する記憶手段と、
前記記憶手段に記憶されている文字または図形を表すた
めのパターン情報を読み出し、論理和でメモリに書き込
む第１書き込み手段と、前記記憶手段に記憶されている
文字または図形を表すためのパターン情報を読み出し、
反転し、論理積でメモリに書き込む第２書き込み手段と
を利用するパターン情報処理方法であって、 入力データに応じて前記第１書き込み手段または前記
第２書き込み手段を選択する選択ステップを有すること
を特徴とする。

また、文字または図形を表すためのパターン情報を記
憶する記憶手段と、前記記憶手段に記憶されている文字
または図形を表すためのパターン情報を読み出し、指定
された描画論理に従ってメモリに書き込む複数の書き込
み手段とを利用するパターン情報処理方法であって、 前記複数の書き込み手段のうち動作中でない書き込み
手段を選択する選択ステップを有することを特徴とす
る。

［作用］ 係る構成によれば、記憶手段に記憶されている文字ま
たは図形を表すためのパターン情報を読み出し、所定の
論理を適用してメモリに書き込むための書き込み手段が
複数設けられるので、単に書き込み手段を選択すること
で要求される処理に応じた処理が施されたパターンのメ
モリへの書き込みが可能となり、パターンの書き込み処
理を容易かつ高速に行うことが可能となる。また、所定
の論理を適用した処理を行ってメモリへの書き込みを行
う書き込み手段を追加するだけで処理内容の拡張をおこ
なうことができ、複雑な論理に従ったパターンの書き込
みが可能となる。

［実施例］ 以下、添付図面に従つて本発明の実施例を説明する。
尚、本実施例では文字パターン発生装置を説明するが、
これに限定されず図形パターン等の他のパターン発生に
も適用できる。

＜第１実施例＞ 第１図は本実施例の文字パターン発生装置の構成を示
すブロツク図である。

同図において、１は図示しない外部装置よりのデータ
を受信するところのデータ入力部、２はプログラムエリ
ア３に格納されたプログラムに従つてシステムを制御す
るところの制御用CPU、３は情報記憶用のRAMであり、制
御プログラムを格納するところのプログラムエリア3aを
有する。４は第１の文字パターン発生部であり、パター
ン情報記憶部６よりパターンを読み出しフレームバツフ
ア７に論理和（OR）で書き込む。５は第２の文字パター
ン発生部であり、パターン情報記憶部６よりパターンを
読み出し、白黒のビツトを反転したフレームバツフア７
に論理積（AND）で書き込む。６はパターン情報記憶部
であり、ビツトマツプ方式によりパターンを記憶する。
７はフレームバツフアであり、文字パターン発生装置の
出力インタフェースとして用いられる。

第2A図，第2B図にパターン情報記憶部６に格納された
パターンの一例を示す。第2A図は文字“A"のパターンを
ビツトマツプ形式で示したものであり、第2B図は第2A図
で表わされたパターンをヘキサ形式で表わしたものであ
る。データがどのような形式で表わされていても、あく
まで表現上の問題だけであり、本質には関係がないこと
は明らかである。

第3A図は文字パターン発生部４の動作を図示したもの
であり、11はパターン情報記憶部６に記憶されたパター
ン、12は文字パターン発生部４からフレームバツフア７
に送出されたパターンであり、フレームバツフア７には
論理和（OR）で書き込まれる。

第3B図は文字パターン発生部５の動作を図示したもの
であり、パターン11を読み出し、文字パターン発生部５
においてビツト反転する。13はフレームバツフア７に送
出されたパターンであり、フレームバツフア７には論理
積（AND）で書き込まれる。

第4A図はフレームバツフア７上のデータと文字パター
ン発生部４より送出されるデータの関係を示した図であ
り、21はフレームバツフア７上のデータ、22はパターン
情報記憶部６に記憶されたパターンであり、点線はフレ
ームバツフアとの位置関係を示すものである。23はパタ
ーン22を文字パターン発生部４がフレームバツフア７に
送出した後のフレームバツフア７上のデータを示す。

第4B図はフレームバツフア７上のデータと文字パター
ン発生部５より送出されるデータの関係を示した図であ
る。24はパターン22を文字パターン発生部５がフレーム
バツフア７に送出した後のフレームバツフア７上のデー
タを示す。

次に本実施例の文字パターン発生装置の動作を、第５
図，第6A図，第6B図のフローチヤートを用いて説明す
る。

第５図は制御用CPU2のフローチヤートである。ステツ
プS101では第１図におけるデータ入力部１でフオント，
印字位置データ，印字属性などを受信する。ステツプS1
02では論理和（OR）印字か否かを判断し、論理和（OR）
印字であればステツプS103に進み、そうでなければステ
ツプS104に進む。ステツプS103では文字パターン発生部
４を起動して印字位置，文字コードのデータを与える。
ステツプS104では文字パターン発生部５を起動して印字
位置，文字コードのデータを与える。上記手順はプログ
ラムエリア３に記憶されている。

第6A図は本実施例における文字パターン発生部４の動
作を示すフローチヤートであり、ステツプS111において
文字コード，印字位置をうけとり、ステツプS112で文字
コードに応じたパターンをパターン情報記憶部６から読
み出し、ステツプS113で印字位置に従つて、パターンを
フレームバツフア７に論理和（OR）で書き込む。

第6B図は本実施例における文字パターン発生部５の動
作を示すフローチヤートであり、ステツプS114において
文字コード，印字位置をうけとり、ステツプS115で文字
コードに応じたパターンをパターン情報記憶部６から読
み出し、ステツプS116でパターンのビツトを反転し、ス
テツプS117で印字位置に従つてパターンをフレームバツ
フア７に論理積（AND）で書き込む。

第７図は本実施例の文字パターン発生装置で文字“A"
の白ぬき文字（袋文字）を印字するための入力データ例
である。第７図では文字“A"のパターンを９回論理和
（OR）で書き込み、次に１回論理積（AND）で書き込み
を行つている。この例では単一の文字パターン発生部を
用いる文字パターン発生装置に比べ文字パターン発生部
が使用される合計回数（時間）は変わらないが、１つの
文字パターン発生部で比べると、多い方でも１割使用回
数が減つている。単一の文字パターン発生部で複数の論
理を処理する複雑さを考えると、処理時間の差はさらに
大きい。このとき、空いている文字パターン発生部は他
の処理を行うことが可能である。

第８図は第７図のデータから発生した文字パターンで
ある。

上記第１実施例の効果として以下の様な点があげられ
る。

（１）一つ一つの文字パターン発生部の構造が簡単にな
る。

（２）文字パターン発生部としては、サブルーチン，単
一CPUにおけるマルチタスク，複数のCPUによるマルチCP
U構成とさまざまな構成がとれ、かつ実施が容易であ
る。

（３）文字パターン発生部がベクトルフオント，アウト
ラインフオント等、処理時間のかかる処理を行つた場合
も同等の効果が得られる。特にマルチCPU構成にした時
の回路構成，処理の容易さ，速度においてすぐれる。

（４）拡張が単一機能もしくは限定された機能を持つ文
字パターン発生部の追加で簡単に行える。

＜第２実施例＞ 第１図の構成における文字パターン発生装置におい
て、文字パターン発生部4,文字パターン発生部５、各々
における描画論理を変更可能としたときの実施例を以下
に示す。

第１図のデータ入力部1,パターン情報記憶部6,フレー
ムバツフア７は、前記第１実施例と同一の動作を行う。
文字パターン発生部4,文字パターン発生部５はともに印
字装置，文字コード、描画論理を指定され、フレームバ
ツフア７の指定された位置に指定された文字コードの文
字を指定された描画論理で描く。このときの制御用CPU
の動作を第９図のフローチヤートを用いて説明する。

まずステツプS120の処理で印字位置，文字コード，描
画論理が入力される。次にステツプS121で文字パターン
発生部４が動作中かを調べ、動作中であればステツプS1
22に進み、動作中でなければステツプS123に進む。ステ
ツプS122では文字パターン発生部５が動作中か否かを調
べ、動作中であればステツプS121に戻り、文字パターン
発生部４か文字パターン発生部５のどちらかが動作中で
なくなるまで繰り返し、どちらかが動作中でなければス
テツプS123あるいはS124に進む。ステツプS123では文字
パターン発生部４を起動し、新たな印字位置，文字コー
ド，描画論理を与える。ステツプS124では文字パターン
発生部５を起動し、新たな印字位置，文字コード，描画
論理を指定する。

次に、文字パターン発生部4,文字パターン発生部５の
動作を第10図に従つて説明する。この２つの文字パター
ン発生部は同一の動作をするので１つの説明で済ます。
まずステツプS130で文字コード，印字位置，描画論理が
入力される。次にステツプS131で文字コードに従つたパ
ターンが読み出される。S132でパターンの加工が必要否
かを調べ、必要ならばステツプS133に進んで、必要なけ
ればステツプS134に進む。ステツプS133ではパターンデ
ータを加工する。この加工は描画論理として渡された情
報のうち、印字前に実行しておくべき処理をここで行
う。ステツプS134では指示された描画論理に従つてフレ
ームバツフア７へパターンを転送または展開する。

この実施例の装置では、第７図に示された例を実行す
る場合、単一の文字パターン発生部の場合に比べ約２倍
の速度でパターンが発生できる。

上記第２実施例の効果として以下の様な点が挙げられ
る。

（１）文字パターン発生部を追加することで容易に速度
の向上が可能である。

（２）１つの文字パターン発生部の複雑さは従来技術と
変わりはないが、同一文字パターン発生部が複数使える
ので、装置全体で考えると、複雑さに比べ処理速度をあ
げるのが容易である。

（３）マルチCPU構成でシステムを作るさい、文字パタ
ーン発生部毎にCPUを持たせることにより簡単に装置を
構築できる。

以上説明したように、文字パターン発生装置に複数の
文字パターン発生部を設けることにより、次の様な効果
がある。

（１）全体的な処理が簡単になる。

（２）拡張が容易。

（３）マルチプロセツサに対応が容易に行える。

（４）スピードをあげることが容易に行える。

（５）複雑な論理を簡単な多数の文字パターン発生部の
組合せで作ることが可能となる。

［発明の効果］ 以上説明したように、本発明によれば、処理を容易か
つ高速に行い、拡張を容易にし、複雑な論理を適用した
パターンの書き込みを可能にしたパターン情報処理装置
及び方法を提供できる。

【図面の簡単な説明】

第１図は本実施例の文字パターン発生装置のブロツク
図、 第2A図，第2B図は第１図のパターン情報記憶部に記憶さ
れたパターンの例を示す図、 第3A図，第3B図，第4A図，第4B図は文字パターン発生部
の動作を示す図、 第５図は第１実施例の制御用CPUの動作を表わしたフロ
ーチヤート、 第6A図，第6B図は第１実施例の文字パターン発生部の動
作を表わしたフローチヤート、 第７図は文字パターン発生装置に与えられる命令の例を
示す図、 第８図は第７図の命令により作成されるパターンを表わ
した図、 第９図は第２実施例の制御用CPUの動作を表わしたフロ
ーチヤート、 第10図は第２実施例の文字パターン文字部の動作を表わ
したフローチヤートである。 図中、１…データ入力部、２…制御用CPU、３…RAM、3a
…プログラムエリア、4,5…文字パターン発生部、６…
パターン情報記憶部、７…はフレームバツフアである。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】文字または図形を表すためのパターン情報
   を記憶する記憶手段と、 前記記憶手段に記憶されている文字または図形を表すた
   めのパターン情報を読み出し、各々が指定された描画論
   理に従ってメモリに書き込む複数の書き込み手段とを有
   することを特徴とするパターン情報処理装置。
2. 【請求項２】文字または図形を表すためのパターン情報
   を記憶する記憶手段と、 前記記憶手段に記憶されている文字または図形を表すた
   めのパターン情報を読み出し、論理和でメモリに書き込
   む第１書き込み手段と、 前記記憶手段に記憶されている文字または図形を表すた
   めのパターン情報を読み出し、反転し、論理積でメモリ
   に書き込む第２書き込み手段と、 入力データに応じて、前記第１書き込み手段または前記
   第２書き込み手段を選択する選択手段とを有することを
   特徴とするパターン情報処理装置。
3. 【請求項３】文字または図形を表すためのパターン情報
   を記憶する記憶手段と、 前記記憶手段に記憶されている文字または図形を表すた
   めのパターン情報を読み出し、指定された描画論理に従
   ってメモリに書き込む複数の書き込み手段と、前記複数
   の書き込み手段のうち動作中でない書き込み手段を選択
   する選択手段を有することを特徴とするパターン情報処
   理装置。
4. 【請求項４】文字または図形を表すためのパターン情報
   を記憶する記憶手段と、前記記憶手段に記憶されている
   文字または図形を表すためのパターン情報を読み出し、
   論理和でメモリに書き込む第１書き込み手段と、前記記
   憶手段に記憶されている文字または図形を表すためのパ
   ターン情報を読み出し、反転し、論理積でメモリに書き
   込む第２書き込み手段とを利用するパターン情報処理方
   法であって、 入力データに応じて前記第１書き込み手段または前記第
   ２書き込み手段を選択する選択ステップを有することを
   特徴とするパターン情報処理方法。
5. 【請求項５】文字または図形を表すためのパターン情報
   を記憶する記憶手段と、前記記憶手段に記憶されている
   文字または図形を表すためのパターン情報を読み出し、
   指定された描画論理に従ってメモリに書き込む複数の書
   き込み手段とを利用するパターン情報処理方法であっ
   て、 前記複数の書き込み手段のうち動作中でない書き込み手
   段を選択する選択ステップを有することを特徴とするパ
   ターン情報処理方法。