JPS61223934A - 印字制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はラスタスキャン方式のプリンタの制御方式に係
り、特にプリンタの用紙送り制御と印字用メモリの読み
出し、書き込み制御に好適な印字制御方式に関する。

〔発明の背景〕

従来、プリンタ装置の印字制御の高速化に関しては、特
開昭５９−１００９５０号公報、及び特開昭５７−１６
２０９５号公報に示される。前者は空白コードを処理し
ないことによってデータの印字メモリへの展開時間を高
速化しておＶ％後者は印字メモリの読み出しとクリアを
並列に実行させてクリア時間の短縮を図っているが、両
者とも新たな印字データを印字メモリに展開させる為に
は、印字メモリの全てが印字出力されるまで待つ必要が
あるという問題がある。

〔発明の目的〕

本発明の目的は、上記問題に対処して、印字用メモリデ
ータのプリンタへの印字と新たなデータの展開とを並列
に実行出来るようにすることにより、連続印字の際のデ
ータ展開待時間を無くすことと％　１ラスタ毎の印字中
に空白のラスタが連続する場合には、プリンタへライン
スキップを実行させかつ印字メモリのアドレスをその分
スキップさせることにより、印字システムの性能向上を
肉ることができる印字制御方式を提供することにある。

〔発明の概要〕

上記目的を達成するために、本発明は印字パターンをラ
スタスキャン方式のドツト形式で送受する印字制御装置
と、印字制御装置に接続される印字装置を備えた端末シ
ステムにおいて印字用メモリの中に、ラスタ単位に印字
データと対で、１ラスタデータの印字後に紙送り等の制
御の指示ｆ１印字動作の中断／待機を指示する制御デー
タを設け、この制御データに従って１ラスタの印字制御
を行った後に、制御データを新たなラスタデータの書き
込みを許可する値に書き替えることによジ、それまで中
断／待機していたラスタデータと制御データの書き込み
を′継続させるようにして、印字とデータ展開の並列処
理を行ない、ラスタデータとして全て空白のものが連続
する場合には、制御データとして一ラスタスキップを指
示する値を定めると共に、印字データ部に、プリンタへ
のラスタスキップ指示コード及びスキップ数を書き込ひ
よ５１ＣＩ、〜これらによってプリンタのラインスキッ
プ動作とメモリアドレスのスキップを実行させるように
したことを特徴とする。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて詳細に説明する
。

第１図は本発明の一実施例であるライントッド式プリン
タ制御装置のシステム構成を示でブロック図である。回
線制御部３を介して受信−たグラフィックデータは一担
メインメモリ部２へ蓄積されるＯその後主プロセツサ部
１は副プロセツサ部４に対しメインメモリ部２のデータ
の処理の起動を掛ける。副プロセツサ部４は、メインメ
モリ部２かもグラフィックを順に読み出し、データの内
容、例えば円弧を描くコマンドの場合には、内部の円弧
発生機能を用いて目的ノ大きさの円弧ハターンをドツト
パターンに変換して、ドツトメモリ制御部５の書き込み
制御によってドツトメモリ部７へ展開させる。このよう
にしてドツトメモリ部７に展開させた描画データは、印
字制御部６を介してプリンタ等の印字装置１０へ送られ
、１ページの図形出力が得られる。

第２図は第１図に於けるドツトメモリ部７へのデータの
展開方式を示している。即ち、ラスタスキャンタイプの
インタフェースにて制御される印字装置１０へ送るデー
タは、印字用データメモ１！（ここではドツトメモリ部
７）に、印字装置１０の水平方向の印字可能な全ドツト
に対応させて設けられている。第２図では、本印字装置
１０の横方向最大ワード数１３２（１ワード−１６ビツ
ト）に対応するドツトメモリを１単位として、印字装置
１１ｉ１０の縦方向に印字可能な最大ラスタ数分を割当
てており、これがＡで示される印字エリアである。これ
と共に、各ラスク毎に１ワードの印字制御情報を各ラス
タデータの先頭に設けており、これがＢで示される印字
制御エリアである。この印字エリアＡと印字制御エリア
Ｂとにより、１ラスタを印字させるためのデータは横方
向最大ワード数に１を加えた１３３ワードとなっている
。

印字制御エリアに副プロセツサ部４よＶ書き込まれる印
字制御情報を第１表の如く規定し、後述する印字制御部
６から印字装置１０へ送出する印字制御データとして便
用する。

このようにして展開されたドツトメモリ部７のデータを
使って、印字制御部６が如伺にして印字装置を制御する
かを第３図のフローチャートを参照しながら説明する。

ドツトメモリ部７のデータな印字装置にて印字させる場
合、まず主プロセツサ部１は印字制御部６に横方向印字
ワード数（以下ＷＤＣＮ’Ｉ’と略で）と縦方向印字ラ
スタ数（以下ＬＮＣＮＴと称丁）をセットした後、副プ
ロセツサ部４に起動をかける。これにより副プロセツサ
部４は印字制御部６へ印字開始を指示する。これに先立
ち印字制御部６は、システムの電源投入或いはゼネラル
リセットによって印字装置へ改行ピッチを１ドツトライ
ンとするデータを送出しく■）、ドツトメモリ制ａＳＳ
に持つ印字用メモリアドレスレジスタ（以下ＭＡＲと略
す）の０クリアを実行しく■）、その後主プロセツサ部
１からの印字開始の起動を待っている状態にある（■）
。

印字開始の起動がかかると、ドツトメモリ部７のアドレ
ス０のデータを読み出し、これを印字用データレジスタ
へ保持させると共に、同一メモリアドレスに（００）　
、、を２バイト書き込む（■）０ 次に、印字用データレジスタの内容が（ＦＦ）□６であ
ったならば■へ分岐し、否であれば次へ進む（■）。同
様に（ｐｇ）、、であれば■へ分岐し、否であれば次へ
進む（■）。更に（ＦＤ）ｒｅ　であれば■へ分岐し、
否であれば次に進む（■）。

最後に（ＦＣ）１ｇ　であれば（■）、ＭＡＲを０クリ
アしく＠）、割込みフラグをセットして（＠）、主プロ
セツサ部１へ割込みをかけた後、印字開始待となるステ
ップ■へ戻る。一方（ＦＣ）１．　テない場合には、こ
れは副プロセツサ部４がドツトメモリ部７にデータの展
開を完了していない場合であるから、展開完了の印字制
御情報を確認ｔｓヒ再び同一アドレスのデータのリード
を行うステップ■へ戻ル。

一方、■へ分岐した場合は、ＷＤＣＮＴを１５２にセッ
トしく■）、ＭＡＲの値をプラス１する（■）。次にド
ツトメモリ部７のデータを１ワード読み出して印字用デ
ータレジスタへ保持させると共に、同一アドレスへ（０
０）　、、を書き込む（■）。この後、印字装置へ先の
データレジスタの内容を送出しく■）、ＷＤＣＮＴ′４
Ｉ：マイナス１する（■）。次にＷＤＣＮＴが０である
か否かを判定しく■）、０でなければ次のメモリデータ
をリードするためにステップ（［相］）へ戻る。

Ｏであれば印字装置へＮＬ（ＮＥＷ　ＬＩＮＢ）コード
を送出し、１ドツトラインのデータの印字と１ドツトラ
イン改行を実行させる（［相］）。この印字が完了する
まで待機しく［相］）、印字完了したならばＬＮＣＮＴ
をマイナス１する（■）。次にＬＮＧ’ＮＴが０になっ
たか否かを判定しく［相］）吃０であればこれは全ペー
ジ印字終了であるから４割込みフラグをセットして（■
）印字開始時の。

ステップ３へ戻る。一方０でなかった場合には一次のラ
スタデータの印字制御情報を読み出すためにステップ■
へ戻る。

［相］へ分岐した場合は、■へ分岐した場合のステップ
■〜［相］がΦ〜のとなり、ステップ［相］〜■がステ
ップ■〜■となって同様の処理を行うがＩＸ■へ分岐し
た場合にはステップ［相］でＮＬコードを送炭するのに
対し、■へ分岐した場合ではステップ■でＦＦ（１’Ｏ
ＲＭ　ＦＥＥＬ））　　コードを送出している点が異っ
ている。

従って、印字データの展開と印字とを同時に並列処理さ
せ゛ることができるため、全てのデータの展開を待つ場
合に比べ大幅な性能向上が図れる。

以上０ようにして１　ドツトメモリ部７のデータの印字
を実行させているが、次の■へ分岐した場合はラインス
キップ制御の処理を実行しており１以下にこの説明を行
う。

◎へ分岐した場合には、ＷＤＣＮＴを１３２にセットし
く■）、ＭＡＲの値をプラス１する（＠）。次にドツト
メモリ部７のデータを１ワード読み出して印字用データ
レジスタへ保持させると共に、そのメモリアドレスへ（
００）　１．のデータを書き込む（■）。この後、プリ
ンタへデータレジスタの内容即ち改行ピッチ指定コード
を送出しく■）　、ＷＤＣＮＴをマイナス１する（■）
。次にＭＡＲをプラス１して（＠）、ドツトメモリ部７
を１ワード読み出して印字用データレジスタへ保持させ
、そのメモリアドレスへ（００）　１ｇのデータを書き
込む（■）。次にデータレジスタの値Ｎをワークレジス
タへ書き込む（＠）。このデータレジスタの値Ｎは改行
ピッチ数を指示しており、これをプリンタへ送出しく＠
）　、ＷＤＣＮＴをマイナス１する（■）。

更に、ＭＡＲをプラス１して（＠）、　　ドツトメモリ
部７を１ワード読み出して印字用データレジスタへ保持
させ、そのメモリアドレスへ（ＯＯ）　１１５のデータ
を書き込む（■）。この時のデータレジスタの値はＮＬ
コードとなっておりもこれをプリンタへ送出する（＠）
。この後ＷＤＣＮＴをマイナス１（［相］）、ＭＡＲを
プラス１して（＠）次へ進む。

プリンタの改行即ちラインスキップが完了するまで待機
しく［相］）、完了したら次へ進む。ドツトメモリ部７
を１ワード読み出して印字用データレジスタへ保持させ
、そのメモリアドレスへ（００）　８．のデータを書き
込む（■）。この後１、プリンタへデータレジスタの内
容即ち改行ピッチ指定コードを送出しく＠）　、ＷＤＣ
Ｎ’ｆ’をマイナス１１．（＠）　、ＭＡＲをプラス１
する（０）。

次に、ドツトメモリ部７を１ワード読み出して印字用デ
ータレジスタへ保持させ、そのメモリアドレスへ１６進
００のデータを書き込む（［相］）。

次にデータレジスタの値Ｎをワークレジスタへ書き込む
（０）。このデータレジスタの値Ｎは改行ピッチを指示
しており、これをプリンタへ送出しく［株］）・ＷＤＣ
ＮＴをマイナス１しく■）、ＭＡＲをプラス１する（＠
）。次にＷＤＣＮＴが０であるか否かを判定しく６５１
）、０でなければ更にＷＤＣＮＴをマイナス１（ＭＡＲ
をプラス１）するステップ■へ戻る。０であれば、これ
は１ライン終了であるからＬＮＣＮＴをマイナス１しく
■）、ワークレジスタの値即ち改行ピッチ数をマイナス
１しこの結果を新たにワークレジスタへ書き込む（［株
］）。ＬＮＣＮＴが０であるか否かを判定しｌ）、Ｏで
なければワークレジスタの値Ｎが０であるか否かを判定
するステップ［相］へ進む。０であれば、これは全ペー
ジの印刷終了であるから割込みフラグをセットしてステ
ップ■へ戻る。

ステップのへ分岐した場合には、Ｎが０であるか否かを
判定し、０であればこれはメモリアドレススキップがス
キップすべき全ラス５分について終了したこと事を意味
するため、次に印字すべきラスタデータの印字制御情報
を読み出すためにステップ■へ戻る。一方、Ｎが０でな
ければ更にアドレススキップを行うため、ＷＤＣＮＴに
１３２を再セットしてステップ［相］へ戻る。

以上のようにして、印字中のラインスキップブをスキッ
プ数を可変にして実行させ印字途中での紙送りピッチの
変更を行うことにより印字性能を向上させている。

第４図はフルドラトメそり制御部の動作を説明するため
のタイムチャートであり、上記にて説明した各部との関
連により以下に説明を行５’ａフルドツトメモリ制御部
５はクロック信号ＣＬＫ２−Ｐに同期して動作している
。時分割処理用制御信号ＭＰＲＷ−Ｎの高レベルの時に
副プロセツサ部４はドツトメモリ部７のアクセスが可能
である。描画サイクルと記した時間帯に謳プロセッサ邪
４がドツトメモリ部７のあルアトレスをリード／ライト
している。この時、ドツトメモリ部７へのアドレス信号
のＡＤＲ８〜ｏ　−Ｐには、１８ビツトのメモリアドレ
ス中の上位９ビツト（２〜２）か出力される。これを行
（ＲＯＷ）アドレスと呼ぶ。次（行７ドレス確定を示で
信号のｆＬＡ　Ｓ−Ｎが一定期間低レベルとなって出方
される。その後、ＡＤＲ８〜ｏ−Ｐにはメモリアドレス
の下位９ビツト（２８〜２°）が出方され、これを列（
ＣＯＬＵＭＮ）アドレスと呼ぶ。次に列アドレスの確定
を示す信号であるＣＡＳ−Ｎが低レベルとなる。ＣＡＳ
−Ｎが低レベルとなってから一定時間経過後、ドツトメ
モリからの読み出し信号Ｒ，Ｄｔ　５〜ｏ　−Ｐ　ハ１
Ｍ定スル（包中ＶＡＬ　ＩＤ　ｖｃテ示す）。この値を
使って１ドツトずつ操作するためにリード・モデファイ
・ライトサイクルを起動し、書き込みデータ信号ＷＤ１
５〜ｏ−ｐを確定させた後に書き込み信号ＷＥ−Ｎを一
足時間低レベルにして、ドツトメモリへデータを描画す
る。

印字制御部６は上記のようなドツトメモリ制御部５及び
ドツトメモリ部７の動きには無関係に・印字起動がかか
るとドツトメモリ部７のアクセスを行う。但し、これが
ドツトメモリ部７をアクセスできる時間帯は、副プロセ
ツサ部４のアクセス可能な時間帯とは逆に、ＭＰＲＶＶ
−Ｎの低レベルの時である。これを第４肉では印字サイ
クルとして示している。この場合にも先の描画サイクル
と同様の制御を行うが、書き込みデータとして全て低レ
ベル（論理値０）を与えて、リード・モデファイ・ライ
トサイクルを実行する。この事は、印字サイクルでは読
み取ったメモリのアドレスな０クリアしている事を意味
している。

従って、メモリへのデータ展開と印字とが成行して実行
されても、印字制御ｓ６は各ドツトラインデータの先頭
に置かれた印字制御情報の値が％　（ＯＯ）　ｔｓ以外
の時には積電された印字を実行しｓ　（ＯＯ）　１ｇの
時にはこの値が副プロセツサ部４にて（ｏ　ｏ　）　ｔ
ｓ以外に書き替えられるまで待機しておけば良い。当然
のこととして、副フロセッサ部４は、各ドツトラインの
印字データを全て書き込んだ後に印字制御情報を書き込
むように制御している。

一方・上記した印字制御部６の動きを副プロセッサ部４
側からみると、印字制御情報をＩＪ　＋ドしこの値を判
足した結果が、（００）　１Ｂ以外であれば印字制御部
６がこのドツトラインのデータを印字装置１０へ未だ送
出していないことを意味するから、このドツトラインメ
モリには新たなデータを展開してはならないことが分る
ため・（Ｄ　Ｏ）　！、に変化するまで待って、データ
を展開することにより、データ展開と印字の並行処理が
動作保証されている。この場合、印字装置１０には印字
バッファとして１ドツトライン分を持っており、これに
データ１ワードを転送するスピードは、副プロセツサ部
４がデータを１ワード展開するスピードより１桁以上率
いため１印字転送中にデータ展開によりてドツトライン
データが書き替えられる事はない。

従って％　１ドツトラインの印字に要する時間内にデー
タの展開を終了させるようにすることにより印字性能は
印字装置の最大印字速度を出すことができる。

第４図に於いては、ドツトメモリ部７のリフレツシコ制
御も行う必要があるが、本発明に関係しないので省略す
る。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、 １１１　　印字データの展開と印字とを同時に並行処理
させることができるため、全てのデータの展開を待つ場
合に比べて大幅な印字性能向上が図れる。

＋２１　　印字中のラインスキップをスキップ数を可変
にして実行させることができるため、印字性能を向上さ
せることができる。。

問　１ドツトラインの印字に要する時間内にデータの展
開を終了させるようにすることにより、印字性能は印字
装置の最大印字速度を出すことが出来る。

という効果が得られる。

【図面の簡単な説明】

第１図は本発明の実施される印字制御装置のシステム構
成を示すブロック図、第２囚はドラトメそり部のデータ
エリア割付を示す図、第３図は印字制御部の動作を示す
フローチャート、第４因はドツトメモリ制御の動作を説
明するためのタイミングチャートである。 １・・・主プロセツサ部、２・・・メインメモリ部、３
・・・通信回線制御部、４・・・副プロセツサ部、５・
・・ドツトメモリ制御部、６・・・印字制御部、７・・
・ドツトメモリ部、１０・・・印字装置。 第　１１２１ 第　２　図 第３図 （α） 第　３　図

Claims (1)

1. 【特許請求の範囲】 １、印字パターンをラスタスキャン方式のドット形式で
   送受する印字制御装置と該印字制御装置に接続される印
   字装置を備えた端末システムにおいて、印字バッファへ
   のデータ書き込みとデータの印字とを同時に並列処理し
   該並列処理での印字途中で紙送りピッチを任意に変更す
   ることを特徴とする印字制御方式。 ２、前記特許請求の範囲第１項記載の印字制御方式にお
   いて、印字する１ラスタデータと、１ラスタの印字後の
   用紙送り等を指示する制御データとを一対にして各々の
   ラスタ毎に設け、該制御データは１ラスタ分の印字が完
   了するまで、印字中ラスタデータを記憶するメモリへの
   データ書き込み動作を待機させる第１の値と、１ラスタ
   分のメモリへのデータ書き込み制御が終了するまでその
   ラスタデータの印字動作を待機させる第２の値を含み、
   該第１、第２の値をお互いに排反関係として制御するこ
   とにより、印字とデータ展開を並列処理することを特徴
   とする特許請求の範囲第１項記載の印字制御方式。