JPS5944088A - 複合デイスプレイ装置 - Google Patents

複合デイスプレイ装置

Info

Publication number
JPS5944088A
JPS5944088A JP57153894A JP15389482A JPS5944088A JP S5944088 A JPS5944088 A JP S5944088A JP 57153894 A JP57153894 A JP 57153894A JP 15389482 A JP15389482 A JP 15389482A JP S5944088 A JPS5944088 A JP S5944088A
Authority
JP
Japan
Prior art keywords
memory
display
main memory
bits
characters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57153894A
Other languages
English (en)
Inventor
弘明 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57153894A priority Critical patent/JPS5944088A/ja
Publication of JPS5944088A publication Critical patent/JPS5944088A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、各種情報処理機器やコンビーータ端末に使用
されるディスプレイ装置に係り、特に文字、図形、画像
を合成して表示するのに好適な複合ディスプレイ装置の
メモリ構造に関する。
従来技術 従来の文字、図形、画像などのデータを合成して表示す
る複合ディスプレイ装置においてはビットマツプメモリ
の構造が内部プロセッサのメインメモリの構造と異なる
か、あるいは両者メインメモリの有効データの最小の読
出し幅が1語=8ビットであるのに対し、ビットマツプ
メモリのそれは1語=7ビツトのようにいわゆるバイト
単位になっていないことをぎう。また両者のメモリ構造
が一致している場合は、通常両者の最小の読出し幅が1
語=8ピットである。
両者のメモリ構造が異なる場合、図形データや画像デー
タをメインメモリからビットマツプメモリに転送すると
き語境界の違いを補正するプログラム処理が必要であり
、このプログラム介入のために装置の性能が低下すると
いう問題がある。また両者のメモリ構造が1バイト−8
ビツトで一致している場合、漢字など文字のドツトパタ
ーンを必ずしもビットマツプメモリのバイト境界から開
始するように配置するかあるいはバイト境界に対応する
ようなディスプレイ上の表示位置から表示開始するとは
限らないので、バイトの途中からキャラクタ、フォント
を開始させるためにプログラム処理が必要となる。
以下上記したことを図を用いて具体的に説明する。
第1図は、ディスプレイ装置におけるキャラクタ、フォ
ントの配置方法の一例を示している。
24X24  ドツトのキャラクタ、フォントが図に示
すよう1c28X30  ドツトのメツシュの中に規則
性をもって配置されている。このような配置で一画面に
最大文字数/行×最大行数=最大表示文字数分のキャラ
クタ表示が行われる。第1図を見て明らかであるが、キ
ャラクタ、フォントは必ずしもバイト境界から始まって
いない。
第2図は、ディスプレイ装置の内部プロセッサのメイン
メモリあるいは図形や画像の表示バッフ了であるビット
マツプメモリの構造を示す。
従来多くのディスプレイ装置のメインメモリは第2図(
α)の如く1語=8ビットのバイト単位で構成されてい
る。ビットマツプメモリを第2図(b)の如<1i=7
ビツトの非バイト単位に構成すると、第1図のキャラク
タ、フォントの配置との整合性は非常に良いと言える。
つまり24×24ドツトのキャラクタ、フォントをビッ
トマツプメモリに展開して表示しようとするとき、1シ
スタ毎に7ビツト×3回と3ビット×1回のフォント転
送を行うことによシ表示可能となる。
しかるにこのビットマツプメモリを用いて図形や画像を
表示しようとするとき、メインメモリの図形バッファあ
るいは画像バッファは、第2図(a)の如く8ビツトの
バイト単位ニ構成されているため、これらバッファ内に
格納されている図形データや画伊データを第2図(h)
の如きメモリ構成のビットマツプメモリに転送するだめ
には、境界補正という面倒な処理が必要になることは明
らかである。
逆にビットマツプメモリを第2図(α)の如く1語=8
ピットのバイト嘔位構成にすると、図形データや画像デ
ータのメインメモリからピントマツプメモリへのデータ
転送は、境界補正の必要性がなく転送性能も改善される
が、キャラクタ、フォントをビットマツプメモリに展開
して表示する場合は、第1図と第2図(α)を比較すれ
ば明確な如く、フォントの開始位置(表示の左端)がビ
ットマツプメモリの1語の途中になるため、フォント展
開に複雑なプログラム処理が必要となる。一方キャラク
タ、フォントをビットマツプメモリに展開する方法を第
3図(b)に示すようにバイト境界になるようにすると
、第3図(a)に示すような文字表示専用のディスプレ
イ装置とキャラクタ、フォントの配置が一致しないため
、上記複合ディスプレイ装置と文字ディスプレイ装置と
は一画面に表示可能な最大表示文字数が違ってくること
になる(なお第5図(α)は、第3図(b)と比較する
ため第1図をそのままもってきたものである)。表示可
能文字数が異なるということは、画面編集を行うプログ
ラムに大きな負担をかけることになるので、第3図(A
)に示すようなキャラクタ、フォントの配置ハ容易に採
用できるものではない。
以上説明した通り、従来技術においてはディスプレイ装
置の内部プロセッサのメインメモリ構造が1@=8ビツ
ト構成であるだめ、キャラクタ、フォントの表示位置が
不都合であるか、または図形データや画像データの転送
が面倒となり、いずれにしてもプログラム処理を必要と
するため画面表示に時間を要し、ディスプレイ表示のだ
めのレスポンス性能が劣るという欠点があった。
発明の目的 本発明の目的とするところは、キャラクタ。
フォントの表示に都合がよくかつ図形データおよび画像
データの転送が容易なメモリ構造をもった文字、図形お
よび画像の合成表示可能な複合ディスプレイ装置を提供
することにある。
本発明は、有効データがある定められたビット数単位に
読み書きできるpiglの領域と有効データが該定めら
れたピット夙゛を除<ty数ビット数嘔位に読み書きで
きる第2の領域とより構成されるメインメモリと、該メ
インメモリの第2の領域と同じビット数単位に読み書き
できるビットマツプメモリとを有する複合ディスプレイ
装置を特数とする。なおここである定められたビット数
とは、たとえば8ビツト、16ビツトのように広く標準
的に使用されるビット数である。
発明の実施例 以下本発明の一実施例を第4図および第5図を用いて説
明する。
第4図は、本発明による複合ディスプレイ装置の構成を
示し、第5図は同装置のメモリ構造を示す。
第4図において、内部プロヒツサ1け、表示管8に文字
、図形、画像を表示するのに必要な各種データの発生お
よびコマンド制御を行う。13部プロセッサ1百:動作
させるに心安なプログラムは、メインメモリ2に格納さ
れている。画像の人出へオペレータのコマンド投入、ヤ
ヤラクタ、フォントの初期格納などは、入出力制御回路
9により制御される。入出力制御回路9には、千−ボー
ド、フロッピディスク、タブレット、スキャナ、グリ/
りといつだ谷d入出力デバイスが接続され、こibデバ
イスとメインメモリ2との間で情報の書込みおよび読出
しが行われろ。表示管8への表示i”t’表示制御回路
4 VCよシ制御される。表示制御回路4は、画面に表
示すべきキャラクタの漢字コードを保持するページバッ
ファ5より逐次表示位置に対応した漢字コードを読み出
し、この漢字コードに対応したキャフクタ、フォントを
フォントメモリ6よシ読み出すことによって文字発生を
行い、表示管8の表示タイミングに同期して表示信号を
送信する。一方図形や画像は、メインメモリ2より表示
すべき図形データあるいは画像データがドツト情報とし
てビットマツプメモリ7に格納される。ビットマツプメ
モリ7は、表示管8の縦X横のドツト数と同じビット数
の記憶容量を持つ。ビットマツプメモリ7の内容は、表
示制御回路4の読出し指令によシ逐次絖み出され、漢字
コードによるキャラクタ表示信号と重ね合わせて表示管
8に送られ表示される。以上の制御回路やメモリは、第
4図に示す如く母線6に接続されて、内部プロセッサ1
の指令の下に必要な動作を行う。第5図はメインメモリ
2の各領域とビットマツプメモリ7をメモリ構造で示す
ものである。内部プロセッサ1が処理するプログラムは
、第5図に示すメインメモリ2のプログラム領域10に
格納されている。
またプログラムを実行するに必要な定数、一時記憶情報
などは、作業領域11が用いられる。更にメインメモリ
2には、キーボードデータ、図形発生パラメータ、圧縮
画像データなどを格納するコード化表示データ領域12
と、描画図形データ、伸長画像データ、キャラクタフォ
ントなどをドツト情報で格納するドツト表示データ領域
15とがある。
第5図の表示バッファ14は、ビットマツプメモリ7を
メモリ構造で示すものである。第5図に示すように、メ
インメモリ2のドツト表示データ領域13とビットマツ
プメモリ7すなわち表示バッファ14とは、非バイト単
位の構成となっている。メインメモリ2のコード化表示
データ領域12からドツト展開した表示データは、一時
的にドツト表示データ領域13に格納され、次に表示バ
ッファ14上の該表示データの表示位置に対応するメモ
リ位置に格納される。
また、入出力制御回路9から入力される表示のためのド
ツトデータ(例えば、画像スキャナ入力)は、ドツト表
示データ領域13に直接入力され、表示バッファ14に
移される。入出力制御回路9から入力される表示のだめ
のコード情報(例えばキーボードデータ)は、一度コー
ド化表示データ領域12に格納され、内部プロセッサ1
のプログラム処理により、ドツト表示データ領域16に
ドツト展開して格納された後、表示バッファ14に移さ
れる。
以上説明した回路構成および動作によ)、図形データお
よび画像データ転送の転送能力が上がシ、まだ漢字コー
ドによるキャラクタ表示が専用回路により高速に行える
とともにキーボードデータのような文字のドツト展開も
プログラムが介入するが比較的高速に実行できる。
なお上記実施例においては、文字発生手段によっテ発生
されたキャラクタ、フォントとビットマツプメモリ7の
内容を合成して表示管8に表示していた。しかしこのよ
うにして得られたキャラクタ、7オントを一度ビットマ
ップメ七り7に格納した後、ビットマツプメモリ7の内
容を表示するように構成してもよい。
発明の効果 本発明によれば、メインメモリとビットマツ4グメモリ
のメモリ構造を合わせることによシ、キャラクタ、フォ
ントの表示および図形データ、画像データの転送のいず
れの場合にも、面倒なプログラム処理が介入しないので
、画面表示を高速に行える複合ディスプレイ装置を提供
できるという効果がある。
【図面の簡単な説明】
第1図はディスプレイ装置のキャラクタ、フォントの配
置の一例を示す図、第2図は一般的なメモリ構造の一例
を示す図、第3図は文字ディスプレイ装置のキャラクタ
、フォント配置の例と1語=8ビットのメモリに都合の
よいキャラクタ、7オント配置の例とを比較する図、第
4図は本発明の一実施例である複合ディスプレイ装置の
構成を示すブロック図、第5図はメインメモリ2および
ビットマツプメモリ7のメモ’Jilt造を示す図であ
る。 1・・・内部プロセッサ 2・・・メインメモリ 6・・・母線 4・・・表示制御回路 5・・ページバッファ 6・−フォントメモリ 7・・・ビットマツプメモリ 8・・・表示管 ?・・・入出力制御回路 12・・・コード化表示データ領域 15・・・ドツト表示データ領域 14・・・表示バッファ 才 1 図 1′20 ((1)             (b>才 3 図 才4 図

Claims (1)

    【特許請求の範囲】
  1. 1、 プログラムおよび関連データが格納されるメイン
    メモリと、画面表示情報が格納されるビットマツプメモ
    リと、前記メインメモリから取シ出はれた文字コードを
    ドツト、パターンに展開する文字発生手段とを備え、前
    記メインメモリ内に準4f、lされたドツト情報が前記
    メインメモリから前記ピントマツプメモリに転送され、
    前記ビットマツプメモリの内容が表示されt・つ前記文
    字発生手段によって発生された文字パターンが直接ある
    いは前記ビットマツプメモリ経由で表示されるように構
    成された複合ディスプレイ装置において、前記メインメ
    モリは有効データがある定められたビット数単位に読み
    書きできるよう構成された第1の領域と有効データが該
    定められたビット数を除く複数ビット数単位に読み書き
    できるよう構成された第2の領域とより成り、前記ビッ
    トマツプメモリは前記メインメモリの第2の領域と同じ
    ビット数単位に読み書きできるよう構成されたことを特
    徴とする複合ディスプレイ装置。
JP57153894A 1982-09-06 1982-09-06 複合デイスプレイ装置 Pending JPS5944088A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57153894A JPS5944088A (ja) 1982-09-06 1982-09-06 複合デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57153894A JPS5944088A (ja) 1982-09-06 1982-09-06 複合デイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS5944088A true JPS5944088A (ja) 1984-03-12

Family

ID=15572432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57153894A Pending JPS5944088A (ja) 1982-09-06 1982-09-06 複合デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS5944088A (ja)

Similar Documents

Publication Publication Date Title
US4885699A (en) Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen
EP0435579B1 (en) Character output apparatus
US4683552A (en) System for on-line and off-line display
JPS5944088A (ja) 複合デイスプレイ装置
JPH01290448A (ja) 文字発生装置
JP3203660B2 (ja) 画像記録装置
JPS6321158A (ja) プリンタ出力装置
JP2907826B2 (ja) 文字フォント管理装置
JP3365068B2 (ja) 画像処理装置
JP2808105B2 (ja) フオント描画装置
JPS61158384A (ja) 文字処理装置
JPS58146931A (ja) デイスプレイ装置
JPH036510B2 (ja)
JPH0237391A (ja) 画像補間方式
JPH03112668A (ja) 印刷装置
JPS60173584A (ja) ビツトマツプデイスプレイ制御装置
JPS60263984A (ja) ドツト・デ−タ展開方式
JPH082665B2 (ja) 文字展開制御回路
JPS62165689A (ja) 文字パタ−ンの拡大方法
JPH06332436A (ja) ビットマップデータ転送装置
JPH06274144A (ja) 文字処理装置
JPH03155268A (ja) 画像出力制御装置
JPS61283970A (ja) 画像デ−タ処理装置
JPH0412867A (ja) ドットパターン発生装置
JPS61173951A (ja) 印字制御装置