KR101999163B1 - 영상 신호 변환 장치 - Google Patents

영상 신호 변환 장치 Download PDF

Info

Publication number
KR101999163B1
KR101999163B1 KR1020120064448A KR20120064448A KR101999163B1 KR 101999163 B1 KR101999163 B1 KR 101999163B1 KR 1020120064448 A KR1020120064448 A KR 1020120064448A KR 20120064448 A KR20120064448 A KR 20120064448A KR 101999163 B1 KR101999163 B1 KR 101999163B1
Authority
KR
South Korea
Prior art keywords
data
image
coordinate
signal
control
Prior art date
Application number
KR1020120064448A
Other languages
English (en)
Other versions
KR20130141216A (ko
Inventor
김대웅
Original Assignee
(주)한국티이에스
김대웅
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)한국티이에스, 김대웅 filed Critical (주)한국티이에스
Priority to KR1020120064448A priority Critical patent/KR101999163B1/ko
Publication of KR20130141216A publication Critical patent/KR20130141216A/ko
Application granted granted Critical
Publication of KR101999163B1 publication Critical patent/KR101999163B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

영상 신호 변환 장치가 제공된다. 영상 신호 변환 장치는 아날로그 벡터 영상 신호를 수신하여, 벡터 영상 데이터를 생성하는 수신부, 상기 디지털 벡터 영상 데이터로부터 래스터 영상 데이터를 생성하는 변환부 및 상기 래스터 영상 데이터로부터 래스터 영상 신호를 생성하는 영상 제어부를 포함한다.

Description

영상 신호 변환 장치{APPARATUS FOR TRANSFORMING IMAGE SIGNAL}
본 발명은 영상 신호 변환 장치에 관한 것으로서 보다 상세하게는, 벡터 영상 신호를 래스터 영상 신호로 변환하는 장치에 관한 것이다.
표시 장치가 영상을 표시하는 방식은 벡터 방식과 래스터 방식을 포함한다. 벡터 방식은 좌표들 및 좌표들를 연결하는 선들에 대한 데이터 또는 함수를 기준으로 하여 영상을 표시하는 방식이다. 래스터 방식은 화상을 매트릭스 형태로 배치된 화소들로 분할하고, 각각의 화소들의 컬러에 대한 데이터를 기준으로 하여 영상을 표시하는 방법이다.
벡터 방식은 고해상도의 영상 데이터를 구현할 수 있으며, 높은 공간적 정확성을 가지며, 위상 구조를 표현할 수 있어 소나(SONAR: SOund Navigation And Ranging) 또는 레이더(RADAR: RAdio Detecting And Ranging)에 많이 사용된다.
벡터 방식의 영상 신호를 표시하는 표시 장치는 고가이며, CRT(Cathode-Ray Tube) 타입의 표시장치인 경우가 많다. CRT 타입의 표시 장치는, 부피가 크고 무게가 무거우므로, CRT 타입의 표시 장치를 비교적 가볍고, 부피가 적으며, 가격이 저렴한 LCD(Liquid Crystal Display)와 같은 평판 표시 장치로 교체할 필요가 있다. 그러나, 범용의 LCD와 같은 평판 표시 장치는 벡터 방식을 지원하지 않으며, 래스터 방식만을 지원하는 경우가 있다. 따라서, 벡터 방식을 지원하는 CRT 타입의 표시 장치를 범용의 평판 표시 장치로 교체하기 위하여는 벡터 영상 신호를 래스터 영상 신호로 변환할 수 있는 장치가 필요하다.
이에 본 발명이 해결하고자 하는 과제는 벡터 영상 신호를 래스터 영상 신호로 변환할 수 있는 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 영상 신호 변환 장치는 아날로그 벡터 영상 신호를 수신하여, 벡터 영상 데이터를 생성하는 수신부, 상기 디지털 벡터 영상 데이터로부터 래스터 영상 데이터를 생성하는 변환부 및 상기 래스터 영상 데이터로부터 래스터 영상 신호를 생성하는 영상 제어부를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 벡터 영상 신호를 래스터 영상 신호로 변환할 수 있는 장치를 제공할 수 있다.
또, 벡터 방식의 표시 장치를 래스터 타입의 표시 장치로 용이하게 교체할 수 있는 영상 신호 변환 장치를 제공할 수 있다.
또, FPGA에 임베디드(embedded)되어 구조가 단순하며, 생산 단가를 낮출 수 있고, 시스템을 유연하게 변경할 수 있는 영상 신호 변환 장치를 제공할 수 잇다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 영상 신호 수신부 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 벡터 영상 데이터의 데이터 포맷을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 변환부의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 영상 제어부의 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 영상 신호 변환 장치의 블록도이다.
도 1을 참조하면 본 발명의 일 실시예에 따른 영상 신호 변환 장치(1000)는 수신부(100), 변환부(200) 및 영상 제어부(300)을 포함한다.
수신부(100)는 벡터 영상 신호(VIS)를 수신할 수 있다. 벡터 영상 신호(VIS)는 소나(SONAR: SOund Navigation And Ranging) 또는 레이더(RADAR: RAdio Detecting And Ranging) 로부터 출력되는 아날로그 벡터 영상 신호일 수 있다.
수신부(100)는 벡터 영상 신호(VIS)를 분석하여, 벡터 영상 데이터(VID)를 생성할 수 있다. 벡터 영상 데이터(VID)는 벡터 방식으로 표시되는 영상에 대한 데이터일 수 있다. 벡터 방식은 기준이 되는 점들의 좌표와 기준이 되는 점들을 연결하는 선들에 관한 데이터를 기준으로 하여 영상을 표시하는 방법이다.
도 2를 참조하여 벡터 영상 데이터(VID)에 관하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 벡터 영상 데이터의 데이터 포맷을 나타낸 도면이다. 벡터 영상 데이터(VID)는 좌표 데이터 및 좌표 제어 데이터를 포함할 수 있다. 벡터 영상 데이터(VID)는 총 32bit의 bit 수를 가질 수 있으며, 좌표 데이터에 24bit에 할당되고 좌표 제어 데이터에 8bit이 할당될 수 있다. 좌표 데이터는 x좌표 데이터 및 y좌표 데이터를 포함할 수 있다. x좌표 데이터 및 y좌표 데이터 각각에 할당된 bit 수는 12bit일 수 있다. x좌표 데이터 및 y좌표 데이터에 각각 12bit가 할당되면, 212×212의 고해상도의 영상 데이터를 생성할 수 있다.
좌표 제어 데이터는 색상 제어 데이터, 밝기 제어 데이터, 영상 제어 데이터, 클럭 데이터 및 클리어 데이터를 포함할 수 있다. 색상 제어 데이터는 영상 좌표 데이터에 의하여 표시되는 화상의 색상을 제어할 수 있다. 밝기 제어 데이터는 영상 좌표 데이터에 의하여 표시되는 화상의 밝기의 단계 제어할 수 있다. 영상 제어 데이터는 영상 좌표 데이터가 유효 데이터인지 무효 데이터인지를 판별할 수 있는 데이터일 수 있다. 클럭 데이터는 벡터 영상 데이터(VID)의 동기화 데이터일 수 있다. 클리어 데이터는 화면의 프레임을 결정하는 신호일 수 있다. 예를 들어, 클리어 데이터가 1에서 0으로 바뀌고, 다시 1이 될 때까지 입력된 벡터 영상 데이터(VID)가 한 프레임의 화상에 대한 데이터일 수 있다. 예를 들어, 색상 제어 데이터는 2bit, 밝기 제어 데이터는 3bit 및 영상 제어 데이터, 클럭 데이터 및 클리어 데이터는 1bit의 bit 수를 각각 가질 수 있다.
도 2에서 도시하고 있는 벡터 영상 데이터(VID)의 데이터 포맷은 본 발명의 일 실시예에 따른 것에 불과하며, 실시예들에 따라 벡터 영상 데이터(VID)의 데이터 포맷은 변경될 수 있다.
다시 도 1을 참조하면, 수신부(100)는 벡터 영상 데이터(VID) 및 제1 클럭 신호(CLK1)를 출력할 수 있다. 벡터 영상 데이터(VID)는 제1 클럭 신호(CLK1)에 의하여 동기화되어 출력될 수 있다.
변환부(200)는 벡터 영상 데이터(VID) 및 제1 클럭 신호(CLK1)를 수신하여 래스터(Raster) 영상 데이터(RID) 및 제2 클럭 신호(CLK3)를 생성할 수 있다.
변환부(200)는 벡터 영상 데이터(VID)를 래스터 영상 데이터(RID)로 변환할 수 있다. 래스터 영상 데이터(RID)는 래스터 방식으로 표시되는 영상에 대한 데이터일 수 있다. 래스터 방식은 영상을 구성하는 복수의 화소를 기준으로 하여, 각각의 화소별로 데이터를 할당하여 영상을 표시하는 방법이다.
변환부(200)는 래스터 영상 데이터(RID) 및 시퀀서 제어 신호(SCS)를 출력할 수 있다. 시퀀서 제어 신호(SCS)는 후술할 영상 시퀀서를 제어할 수 있다.
변환부(200)에 관하여는 후에 도 3을 참조하여 더욱 상세히 설명하도록 한다.
영상 제어부(300)는 래스터 영상 데이터(RID) 및 시퀀서 제어 신호(SCS)를 수신하여 래스터 영상 신호를 출력할 수 있다.
래스터 영상 신호는 컬러 데이터 신호(CDS) 및 영상 제어 신호(ICS)를 포함할 수 있다. 컬러 데이터 신호(CDS)는 영상을 구성하는 각 화소의 색상 및 계조에 대한 정보를 포함하는 신호로서, 각 화소의 청색, 적색 및 녹색 성분 각각의 계조에 대한 데이터를 포함할 수 있다. 영상 제어 신호(ICS)는 영상 신호 변환 장치(1000)에 연결되는 표시 장치에 컬러 데이터 신호(CDS)와 함께 제공되어, 표시 장치가 영상을 표시하는 것을 제어할 수 있다. 예를 들어, 영상 제어 신호(ICS)는 수직 동기화 신호(vsync) 및 수평 동기화 신호(hsync)를 포함하는 동기화 신호들을 포함할 수 있다.
영상 제어부(300)는 영상 클럭(VGA_CLK)를 더 출력할 수 있으며, 컬러 데이터 신호(RID) 및 영상 제어 신호(ICS)는 영상 클럭(VGA_CLK)에 동기화된 신호일 수 있다.
영상 제어부(300)에 관하여는 후에 도 4를 참조하여 더욱 상세히 설명하도록 한다.
영상 신호 변환 장치(1000)는 수신부(100), 변환부(200) 및 영상 제어부(300)를 포함하여, 소나 또는 레이더에서 출력되는 아날로그 벡터 영상 데이터를 디지털 영상 신호로 변환할 수 있다. 따라서, 소나 또는 레이더의 신호 출력단에 영상 신호 변환 장치(1000)를 채용함으로써, 벡터 주사 방식의 표시 장치를 래스터 주사 방식의 표시 장치로 용이하게 교체할 수 있다.
또한, 몇몇 실시예에 의하면 영상 신호 변환 장치(1000)는 FPGA(field-programmable gate array)에 임베디드(embedded)되어 구현될 수 있으며, 영상 신호 변환 장치(1000)가 FPGA(field-programmable gate array)에 임베디드(embedded)되면, 구조가 단순하며, 생산 단가를 낮출 수 있고, 시스템을 유연하게 변경할 수 있다.
이하 도 3을 참조하여 본 발명의 일 실시예에 따른 변환부(200)에 대하여 상세히 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 변환부의 블록도이다. 도 3을 참조하면, 변환부(200)는 저장 제어부(210), 제1 메모리(220) 및 데이터 변환부(230)을 포함할 수 있다.
저장 제어부(210)는 벡터 영상 데이터(VID) 및 제1 클럭 신호(CLK)를 수신할 수 있다. 벡터 영상 데이터(VID)는 제1 클럭 신호(CLK1)에 동기화된 신호일 수 있다.
저장 제어부(210)는 좌표 데이터(CD), 좌표 제어 데이터(CCD), 제2 클럭 신호(CLK2) 및 인에이블 신호(EN)을 출력할 수 있다. 몇몇 실시예에 의하면, 저장 제어부(210)는 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)는 벡터 영상 데이터(VID)에 포함된 좌표 데이터 및 좌표 제어 데이터를 데이터 값의 가공 없이 그대로 출력할 수 있다. 좌표 데이터(CD) 및 좌표 제어 데이터(CCD) 좌표 제어 데이터는 제2 클럭 신호(CLK2)에 동기화된 신호일 수 있다. 인에이블 신호(EN)는 제1 메모리(220)가 좌표 데이터(CD) 또는 좌표 제어 데이터(CCD)의 값을 저장하는지 여부를 제어할 수 있는 신호일 수 있다.
제1 메모리(220)는 좌표 데이터(CD), 좌표 제어 데이터(CCD), 제3 클럭 신호(CLK3) 및 인에이블 신호(EN)를 수신하여 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)를 저장할 수 있다. 몇몇 실시예에 의하면 제1 메모리(220)는 FIFO(First In First Out) 타입의 메모리일 수 있다.
제1 메모리(220)는 리드 요청 신호(RR)에 대응하여 저장된 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)를 출력할 수 있다. 몇몇 실시예에 의하면, 제1 메모리(220)는 리드 요청 신호(RR)가 로직-로우(logic-low) 상태에서 로직-하이(logic-high) 상태로 변화하는 경우 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)를 출력할 수 있다.
데이터 변환부(230) 제1 메모리(230)로부터 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)를 수신할 수 있다. 데이터 변환부(230)는 제1 메모리(230)의 좌표 데이터(CD) 또는 좌표 제어 데이터(CCD) 출력 여부를 제어하기 위한 리드 요청 신호(RR)를 출력할 수도 있다.
데이터 변환부(230)는 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)로부터 래스터 영상 데이터(RID)를 생성할 수 있다. 즉, 데이터 변환부(230)는 벡터 타입의 영상 데이터인 좌표 데이터(CD) 및 좌표 제어 데이터(CCD)를 래스터 타입의 영상을 표시하기 위한 래스터 영상 데이터(RID)로 변환할 수 있다. 래스터 영상 데이터(RID)는 영상을 구성하는 각각의 화소의 색상 및 계조를 구성하는 적색, 녹색 및 청색의 계조 데이터를 포함할 수 있다. 데이터 변환부(230)는 후술할 영상 시퀀서를 제어할 수 있는 시퀀서 제어 신호(SCS)를 생성할 수 있다.
변환부(200)는 지연 로직(240)을 더 포함할 수 있다. 지연 로직(240)은 저장 제어부(210)로부터 제1 메모리(220)로의 좌표 데이터(240)의 전달을 지연시킨다. 지연 로직(240)은 저장 제어부(210)로부터 제1 메모리(220)로의 좌표 데이터(240)의 전달을 지연시킴으로써 좌표 데이터(240)의 동기화를 제어할 수 있다. 즉, 제1 클럭 신호(CLK1)과 제2 클럭 신호(CLK2)이 동일하고, 좌표 데이터가 제1 클럭 신호(CLK1)에 동기화된 경우, 지연 로직(240)은 제1 메모리(220)로의 좌표 데이터(240)의 전달을 지연시켜, 좌표 데이터(240)를 후술할 영상 클럭(VGA_CLK)에 동기화되도록 할 수 있다.
몇몇 실시예에 의하면 지연 로직(240)은 생략될 수도 있다.
이하 도 4를 참조하여 영상 제어부(300)에 대하여 보다 상세히 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 영상 제어부의 블록도이다.
영상 제어부(300)는 영상 시퀀서(310), 제2 메모리(320) 및 스케일 변환부(330)를 포함할 수 있다.
영상 시퀀서(310)은 시퀀서 제어 신호(SCS)를 수신하며, 시퀀서 제어 신호(SCS)에 대응하여 동작한다. 영상 시퀀서(310)는 수직 동기화 신호(vsync), 수평 동기화 신호(hsync)를 생성한다. 수직 동기화 신호(vsync) 및 수평 동기화 신호(hsync)는 표시 장치에 제공되어, 표시 장치의 각각의 화소가 컬러 데이터 신호(CDS)에 대응하여 화상을 표시하는 타이밍을 제어할 수 있다. 영상 시퀀서(310)는 영상 클럭(VGA_CLK)을 수신할 수 있으며, 영상 시퀀서는 수직 동기화 신호(vsync) 및 수평 동기화 신호(hsync)를 생성하는 레퍼런스로서 영상 클럭(VGA_CLK)을 사용할 수 있다.
영상 시퀀서(310)는 메모리 제어 신호(MCS)를 생성할 수도 있다. 메모리 제어 신호(MCS)는 제2 메모리(320)가 원본 컬러 데이터 신호(OCDS)를 출력하는 것을 제어할 수 있다.
제2 메모리(320)는 래스터 영상 데이터(RID)를 수신하여 저장할 수 있다. 제2 메모리(320)는 저장된 래스터 영상 데이터(RID)를 메모리 제어 신호(MCS)에 대응하여, 원본 컬러 데이터 신호(OCDS)로서 출력할 수 있다. 원본 컬러 데이터 신호(OCDS)는 영상의 각각의 픽셀의 적색, 청색 및 녹색 각각의 계조에 대한 데이터를 포함하는 신호일 수 있다. 제2 메모리(320)는 영상 클럭(VGA_CLK)를 수신할 수 있으며, 원본 컬러 데이터 신호(OCDS)는 영상 클럭(VGA_CLK)에 동기화된 신호일 수 있다. 몇몇 실시예에 의하면, 제2 메모리(320)는 FIFO(First In First Out) 타입의 메모리일 수 있다.
스케일 변환부(330)는 원본 컬러 데이터 신호(OCDS)를 수신하여 스케일을 변화시킬 수 있다. 예를 들어, 원본 컬러 데이터 신호(OCDS)가 32bit의 데이터인 경우 스케일 변환부(330)는 원본 컬러 데이터 신호(OCDS)를 16bit의 데이터 또는 24bit의 데이터 등으로 가변할 수 있다. 스케일 변환부(330)는 원본 컬러 데이터 신호(OCDS)의 스케일을 가변하여, 컬러 데이터 신호(CDS)로서 출력할 수 있다. 스케일 변환부(330)는 설정에 따라 원본 컬러 데이터 신호(OCDS)의 스케일을 가변하지 않고, 원본 컬러 데이터 신호(OCDS)와 동일한 컬러 데이터 신호(CDS)를 출력할 수도 있다.
몇몇 실시예에 의하면, 영상 제어부(300)는 스케일 변환부(330)를 포함하지 않을 수도 있다. 영상 제어부(300)가 스케일 변환부(330)를 포함하지 않으면, 원본 컬러 데이터 신호(OCDS)를 컬러 데이터 신호(CDS)로서 출력할 수 있다.
몇몇 실시예에 의하면, 도시되지는 않았으나, 영상 신호 변환 장치(1000)는 영상 클럭(VGA_CLK)을 생성하기 위한 PLL을 더 포함할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 수신부 200: 변환부
210: 저장 제어부 220: 제1 메모리
230: 데이터 변환부 300: 제어부
310: 영상 시퀀서 320: 제2 메모리
330: 스케일 변환부 1000: 영상 신호 변환 장치

Claims (9)

  1. 아날로그 벡터 영상 신호(VIS)를 수신하여 좌표 데이터 및 좌표 제어 데이터를 포함하는 벡터 영상 데이터(VID) 및 상기 벡터 영상 데이터(VID)가 동기화되는 제1 클럭 신호(CLK1)를 생성하여 출력하는 수신부;
    상기 벡터 영상 데이터(VID) 및 제1 클럭 신호(CLK1)를 이용하여, 상기 좌표 데이터 및 좌표 제어 데이터와, 상기 좌표 데이터 및 좌표 제어 데이터가 동기화되는 제2 클럭 신호(CLK2), 상기 좌표 데이터 및 좌표 제어 데이터의 저장여부를 제어하는 인에이블 신호(EN)를 출력하는 저장 제어부와, 상기 저장 제어부로부터 수신된 좌표 데이터 및 좌표 제어 데이터를 저장한 후 리드 요청 신호(RR)가 수신되면 상기 좌표 데이터 및 좌표 제어 데이터를 출력하는 제1메모리와, 상기 리드 요청 신호(RR)를 상기 제1메모리로 전송하고 상기 제1메모리로부터 수신된 좌표 데이터 및 좌표 제어 데이터를 래스터 영상 데이터(RID)로 변환하여 시퀀서 제어 신호(SCS)와 함께 출력하는 데이터 변환부를 포함하는 변환부;
    상기 시퀀서 제어 신호(SCS)를 이용하여 영상 클럭(VGA_CLK)에 동기화된 수평 및 수직 동기화 신호(hsync,vsync)를 포함하는 영상 제어 신호(ICS)를 출력하는 영상 시퀀서와, 상기 영상 시퀀서로부터 수신된 메모리 제어 신호(MCS)에 따라 상기 래스터 영상 데이터(RID)를 원본 컬러 데이터 신호(OCDS)로 변환 후 상기 영상 클럭(VGA_CLK)에 동기화하여 출력하는 제2 메모리와, 상기 원본 컬러 데이터 신호(OCDS)와 동일한 스케일 또는 가변된 스케일의 컬러 데이터 신호(CDS)로 변환 후 상기 영상 클럭(VGA_CLK)에 동기화하여 출력하는 스케일 변환부를 포함하는 영상제어부를 포함하고,
    상기 좌표 데이터는 x 좌표 데이터 및 y 좌표 데이터를 포함하고, 상기 좌표 제어 데이터는 상기 좌표 데이터에 의해 표시되는 화상의 색상을 제어하는 색상 제어 데이터, 상기 좌표 데이터에 의하여 표시되는 화상의 밝기의 단계 제어하는 밝기 제어 데이터, 상기 좌표 데이터가 유효 데이터인지 무효 데이터인지를 판별하는 영상 제어 데이터, 상기 벡터 영상 데이터(VID)의 동기화 데이터를 포함하는 클럭 데이터, 화면의 프레임을 결정하는 클리어 데이터를 포함하고,
    상기 변환부는 상기 저장 제어부로부터 출력되는 좌표 데이터를 수신하여 상기 제1 메모리로 전달하되, 상기 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)가 동일하고 상기 수신된 좌표 데이터가 상기 제1,2 클럭신호(CLK1,CLK2)에 동기화된 경우 상기 좌표 데이터가 상기 영상 클럭(VGA_CLK)에 동기화되도록 하는 상기 좌표 데이터를 지연시키는 지연 로직을 더 포함하는 영상 신호 변환 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020120064448A 2012-06-15 2012-06-15 영상 신호 변환 장치 KR101999163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120064448A KR101999163B1 (ko) 2012-06-15 2012-06-15 영상 신호 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120064448A KR101999163B1 (ko) 2012-06-15 2012-06-15 영상 신호 변환 장치

Publications (2)

Publication Number Publication Date
KR20130141216A KR20130141216A (ko) 2013-12-26
KR101999163B1 true KR101999163B1 (ko) 2019-10-01

Family

ID=49985410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120064448A KR101999163B1 (ko) 2012-06-15 2012-06-15 영상 신호 변환 장치

Country Status (1)

Country Link
KR (1) KR101999163B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053196B2 (ja) * 1990-07-03 2000-06-19 武藤工業株式会社 イメージデータのラスタ変換装置
JP2009122548A (ja) * 2007-11-16 2009-06-04 Canon Inc 画像形成装置および画像形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012083B1 (ko) * 1991-09-03 1995-10-13 가부시끼가이샤 히다찌세이사꾸쇼 문자/도형 발생 장치 및 정보 처리장치
US7512287B2 (en) * 2005-07-25 2009-03-31 Seiko Epson Corporation Method and apparatus for efficient image rotation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053196B2 (ja) * 1990-07-03 2000-06-19 武藤工業株式会社 イメージデータのラスタ変換装置
JP2009122548A (ja) * 2007-11-16 2009-06-04 Canon Inc 画像形成装置および画像形成方法

Also Published As

Publication number Publication date
KR20130141216A (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
EP3134804B1 (en) Multiple display pipelines driving a divided display
US10147370B2 (en) Variable refresh rate gamma correction
US9972265B2 (en) Display apparatus, method of driving display panel using the same and driver for the display apparatus
US9361661B2 (en) Display driver integrated circuit and display data processing method thereof
CN107886911B (zh) 液晶显示设备及其驱动方法
US6054980A (en) Display unit displaying images at a refresh rate less than the rate at which the images are encoded in a received display signal
US9805685B2 (en) Display controller, video signal transmitting method and system thereof for transmitting video signals with multiple data rate and reduced numbers of signals line
US8847848B2 (en) Display apparatus and control method thereof
KR101452972B1 (ko) 타이밍 컨트롤러, 이를 구비한 표시 장치 및 이의신호처리방법
CN101097319B (zh) 液晶显示装置及其驱动方法
US9947295B2 (en) Method of driving a display panel and a display apparatus for performing the same
JP2001042852A (ja) 表示装置、方法及びコンピュータ読み取り可能な記憶媒体
WO2023116320A1 (zh) 基于fpga的数据流处理方法、装置及pg设备
US20040001159A1 (en) Method and apparatus for conversion of video formats to 120 Hz 4 to 1 interlaced formats
US20110148888A1 (en) Method and apparatus for controlling multiple display panels from a single graphics output
CN1283039A (zh) 监视器的超范围图象显示装置和方法
US20130207961A1 (en) Driving device, display device including the same and driving method thereof
CN111261088B (zh) 一种图像绘制方法、装置及显示装置
EP2320409B1 (en) Device and method of selecting one of two video signal processing functions for a liquid crystal display
KR101999163B1 (ko) 영상 신호 변환 장치
US6184907B1 (en) Graphics subsystem for a digital computer system
KR102135923B1 (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
KR20160047678A (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right