JP3730586B2 - 画像処理装置 - Google Patents

画像処理装置 Download PDF

Info

Publication number
JP3730586B2
JP3730586B2 JP2002079029A JP2002079029A JP3730586B2 JP 3730586 B2 JP3730586 B2 JP 3730586B2 JP 2002079029 A JP2002079029 A JP 2002079029A JP 2002079029 A JP2002079029 A JP 2002079029A JP 3730586 B2 JP3730586 B2 JP 3730586B2
Authority
JP
Japan
Prior art keywords
toggle
writing
pci
image data
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002079029A
Other languages
English (en)
Other versions
JP2003283710A (ja
Inventor
智 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002079029A priority Critical patent/JP3730586B2/ja
Publication of JP2003283710A publication Critical patent/JP2003283710A/ja
Application granted granted Critical
Publication of JP3730586B2 publication Critical patent/JP3730586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Facsimiles In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、画像処理装置に関する。
【0002】
【従来の技術】
従来の画像処理装置の一例を図19に示す。従来の画像処理装置では、汎用バスを用いずにスキャナユニット(6004)とメモリ管理用&I/F制御用のASIC(Application Specified IC)(6002)を介して、システム制御用のCPU(6001)が接続されており、読み取り対象原稿の紙送り方向の長さの検知はスキャナユニット(6004)からの信号をASIC(6002)でライン数をカウントしていたので、CPU(6001)は原稿終了とともに原稿の長さを知ることができた。
【0003】
なお、プリンタオプション(6006)は、ネットワークインターフェースなどのホストインターフェースを有し、PDLを受信したら、画像をローカルメモリに描画し、描画完了後、画像をメモリ(6003)へ転送し、プロッタユニット(6005)へ出力する。スキャナオプション(6007)は、ネットワークインターフェースなどのホストインターフェースを有し、スキャナユニット(6004)から画像をメモリ(6003)に取り込んでから、スキャナユニット(6007)のローカルメモリに画像を転送し、転送完了後、ホストへ画像を出力する。ファックスオプション(6008)は電話回線(ファックス回線)を有し、ファックス送信する場合は、スキャナユニット(6004)から画像をメモリ(6003)に読み込んだ後、ローカルメモリに画像を転送してから、ファックス回線を使って通信を行う。ファックス受信の場合は、ファックス回線からローカルメモリに画像を受信した後、メモリ(6003)へ画像を転送し、その後、プロッタユニット(6005)へ画像を出力する。
【0004】
【発明が解決しようとする課題】
しかしながら、PCI(Peripheral Component Interconnect)等の汎用バスを用いて、スキャナ機能を持つデバイスと接続した場合は、原稿終了の専用信号などがないので、通信専用バッファを介してコマンドのやりとりをして、全体のライン数を知る必要がある。コマンドのやりとりは割り込みベースであるため、処理が遅く、ライン数を知らないと処理できない部分の処理が遅れてしまい、画像処理装置としてのスループットが落ちてしまうという問題がある。
【0005】
また、従来の長尺用紙対応の画像処理装置では、1つのバッファに対して、書き込みポインタとリードポインタとで管理することが可能であるので、原稿の画像データの量よりも少ないメモリ量で画像を取り込むことができる。ところが、汎用バスでスキャナ機能を持つデバイスとメモリを接続した場合、スキャナからの画像入力はメモリへの直接書き込みであるため、バッファの管理が難しく、原稿の画像データの量よりも少ないメモリ量で画像を取り込むことは現状では不可能である。
【0006】
さらには、従来の画像処理装置では、ライン同期信号を作成し、それをカウントすることでライン数を検知することができたが、汎用バスでスキャナ機能を持つデバイスと接続することで専用のライン同期信号がなくなるので、ライン数を検知することができない。
【0007】
また、従来の画像処理装置では、画像のライン数を検知することができたが、汎用バスでライン数を検知するためには、バッファフルの検知をすることが必要である。このためには、バッファフルをバッファの最終アドレスへの書き込みで検知すればよいが、汎用バスでは、バースト転送を行うため、アドレスがバースト長のバウンダリ境界に揃ってしまい、アドレスを比較することが難しい。また、メモリへの書き込みは汎用バス側で完了していたとしても実メモリに書かれたかどうかは確定しない。
【0008】
本発明は、汎用バスを用いる条件下に、スキャナ機能を持つデバイスとコマンドでやりとりすることなく原稿の読み取り終了を知ることができる画像処理装置を提供することを目的とする。
【0009】
本発明は、汎用バスでスキャナ機能を持つデバイスとメモリとを接続する条件下に、原稿の画像データの量よりも少ないメモリ量で画像を取り込み得る画像処理装置を提供することを目的とする。
【0010】
本発明は、汎用バスを用いる条件下に、転送データ量から、画像のライン数を検知することができる画像処理装置を提供することを目的とする。
【0011】
本発明は、バースト転送時でもアドレスを比較することにより、バッファフルをバッファの最終アドレスへの書き込みで検知することができる画像処理装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
一実施例の画像処理装置は、スキャナ機能を持つマスターになり得るスキャナターゲットデバイスと、メモリを持つマスターになり得るメモリターゲットデバイスと、これらのスキャナターゲットデバイスとメモリターゲットデバイスとを接続する汎用バスと、を備え、前記メモリターゲットデバイスは、前記メモリに対する前記スキャナターゲットデバイスの画像の書き込みを検知し、一定の時間内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定するライン数決定手段を有する。
【0013】
従って、スキャナ機能により画像を取り込む対象としている原稿の紙送り方向の長さを予め知ることができない場合でも、スキャナターゲットデバイス側とコマンドをやり取りしなくても、原稿読み取りの終了を検知することができ、コマンドのやり取りに伴うオーバーヘッドを軽減でき、画像処理のパフォーマンスを上げることができる。
【0014】
また、一実施例の画像処理装置は、スキャナ機能を持つマスターになり得るスキャナターゲットデバイスと、メモリを持つマスターになり得るメモリターゲットデバイスと、これらのスキャナターゲットデバイスとメモリターゲットデバイスとを接続する汎用バスと、を備え、前記メモリターゲットデバイスは、前記スキャナターゲットデバイス中のスキャナ機能における主走査長×Nラインの2つのトグルバッファと、前記スキャナターゲットデバイス側からの画像データをこれらのトグルバッファにより交互に受信させるトグル動作制御手段と、を有する。
【0015】
従って、スキャナ機能により画像を取り込む対象としている原稿の紙送り方向の長さが長く、取り込もうとしている画像データの量がメモリターゲットデバイスが保有しているメモリ量よりも大きい場合であっても、主走査長×Nラインの2つのトグルバッファを用意して、交互に受信させることにより、コントローラが保有するメモリよりも大きい画像データとなる原稿の画像読み取りが可能となる。
【0016】
また、一実施例の画像処理装置は、スキャナ機能を持つマスターになり得るスキャナターゲットデバイスと、メモリを持つマスターになり得るメモリターゲットデバイスと、これらのスキャナターゲットデバイスとメモリターゲットデバイスとを接続する汎用バスと、を備え、前記メモリターゲットデバイスは、前記スキャナターゲットデバイス中のスキャナ機能における主走査長×Nラインの2つのトグルバッファと、前記スキャナターゲットデバイス側からの画像データをこれらのトグルバッファにより交互に受信させるトグル動作制御手段と、各々の前記トグルバッファに対する前記スキャナターゲットデバイスの画像の書き込みを検知し、一定の時間内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定するライン数決定手段と、を有する。
【0017】
従って、スキャナ機能により画像を取り込む対象としている原稿の紙送り方向の長さを予め知ることができなくて、かつ、スキャナが画像を取り込む対象としている原稿の紙送り方向の長さが長く、取り込もうとしている画像データの量がメモリターゲットデバイスが保有しているメモリ量よりも大きい場合であっても、主走査長×Nラインの2つのトグルバッファを用意し、交互に受信させるとともに、メモリターゲットデバイスが各々のトグルバッファに対する画像の書き込みを検知し、一定の時間内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定することにより、メモリターゲットデバイスが保有するメモリよりも大きい画像データとなる原稿の画像読み取りが可能となり、かつ、原稿のサイズが不明の場合でも原稿読み取りの終了を検知できる。
【0018】
また、一実施例の画像処理装置において、前記ライン数決定手段は、主走査長×Nラインの前記トグルバッファの先頭アドレスと主走査長と、前記トグルバッファのトグル回数と、最終のデータが書き込まれる前記トグルバッファに対して書き込まれたライン数とから、書き込まれた総ライン数を、書き込まれた総ライン数=(トグルバッファのトグル回数×N)+(最終トグルバッファの書き込みライン数)
で計算する。
【0019】
従って、トグルバッファを用いる場合に、原稿のサイズを適正に決定することができる。
【0020】
また、一実施例の画像処理装置において、前記トグル動作制御手段は、前記トグルバッファの最終アドレスに対する書き込みが行われたことを監視し、当該書き込みにより当該トグルバッファのバッファフルを検知してCPUにトグル用の割り込みを発生させる。
【0021】
従って、最終アドレスに対する書き込みによりトグルバッファのバッファフルを検知してCPUにトグル用の割り込みを発生させるので、書き込まれたアドレスを比較するだけで、トグルバッファがフルであることを知ることができる。
【0022】
また、一実施例の画像処理装置において、前記トグル動作制御手段は、前記トグルバッファの最終アドレスに対する書き込みを監視するための最終アドレスの比較処理のため、アドレスの下位mビットを前記スキャナターゲットデバイスのデータ転送時のバースト長に応じてマスクする。
【0023】
従って、アドレスの下位mビットをスキャナターゲットデバイスのデータ転送時のバースト長に応じてマスクすることにより、バースト転送のように先頭アドレスしか情報がない場合でもアドレスを比較することができる。
【0024】
また、一実施例の画像処理装置において、前記スキャナターゲットデバイスが前記メモリターゲットデバイスへの書き込みを行った場合に、書き込み動作完了を検知するタイミングを、前記メモリターゲットデバイス内部のメモリアービタがメモリアクセスを受け付けた時とするタイミング制御手段を備える。
【0025】
従って、メモリへの書き込みは汎用バス側で完了していたとしても実メモリに書かれたかどうかは確定しないが、メモリへの受付が済んだ時点でアドレス割り込みを発生することで、データの書き込みと読み出しデータの一致を保証することができる。
【0026】
また、一実施例の画像処理装置において、前記汎用バスがPCI(Peripheral Component Interconnect)又はPCI−Xである。
【0027】
従って、請求項1ないし7の何れか一記載の画像処理装置を実現する上で、汎用バスとして一般的なPCI又はPCI−Xを用いることができる。
【0028】
【発明の実施の形態】
本発明の一実施の形態を図1ないし図18に基づいて説明する。
【0029】
まず、本実施の形態が適用される画像処理装置の基本構成と基本動作を説明する。
【0030】
[基本構成その1と基本動作]
▲1▼ 初期化
エンジン(110)はPCIバス(109)を介してコントローラ(101)と接続される。ここに、エンジン(110)は、PCIバス(109)に直結可能なプリンタエンジン、スキャナエンジン、複写機エンジン等であるが、本実施の形態では、スキャナ機能を持つマスターとなり得るスキャナターゲットデバイスであり、少なくともスキャナ機能を有するエンジンを意味する。汎用バスとしてのPCIバス(109)は、ここでは、エンジン接続用の2番目(2nd)のPCIバスである。
【0031】
エンジン(110)中のプリンタに電源が投入されると、CPU(102)はサウスブリッジSB(105)の先のBIOS(図示せず)から起動を開始して、ノースブリッジNB(103)の初期化、サウスブリッジSB(105)の初期化を行う。ノースブリッジNB(103)は、CPU(102)とメモリ、AGP(106)、サウスブリッジSB(105)を接続するためのブリッジであり、サウスブリッジSB(105)は、ノースブリッジNB(103)とROM、PCIデバイス、周辺デバイスとを接続するためのブリッジである。
【0032】
その初期化の最中にグラフィック専用バスであるアクセラレイテッド・グラフィック・ポートAGP(106)を介してASIC(108)のAGPバス側のPCI−CONFIGレジスタ(401)(図2参照)をアクセスし、ベースアドレスレジスタBAR0(402),BAR1(403)を設定し、ASIC(108)のAGPデバイスとしての初期化を完了する。ベースアドレスレジスタBAR0(402)は、ローカルメモリMEM−C(107)をマッピングするためのアドレスレジスタであり、ベースアドレスレジスタBAR1(403)は、内部レジスタ、PCI MEM空間(602)(図4参照)、PCI I/O空間(601)(図4参照)をマッピングするためのアドレスレジスタである。
【0033】
ASIC(108)のAGPデバイスとしての初期化が完了すると、ASIC(108)の内部レジスタをアクセスするができる。内部レジスタの中には、DMACにアクセス先を知らせるための、図3に示すようなAGPMEMBASEレジスタ(501)とLOCALMEMBASEレジスタ(502)がある。AGPMEMBASEレジスタ(501)はNB(103)のAGP空間(604)がASIC(108)内のどのアドレスにマッピングされるか設定され、LOCALMEMBASEレジスタ(502)はASIC(108)が直接管理しているローカルメモリMEM−C(107)をどこにマッピングするか設定する。AGPMEMBASEレジスタ(501)にはAGP空間の先頭アドレス(612)(図4参照)が設定され、LOCALMEMBASEレジスタ(502)にはMEM−C空間の先頭アドレス(611)(図4参照)が設定される。
【0034】
マッピングが完了するとメモリマップは図4に示すようになる。
【0035】
CPU(102)から見た場合、システムメモリはMEM−P(605)の位置に存在し、その上にAGP空間(604)がマッピングされる。AGP空間(604)の設定はNB(103)のレジスタに設定する。
【0036】
それより、上位のアドレスにはPCI空間にマッピングされたレジスタが見える。
【0037】
内部レジスタ空間(603)とPCI MEM空間(602)とPCI I/O空間(601)とはPCI CONFIG空間(303)(図5参照)のレジスタBAR0(402)で設定される。ASIC(108)の管理下にあるローカルメモリMEM−C(107)はレジスタBAR1(403)で設定され、CPU(102)からPCI経由でアクセスすることができる。
【0038】
レジスタBAR0(402)に設定されるベースアドレスは内部レジスタ(608)の先頭を意味しており、PCI MEM空間(607)とPCI I/O空間(606)はベースアドレスに対するオフセットで固定的に定義される。
【0039】
PCI MEM空間(607)をCPU(102)がアクセスするとそのライトアクセスはポストされ、CPU(102)は解放されて、次の仕事にかかることができる。そのライトアクセスは2nd-PCI(109)の同じアドレスのPCI MEM空間(615)にライトされる。PCI I/O空間(606)に対するライトアクセスも同様に、2nd-PCI(109)のPCI I/O空間(616)に対してライトされる。
【0040】
また、CPU(102)がPCI MEM空間(602)をリードアクセスすると、そのアクセスはNB(103)でAGPアクセスに変換され(PCIの66MHz相当)、ASIC(108)のPCI MEM空間(607)をリードアクセスする。ASIC(108)は2nd-PCI(109)のPCI MEM空間(615)をアクセスするがデータをリードするまでには時間がかかるので、一旦、CPU(102)からのAGPアクセスに対して、リトライを返す。NB(103)はリトライ信号を受け取ると、また、リードアクセスを繰り返す。
【0041】
ASIC(108)が2nd-PCI(109)から、データをリードして、データが用意できると、データをNB(103)に返す。NB(103)はCPU(102)でデータを渡して、そのトランザクションは完了する。
【0042】
2nd-PCI(109)に接続されるエンジン(110)にはPCI−CONFIGレジスタが存在し、そのベースアドレスをPCI MEM空間(615)内のどこかにマッピングすることでエンジン(110)のエンジンPCIレジスタ(702)(図6参照)をアクセスできるようになる。エンジン(110)からアクセスするために、ASIC(108)の2nd-PCI(109)側にもPCI-CONFIGレジスタ(310)(図5参照)が存在する。NB(103)のAGP空間(604)をアクセスするためのベースレジスタや、ASIC(108)の管理下のメモリMEM−C(610)(図4参照)をアクセスするためのベースレジスタや、ASIC(108)の画像入力用DMACの入力アドレスを設定するためのベースレジスタや、ASIC(108)の画像出力用DMACの出力アドレスを設定するためのベースレジスタなどがある。
【0043】
なお、ASIC(108)を示す図5において、
AGP(301):NBと接続されるAGPバス、
AGPユニット(302):AGPのバスプロトコルを実行するユニット、
CONFIG(303):AGP(301)のためのPCIのCONFIGレジスタ、
MASTER(304):AGPのバスマスタ機能を実行するユニット、
TARGET(305):AGP(301)に包含されるPCIのターゲット機能を実行するユニット、
内部レジスタ(306):CPU(102)からアクセスされる、ASIC(103)の各機能に必要とされるレジスタ、
DMAC(307):ローカルメモリMEM−C(107)に対してDMA転送すためのDMAコントローラ、
RAMC(308):ローカルメモリMEM−C(107)を制御するためのRAMコントローラ、
メモリバス(309):メモリデバイスを接続するメモリ専用のバス、
CONFIG(310):2nd‐PCIバス(109)側のPCI−CONFIGレジスタ、
MASTER(311):PCIのバスマスタ機能を実行するユニット、
TARGET(312):PCIのターゲット機能を実行するユニット、
PCIユニット(313):PCIのバスプロトコルを実行するユニット、
PCI(314):エンジン(110)などと接続されるPCIバス、
である。
【0044】
また、図1において、ASIC(108)には、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージであるHDD(112)や、外部接続用のネットワークI/F(113)等も接続されている。
【0045】
マッピングが終了すると図4に示すようになり、CPU(102)はメモリマップに従ってアクセスすることができるようなる。また、エンジン(110)は図7に示すようなメモリマップに従って、メモリをアクセスすることができるようになる。2nd-PCI空間を示す図7において、エンジンPCI(801)はエンジン(110)側のレジスタ空間、Vin(802)はビデオ入力用FIFOアドレス空間、Vout(803)はビデオ出力用FIFOアドレス空間、AGP(804)は2nd-PCI(109)側から見えるAGP空間、MEM−C(805)は2nd-PCI(109)側から見えるMEM−C(107)のメモリ空間である。
【0046】
エンジン(110)も電源投入後、自己診断などを行い、CPU(102)によるマッピングを待っている。
【0047】
初期化終了とともにエンジン(110)もCPU(102)と通信することが可能になる。
【0048】
コントローラ(101)では、ソフトウエアの初期化が行われ、完了すると操作部(111)にプリント/コピー可能である旨のメッセージが表示され、ユーザからの指示待ち或いはホストからのデータ受信に備えて待機状態になる。
【0049】
▲2▼コピー動作(スキャナとプロッタ部から構成される)
画像を読み取るために、まず、ユーザは原稿を画像形成装置のエンジン(110)のスキャナ部にセットする。
【0050】
操作部(111)から、コピー条件の指示をして、操作部(110)のスタートキーを押下することで、スキャン動作がスタートする。コピー開始の指示を受けたコントローラ(101)は2nd-PCI(109)を経由してエンジン(110)スキャンを開始するように指示する。
【0051】
ここで、エンジン(110)の概略構成例を図8に示す。なお、紙搬送部は省略してある。
【0052】
原稿の画像をCCD(1201)で読み取り、読み取ったアナログ信号レベルをA/D変換してから、シェーディング補正、MTF補正、γ補正等の画像処理を行う入力用画像処理部1(1202)を経由して、画像シフト部(1203)で主走査方向のシフト処理を行い、ユーザに指定された倍率で拡大/縮小等の変倍処理を行う変倍処理部(1204)を経由して、圧縮器(エンコーダ)(1205)で多値画像データを符号に変換され、PCIのバスプロトコルを実行する部分とDMACとからなるPCI部(1206)で、コントローラ(101)のASIC(108)を経由して、メモリMEM−C(107)に保存される。
【0053】
図8中に示すPCIバス(1211)と図1中に示した2nd‐PCI(109)とは同じものである。
【0054】
次にプリント出力処理を説明する。メモリMEM−C(107)への画像の読み込みが終了すると、コントローラ(101)はエンジン(110)に出力する指示を発行し、エンジン(110)は指示に従って、PCI部(1206)がPCIバス(1211)を経由して、コントローラ(101)から画像データを読み込もうとする。つまり、エンジン(110)はPCIのリードトランザクションを発生し、ASIC(109)に対してリード要求を出す。ASIC(109)は要求に応じてメモリMEM−C(107)から画像データを読み出して、エンジン(110)へ渡す。
【0055】
エンジン(110)のPCI部(1206)がコントローラ(101)から画像データを受取ると伸長部(デコーダ)(1210)で符号データを伸長(復号)して元のデータに戻し、画像シフト処理部(1209)で画像出力のためのシフト処理を行い、出力用画像処理(1208)を経由して、感光体に描画するためのレーザードライバボードLDB(1207)へ最終段の画像データを渡し、転写、現像、定着され、用紙に印字されて排出トレイに出力される。
【0056】
[基本構成その2と基本動作]
▲1▼初期化
図9に基本構成を示す。
【0057】
スキャナ/プロッタを有してスキャナ機能を持つマスターとなり得るスキャナターゲットデバイスとしてのエンジン(4010)は汎用バスであるPCI(4009)を介してメモリターゲットデバイスとしてのコントローラ(4001)と接続される。
【0058】
電源を投入すると、エンジン(4010)は自己診断を開始し、終了するとエンジン(4010)内部を初期化して、準備が整うとPCI(4009)と併設された信号ENGRDYをアサートしてコントローラ(4001)に知らせる。
【0059】
電源投入と同時にコントローラ(4001)のCPU(4003)は動作を開始し、ブート情報をASIC(4002)から受取ると、その情報に従って自らを初期化し、ASIC(4002)に対してブートアドレスを出力し、プログラムコードを要求する。ASIC(4002)はCPU(4003)の要求に従って、ROM(4004)へアドレスを出力し、必要なプログラムコードを読み出し、CPU(4002)へ渡す。この動作を繰り返して、CPU(4002)によりコントローラ(4001)上のデバイスが初期化される。その間、操作部(4007)には「シバラクオマチクダサイ」というようなメッセージが表示され、その後、エンジン(4010)がレディであることを確認して、操作部(4007)に「コピーデキマス」と表示する。
【0060】
▲2▼コピー動作(スキャナとプロッタ部から構成される)
画像を読み取るために、まず、ユーザは原稿を画像形成装置のエンジン(4010)のスキャナ部にセットする。操作部(4007)から、コピー条件の指示をして、操作部(4007)のスタートキーを押下することで、スキャン動作がスタートする。コピー開始の指示を受けたコントローラ(4001)はPCI(4009)を経由してエンジン(4010)にスキャンを開始するように指示する。
【0061】
エンジン1010の構成を図8を参照して説明する。なお、紙搬送部は省略してある。
【0062】
原稿の画像をCCD(1201)で読み取り、読み取ったアナログ信号レベルをA/D変換してから、シェーディング補正、MTF補正、γ補正等の画像処理を行う入力用画像処理部1(1202)を経由して、画像シフト部(1203)で主走査方向のシフト処理を行い、ユーザに指定された倍率で拡大/縮小等の変倍処理を行う変倍処理部(1204)を経由して、圧縮器(エンコーダ)(1205)で多値画像データを符号に変換され、PCIのバスプロトコルを実行する部分とDMACとからなるPCI部(1206)で、コントローラ(4001)のASIC(4002)を経由して、メモリMEM−C(4005)に保存される。
【0063】
図8中に示すPCIバス(1211)と図9中に示したPCI(4009)とは同じものである。
【0064】
次にプリント出力処理を説明する。MEM−C(4005)への画像の読み込みが終了すると、コントローラ(4001)はエンジン(4010)に出力する指示を発行し、エンジン(4010)は指示に従って、PCI部(1206)がPCIバス(1211)を経由して、コントローラ(4001)から画像データを読み込もうとする。つまり、エンジン(4010)はPCIのリードトランザクションを発生し、ASIC(4002)に対してリード要求を出す。ASIC(4002)は要求に応じてMEM−C(4005)から画像データを読み出して、エンジン(4010)へ渡す。
【0065】
エンジン(4010)のPCI部(1206)がコントローラ(4001)から画像データを受取ると伸長部(デコーダ)(1210)で符号データを伸長(復号)して元のデータに戻し、画像シフト処理部(1209)で画像出力のためのシフト処理を行い、出力用画像処理(1208)を経由して、感光体に描画するためのレーザードライバボードLDB(1207)へ最終段の画像データを渡し、転写、現像、定着され、用紙に印字されて排出トレイに出力される。
【0066】
[操作部構成]
基本構成その1,2に共通な操作部の構造を図10に示す。本実施の形態では、プリンタ単体動作の構成は対象外とするので、基本構成その1,2における▲2▼プリンタ動作は含まない。
【0067】
操作部(4501)には、タッチパネル付き液晶表示部(4502)があり、メニューを表示し、機能を選択するのに使用される。初期設定キー(4503)は各機能コピー/プリンタ/FAX/ネットワークなどの設定を行うときに押下され、タッチパネル付き液晶表示部(4502)に設定画面が表示される。
【0068】
各種機能キーのうち、コピー機能キー(4504)はコピー機能のメニュー画面を選択するために使用される。以下、同様にドキュメントボックス機能キー(4505)はドキュメントボックス機能、プリンタ機能キー(4506)はプリンタ機能、スキャナ機能キー(4507)はスキャナ機能、ファックス機能キーはファックス機能のメニューを選択する。
【0069】
ファックス機能選択時に使用される、手動受信キー(4510)、オンフックキー(4511)、ポーズ/リダイアルキー(4512)、トーンキー(4513)がある。数字キー(4519)は枚数の指定や電話番号の入力などに使用される。プログラムロードキー(4515)は予め定義された設定をロードするためのキーで、プログラムロードキーを押した後、数字キー(4516)を押すことで対応した番号のプログラムをロードすることができる。リセットキー(4516)は現在表示されているメニューをデフォルトの状態に戻すために使用される。予熱キー(4517)は画像処理装置を予熱モードに移行させたいときに使用する。予熱モードとは操作部などの電源を切って、エンジンの定着部のヒートローラだけを温めている待機状態のことである。割り込みキー(4518)は、現在コピーしている動作を止めて、途中で別のコピーを割り込ませるために使用される。割り込み完了後は前に状態で再開される。お試しキー(4522)は、2部以上の大量印刷して時にとりあえず一部だけ出力してみるときに使用される。スタートキー(4521)はコピー/ファックス/スキャンなどの開始に使用される。クリアキー(4520)はコピー枚数のクリアなどに使用される。
【0070】
[ソフトウエア構成]
基本構成その1,2に共通なソフトウエア構成を図11に示す。
【0071】
ハードウエア(5017)は基本構成その1又は基本構成その2に示した構成とされている。エンジンEngine(5016)はプロッタ/スキャナを含み、汎用OS(5014)とはエンジンコマンドI/F(5015)と呼ばれるAPIで接続される。汎用OS(5014)は、システムを統括するUNIX(登録商標)と同等の機能を持つOSである。
【0072】
SRM:システムリソースマネージャ(5013)はシステムのリソース、例えば、メモリやDMACなどの調停を行う部分であり、SCS:システムコントロールサービス(5010)から利用される。
【0073】
ECS:エンジンコントロールサービス(5007)は、エンジン(5016)とのコマンド/データの授受などを行うエンジンサービスを提供する。MCS:メモリコントロールサービス(5008)は、システムのメモリ管理サービスを提供する。OCS:オペレーションパネルコントロールサービス(5009)は操作部に表示したり、操作部からの入力を扱うための操作部サービスを提供する。FCS:ファックスコントロールサービス(5012)は、ファックスコントロールユニットを制御するためのファックスサービスを提供する。NCS:ネットワークコントロールサービス(5011)は、ネットワークを使うための各種サービスを提供する。
【0074】
これらのコントロールサービスを集めたサービス層の上位にはアプリケーション層が存在し、それらとの間にはサービスAPI(5006)と呼ばれるAPIで接続される。
【0075】
アプリケーション層には、プリンタとして動作するPRINT−APL(5001)、コピーとして動作するCOPY−APL(5002)、ファックスとして動作するFAX−APL(5003)、スキャナとして動作するSCAN−APL(5004)、蓄積された文書をネットワーク経由で取り出したりするNETWORK−APL(5005)がある。
【0076】
次に、このような基本構成、基本動作等を利用した本実施の形態の特徴的構成例とその動作を説明する。
【0077】
[構成例1]
本構成例1においては、構成を図1として、通常の読み取り動作は図12に示すような主走査の先頭でアサートされる同期信号LSYNC(1804)に基づいて、その周期内に連続して、エンジン(110)が1ライン分の画像データをコントローラ(101)のMEM−C(107)へ転送する。そのため、1ライン周期以上の間、画像転送がないということは、原稿が終了したと考えることができる。図12中、(1801)は主走査方向と副走査方向とで決まる用紙サイズ、FGATE(1802)は用紙の副走査の有効範囲を示す信号、LGATE(1803)は用紙の主副走査の有効範囲を示す信号である。
【0078】
即ち、エンジン(110)が画像を取り込む対象としている原稿の紙送り方向(副走査方向)の長さを予め知ることができない場合に、コントローラ(101)が同期信号LSYNC(1804)によりエンジン(110)側での画像の書き込みを検知し、一定の時間(1ライン周期以上の間)内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定するようにしたものである(コントローラ(101)中のCPU(102)が有するライン数決定手段の機能)。
【0079】
この方法で検知することで、CPU(102)はエンジン(110)にコマンドを発行しなくても原稿の長さを知ることができ、コマンドのやり取りのオーバーヘッドを軽減でき、画像処理のパフォーマンスを上げることができる。
【0080】
なお、本構成例1はもちろん、以下の構成例でも、汎用バスとしてはPCI(109)に限らず、PCI−Xであってもよい。
【0081】
また、基本構成その1の例で説明したが、基本構成その2の場合でも同様である。
【0082】
[構成例2]
本構成例においては、図13に示すように2つのトグルバッファ1(6103),2(6107)を用意する。これらのトグルバッファ1(6103),2(6107)は、主走査長×Nライン分のバッファ容量を有する。また、書き込まれたデータをカウントしてライン数を計算するために、主走査長レジスタを用意し、書き込まれたデータ量を主走査長で割って、ライン数をカウントする副走査ライン数カウンタ1(6104)(,2(6108),…)と書き込まれた領域を判定するために領域を指定する領域の先頭アドレスを示すスタートアドレスレジスタSA1(6102)(,SA2(6106),…)と領域の終了を示すエンドアドレスレジスタEA1(6105)(,EA2(6109),…)とトグルバッファ1(6103)又は2(6107)の最後まで書き込まれたことで割り込みを発生するためのアドレス割り込みレジスタを設け、アドレス割り込みレジスタにはエンドアドレスレジスタEA1(6105)を設定し、トグルバッファ1(6103)の最終アドレスまで書き込みが終わったら、割り込みが発生するように設定する。同様に、トグルバッファ2(6107)に関するレジスタ群に設定し、トグルバッファ1(6103)又は2(6107)をアドレス割り込みを使って交互にアクセスする。このアドレス割り込みレジスタによる割り込み処理がトグル動作制御手段の機能として実行される。
【0083】
このとき、エンジン(6101)(エンジン(110)に相当する)は、画像データをトグルバッファ1(6103)に或る設定されたライン数転送したら、次にトグルバッファ2(6107)へ転送し、その後、交互にトグルバッファを使用するような転送が可能なこととする。
【0084】
従って、エンジン(6101)中のスキャナが画像を取り込む対象としている原稿の紙送り方向の長さが長く、取り込もうとしている画像データの量がコントローラ(101)が保有しているメモリ量よりも大きい場合でも、原稿の画像読み取りが可能となる。
【0085】
[構成例3]
本構成例においては、基本的には、構成例2に準ずる。即ち、図13に示すように2つのトグルバッファ1(6103),2(6107)を用意する。これらのトグルバッファ1(6103),2(6107)は、主走査長×Nライン分のバッファ容量を有する。また、書き込まれたデータをカウントしてライン数を計算するために、主走査長レジスタを用意し、書き込まれたデータ量を主走査長で割って、ライン数をカウントする副走査ライン数カウンタ1(6104)(,2(6108),…)と書き込まれた領域を判定するために領域を指定する領域の先頭アドレスを示すスタートアドレスレジスタSA1(6102)(,SA2(6106),…)と領域の終了を示すエンドアドレスレジスタEA1(6105)(,EA2(6109),…)とトグルバッファ1(6103)又は2(6107)の最後まで書き込まれたことで割り込みを発生するためのアドレス割り込みレジスタを設け、アドレス割り込みレジスタにはエンドアドレスレジスタEA1(6105)を設定し、トグルバッファ1(6103)の最終アドレスまで書き込みが終わったら、割り込みが発生するように設定する。同様に、トグルバッファ2(6107)に関するレジスタ群に設定し、トグルバッファ1(6103)又は2(6107)をアドレス割り込みを使って交互にアクセスする。このアドレス割り込みレジスタによる割り込み処理がトグル動作制御手段の機能として実行される。
【0086】
このとき、エンジン(6101)(エンジン(110)に相当する)は、画像データをトグルバッファ1(6103)に或る設定されたライン数転送したら、次にトグルバッファ2(6107)へ転送し、その後、交互にトグルバッファを使用するような転送が可能なこととする。
【0087】
また、エンジン(6101)は原稿が終了すると転送を終了する。このとき、トグルバッファ1(6103)又は2(6107)に対して、1ライン周期以上の時間、ライトアクセスがなければタイムアウト割り込みを発生し、この時点で原稿が終了したことを知ることができる。
【0088】
即ち、エンジン(6101)が画像を取り込む対象としている原稿の紙送り方向(副走査方向)の長さを予め知ることができない場合に、コントローラ(101)が各々のトグルバッファ1,2(6103)又は(6107)に対するエンジン(6101)側での画像の書き込みを検知し、一定の時間(1ライン周期以上の間)内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定するようにしたものである(コントローラ(101)中のCPU(102)が有するライン数決定手段の機能)。
【0089】
この方法で検知することで、CPU(102)はエンジン(110)にコマンドを発行しなくても原稿の長さを知ることができ、コマンドのやり取りのオーバーヘッドを軽減でき、画像処理のパフォーマンスを上げることができる。
【0090】
[構成例4]
本構成例は、構成例2及び図13で説明した内容に準ずるものであり、そのライン数決定処理に関する。
【0091】
図13において、エンジン(6101)は原稿が終了すると転送を終了する。コントローラ(101)は原稿の副走査長を知るために、トグルバッファ1(6103)又は2(6107)のトグル回数と、最終書き込みが行われてタイムアウトが発生したトグルバッファ1(6103)又は2(6107)のラインカウンタの数から、原稿の副走査ライン数を計算する。
【0092】
トグルバッファ1(6103),2(6107)のサイズの決め方は、主走査長のNライン分の大きさとしておくことで、Nラインずつ交互にトグルバッファ1(6103)又は2(6107)に書き込まれることになる。そのため、トグル回数をTgとし、最終トグルバッファ1(6103)又は2(6107)のタイムアウトが発生した時のラインカウンタの値をLcとして、副走査ライン数Lsubは、
Lsub=N*Tg+Lc
として、求めることができる。
【0093】
そのときの制御処理例の概略フローチャートを図14に示す。また、レジスタ構成例を図15及び図16に示す。
【0094】
即ち、一番初めのトグルバッファを設定し、かつ、タイムアウトのモードとしてMode=0に設定した後、タイムアウト割り込みを監視し、割り込みがなければ、アドレス割り込みを監視し、アドレス割り込みがあるまでそのトグルバッファに対する書き込みを続ける。アドレス割り込みがあれば、トグル回数をカウントし(+1)、次のn番目(n=2)のトグルバッファを設定し、かつ、タイムアウトのモードとしてMode=1に設定した後、タイムアウト割り込みを監視し、割り込みがなければ、アドレス割り込みを監視し、アドレス割り込みがあるまでそのトグルバッファに対する書き込みを続ける。アドレス割り込みがあれば、トグル回数をカウントし(+1)、次のn番目(n←n+1)のトグルバッファを設定する。これらの処理において、タイムアウト割り込みが発生すると、各々のモードに応じたタイムアウト処理を行って終了する。
【0095】
また、図15に示すレジスタ構成において、
スタートアドレスレジスタ(6301):領域の先頭アドレスを設定するレジスタ、
エンドアドレスレジスタ(6302):領域の終了アドレスを設定するレジスタ、
イメージ幅レジスタ(6303):領域に転送される画像データの主走査幅を設定するレジスタ、
ラインカウントレジスタ(6304):領域に転送された画像データのライン数を保持するレジスタ、
タイムアウト時間レジスタ(6305):タイムアウト割り込みを発生させるまでの時間を設定するレジスタ、
タイムアウトイネーブルレジスタ(6306):タイムアウト割り込み機能を有効/無効に設定するレジスタ、
タイムアウトモードレジスタ(6307):タイムアウトの判定の仕方を設定するレジスタ、
アドレスレジスタ(6308):アクセスされたら割り込みを発生するアドレスを設定するレジスタ、
アドレスマスクレジスタ(6309):アドレスの比較をしないビットを設定するレジスタ、
アドレスイネーブルレジスタ(6310):アドレス割り込みの機能を有効/無効に設定するレジスタ、
である。
【0096】
また、図16に示すタイムアウトモードレジスタ(6307)のレジスタ構成において、Mode(6401)は、タイムアウトの判定条件を切り替えるレジスタである。
【0097】
ここで、タイムアウトの判定条件が、タイムアウト機能をONしてから、最初のアクセスがあってからタイマーをカウントするモードとタイムアウト機能をONしたら、直ちにタイマーをカウントするモードの2つのモードについて図17に示す。
【0098】
Mode=0のときは、最初のアクセスが起きてからタイムアウト用のカウンタをカウント開始し、2番目以降のアクセスが一定時間来なければ割り込みを発生する。
【0099】
Mode=1のときは、割り込み機能をONすると直ちにカウントを開始して、最初のアクセスからタイムアウトを検出する。
【0100】
この2つのモードはスキャナにコマンドを発行して、実際に画像データが転送されてくるまでには原稿の搬送など時間がかかる処理が存在するので、初めのアクセスがあるまでカウントを開始しない機能が必要なので用意した。Mode=1については、トグルバッファの終了と同時に原稿が終了した場合、最初のアクセスが来ない場合があるので2番目のトグルバッファ以降は、データが連続で送られてくることを前提として、割り込み機能をONしたら、直ちにカウントする機能が必要となる。
【0101】
[構成例5]
本構成例においては、トグルバッファ1(6103),2(6107)を指定する手段を先頭アドレスと終了アドレスとした場合に、或る設定されたアドレスに対するデータアクセスにより、割り込みが発生する機能を使って、トグルバッファ1(6103),2(6107)の最終アドレスをアドレス割り込みレジスタに設定することで、トグルバッファ1(6103),2(6107)に対する書き込みが終了したことを知る手段とすることができる。
【0102】
即ち、主走査長×Nラインのトグルバッファ1(6103)又は2(6107)にデータが受信され、当該トグルバッファ1(6103)又は2(6107)がフルになったことを検知する手段は、当該トグルバッファ1(6103)又は2(6107)の最終アドレスに対する書き込みが行われたことを監視してCPU(102)に割り込みを発生させることで、トグルバッファ1(6103)又は2(6107)に対する書き込みが終了したことが分かる。つまり、書き込まれたアドレスを比較するだけで、トグルバッファ1(6103)又は2(6107)がフルであることを知ることができる。
【0103】
[構成例6]
本構成例においては、アドレス割り込みレジスタに設定するアドレスは、PCIやPCI−Xのバースト転送時、バーストの先頭アドレスしか知らされない場合があり(図18にPCIのトランザクションの様子を示す)、単純にアドレス比較では判定できない。
【0104】
PCIのトランザクションの様子を示す図18において、
LSYNC(1901):ライン同期信号、
DREQ(1902):データリクエスト、
DATA(1903):1ライン分のデータ転送、
XREQ(1904):PCIバスのバスリクエスト信号、
XGNT(1905):PCIバスのバスグラント信号、
TRANZ(1906):PCIバスのバストランザクション信号、
PCICLK(1907):PCIの基本クロック、
XFRAME(1908):PCIのFRAME信号、
XDEVSEL(1909):PCIのDEVSEL信号、
XIRDY(1910):PCIのIRDY信号、
XTRDY(1911):PCIのXTRDY信号、
AD[31:0](1912):PCIのアドレス/データバス信号、
CBE[3:0](1913):PCIのコマンド/バイとイネーブル信号、
である。
【0105】
そこで、本構成例では、アドレスの下位mビットをマスクし、そのビットを除いたアドレスを比較することでアドレスの一致を判定することができるようにしたものである。バースト転送長に応じて、マスクするmビットを決めることができる。例えば、バースト長が4ワードであれば、アドレス的には下位4ビットマスクすれば、アドレスを比較することができる。ただし、バースト開始アドレスは4ワードバウンダリでなければならない。
【0106】
よって、バースト転送のように先頭アドレスしか情報がない場合でもアドレスを比較することができる。
【0107】
[構成例7]
本構成例においては、PCIバス(汎用バス)から、メモリへのアクセスを行う場合に、アドレス比較を行うユニットとして、PCIのユニットで行うとライトアクセスはポスト動作であるので、実際にメモリに書かれなくても比較することができる。
【0108】
しかし、その比較時刻とメモリに実際に書かれる時刻がずれるので、トグルバッファ1(6103),2(6107)への書き込み動作が完全に完了したことを保証するために、メモリのアービタでメモリアクセスが受け付けられたことを示す信号が返ってきてから、アドレス割り込みを発生させるようにしたものである。
【0109】
このように、メモリへの受付が済んだ時点でアドレス比較のための割り込みを発生することで、データの書き込みと読み出しデータの一致を保証することができる。
【0110】
【発明の効果】
上記実施例の発明によれば、メモリターゲットデバイスが、メモリに対するスキャナターゲットデバイスの画像の書き込みを検知し、一定の時間内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定するライン数決定手段を有するので、スキャナ機能により画像を取り込む対象としている原稿の紙送り方向の長さを予め知ることができない場合でも、スキャナターゲットデバイス側とコマンドをやり取りしなくても、原稿読み取りの終了を検知することができ、コマンドのやり取りに伴うオーバーヘッドを軽減でき、画像処理のパフォーマンスを上げることができる。
【0111】
また、上記実施例の発明によれば、スキャナ機能により画像を取り込む対象としている原稿の紙送り方向の長さが長く、取り込もうとしている画像データの量がメモリターゲットデバイスが保有しているメモリ量よりも大きい場合であっても、主走査長×Nラインの2つのトグルバッファを用意して、交互に受信させるようにしたので、コントローラが保有するメモリよりも大きい画像データとなる原稿の画像読み取りを行わせることができる。
【0112】
また、上記実施例の発明によれば、スキャナ機能により画像を取り込む対象としている原稿の紙送り方向の長さを予め知ることができなくて、かつ、スキャナが画像を取り込む対象としている原稿の紙送り方向の長さが長く、取り込もうとしている画像データの量がメモリターゲットデバイスが保有しているメモリ量よりも大きい場合であっても、主走査長×Nラインの2つのトグルバッファを用意し、交互に受信させるとともに、メモリターゲットデバイスが各々のトグルバッファに対する画像の書き込みを検知し、一定の時間内に次の書き込みがないことを検知したときに、原稿が終了したとして原稿の読み取りライン数を決定するようにしたので、メモリターゲットデバイスが保有するメモリよりも大きい画像データとなる原稿の画像読み取りが可能となり、かつ、原稿のサイズが不明の場合でも原稿読み取りの終了を検知することができる。
【0113】
また、上記実施例の発明によれば、書き込まれた総ライン数=(トグルバッファのトグル回数×N)+(最終トグルバッファの書き込みライン数)で計算するようにしたので、トグルバッファを用いる場合に、原稿のサイズを適正に決定することができる。
【0114】
また、上記実施例の発明によれば、最終アドレスに対する書き込みによりトグルバッファのバッファフルを検知してCPUにトグル用の割り込みを発生させるので、書き込まれたアドレスを比較するだけで、トグルバッファがフルであることを知ることができる。
【0115】
また、上記実施例の発明によれば、アドレスの下位mビットをスキャナターゲットデバイスのデータ転送時のバースト長に応じてマスクすることにより、バースト転送のように先頭アドレスしか情報がない場合でもアドレスを比較することができる。
【0116】
また、上記実施例の発明によれば、メモリへの書き込みは汎用バス側で完了していたとしても実メモリに書かれたかどうかは確定しないが、メモリへの受付が済んだ時点でアドレス割り込みを発生することで、データの書き込みと読み出しデータの一致を保証することができる。
【0117】
また、上記実施例の発明によれば、汎用バスとして一般的なPCI又はPCI−Xを用いることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における基本構成その1を示す全体のブロック図である。
【図2】PCI−CONFIGレジスタの構造図である。
【図3】DMAC用空間ベースレジスタの構造図である。
【図4】メモリマップを示す説明図である。
【図5】ASIC構成を示すブロック図である。
【図6】PCI MEM空間を示す説明図である。
【図7】2nd‐PCI空間を示す説明図である。
【図8】エンジンの構成例を示すブロック図である。
【図9】本発明の一実施の形態における基本構成その2を示す全体のブロック図である。
【図10】共通な操作部の構成例を示す平面図である。
【図11】共通なソフトウエア構成を示すブロック図である。
【図12】構成例1のスキャン/プロットの基本信号を示す説明図である。
【図13】構成例2のトグルバッファ方式を説明するためのブロック図である。
【図14】トグルバッファを用いたスキャナ入力時の処理制御例を示す概略フローチャートである。
【図15】レジスタ構成を示す説明図である。
【図16】タイムアウトモードレジスタ構成を示す説明図である。
【図17】Mode1,2の違いを示すタイムチャートである。
【図18】PCI転送の基本タイミング信号を示すタイムチャートである。
【図19】従来の画像処理装置の構成例を示すブロック図である。
【符号の説明】
101 メモリターゲットデバイス
107 メモリ
109 PCI(汎用バス)
110 スキャナターゲットデバイス
1001 メモリターゲットデバイス
4005 メモリ
4009 PCI(汎用バス)
4010 スキャナターゲットデバイス
6103,6107 トグルバッファ

Claims (5)

  1. 原稿を読み取って画像データを生成する読取手段と、前記読取手段が有するスキャナの主走査長×Nライン分の容量を有する2つのトグルバッファと、前記読取手段によって生成された画像データをライン単位に前記トグルバッファの一方に書き込む画像データ書込手段と、前記画像データ書込手段によって書き込まれた画像データが前記トグルバッファの有する容量を満たした場合に、画像データの書込先を他方のトグルバッファに切り替える制御手段と、
    を備えた画像処理装置において、
    前記画像処理装置は、さらに、1ライン周期内に前記トグルバッファの一方に対して次の書き込みがないことを検知した場合、当該検知の直前の書込先となっていたトグルバッファに書き込まれたライン数と、前記制御手段によって画像データの書込先が切り替えられた回数とに基づいて、前記読取手段が有するスキャナの副走査ライン数を算出するライン数算出手段を備えたことを特徴とする画像処理装置。
  2. 前記ライン数算出手段は、前記読取手段が有するスキャナの副走査ライン数を、
    (前記制御手段によって画像データの書込先が切り替えられた回数×N)+(前記検知の直前の書込先となっていたトグルバッファに書き込まれたライン数)
    で計算することを特徴とする請求項1記載の画像処理装置。
  3. 前記制御手段は、前記トグルバッファの最終アドレスに対する書き込みが行われたことを監視し、当該書き込みにより当該トグルバッファのバッファの容量が満たされたことを検知して、画像データの書込先を切り替えるための割り込みをCPUに発生させることを特徴とする請求項1又は2記載の画像処理装置。
  4. 前記制御手段は、前記トグルバッファの最終アドレスに対する書き込みを監視するための最終アドレスの比較処理のため、アドレスの下位の所定ビットを前記読取手段のデータ転送時のバースト長に応じてマスクすることを特徴とする請求項3記載の画像処理装置。
  5. 前記画像データ書込手段が前記トグルバッファへの書き込みを行った場合に、書き込み動作完了を検知するタイミングを、メモリアービタがメモリアクセスを受け付けた時とするタイミング制御手段を備える請求項1乃至4いずれか一記載の画像処理装置。
JP2002079029A 2002-03-20 2002-03-20 画像処理装置 Expired - Fee Related JP3730586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002079029A JP3730586B2 (ja) 2002-03-20 2002-03-20 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079029A JP3730586B2 (ja) 2002-03-20 2002-03-20 画像処理装置

Publications (2)

Publication Number Publication Date
JP2003283710A JP2003283710A (ja) 2003-10-03
JP3730586B2 true JP3730586B2 (ja) 2006-01-05

Family

ID=29228661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079029A Expired - Fee Related JP3730586B2 (ja) 2002-03-20 2002-03-20 画像処理装置

Country Status (1)

Country Link
JP (1) JP3730586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621598A (zh) * 2008-07-02 2010-01-06 株式会社理光 图像形成设备及存储器控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4625781B2 (ja) 2006-03-22 2011-02-02 株式会社東芝 再生装置
JP4764853B2 (ja) * 2007-05-14 2011-09-07 株式会社リコー 画像処理装置
JP5272601B2 (ja) * 2008-09-16 2013-08-28 株式会社リコー 画像形成装置およびデータ転送方法
JP5159846B2 (ja) * 2010-09-07 2013-03-13 株式会社東芝 再生装置および再生装置の再生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621598A (zh) * 2008-07-02 2010-01-06 株式会社理光 图像形成设备及存储器控制方法
US8885202B2 (en) 2008-07-02 2014-11-11 Ricoh Company, Ltd. Image forming apparatus having engine to aquire storage region where image data is to be written, and memory control method using the same

Also Published As

Publication number Publication date
JP2003283710A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
JP3529205B2 (ja) 印刷装置
US8578071B2 (en) Information processing apparatus and inter-processor communication control method
JP4928497B2 (ja) 画像処理装置、画像処理方法、画像処理プログラム及び記憶媒体
JP3730586B2 (ja) 画像処理装置
JP3951791B2 (ja) 画像形成装置、及び画像形成方法
JP2001156987A (ja) 画像形成システム、方法および記憶媒体
JP2019004198A (ja) 電子装置及びプログラム
US8582153B2 (en) Image forming apparatus and method
JP6833491B2 (ja) 情報処理装置
JP2011071657A (ja) 画像処理方法及び画像処理装置
JP2001238019A (ja) データ転送方法とデータ転送制御装置と画像処理装置及び画像形成装置
JP3682442B2 (ja) 画像形成装置
JPH08258365A (ja) 画像出力装置、画像出力システム、画像出力方法および情報処理装置
JP2006338232A (ja) 通信システム
JP3958141B2 (ja) 画像処理装置
JP2018118477A (ja) 画像処理装置とその制御方法、及びプログラム
JP2012064184A (ja) 印刷システムおよびプリンタ
JPH06284282A (ja) 画像形成装置
JP2001338286A (ja) 画像処理方法と装置
JPH1013601A (ja) 画像処理装置
JP2003348338A (ja) 情報処理装置
JP2000079723A (ja) 画像形成装置、情報処理システム、画像処理方法、及び記憶媒体
JP2018086751A (ja) 情報処理装置、情報処理装置の制御法及びプログラム
JP2013129091A (ja) 印刷装置、及び印刷装置の制御方法
JP2006166102A (ja) マルチファンクションシステムコントローラ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050530

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20050620

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees