JP3958141B2

JP3958141B2 - 画像処理装置

Info

Publication number: JP3958141B2
Application number: JP2002223125A
Authority: JP
Inventors: 厚伊達
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-07-31
Filing date: 2002-07-31
Publication date: 2007-08-15
Anticipated expiration: 2022-07-31
Also published as: JP2004064631A; KR20040021525A; CN1874397A; US20040024926A1; CN100479482C; KR100570786B1; US6897872B2; CN1267829C; CN1482554A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵ、メモリ、コンピュータ接続インターフェース、ネットワークインターフェース、プリンタインターフェース、スキャナインターフェース、各種静止画像処理部等を有し、スキャニング、プリンティング、画像データのネットワーク転送、画像の蓄積等を行う、複合機器のコントローラとなる画像処理装置に関するものである。
【０００２】
【従来の技術】
従来、例えば特開平１１−４５２２５号公報に示されているように、単一半導体基板上に構成された複合機器のコントローラが提案されている。
【０００３】
またＰＣＩバスに代表される単一の共有バスに複数の画像処理部を接続した、複合機器のコントローラも提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の単一半導体基板上に構成された複合機器のコントローラでは、処理能力が不足した場合に、構成を容易に変更出来ないという問題があった。
【０００５】
また、単一の共有バスに複数の画像処理部を接続した複合機器のコントローラには、画像データが共有バスを通過する構成となり、単一のバスがシステムの性能を制限してしまうという問題があった。また、構成部品点数が多くなり、機器の価格が高くなってしまうという問題があった。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る画像処理装置は、画像処理部とシステム制御部とを備え、前記画像処理部は、前記システム制御部から受信したコマンドパケットに基づいて、画像入力機器から画像データを入力する画像入力インタフェースと、入力された前記画像データからデータパケットを生成し、該生成されたデータパケットを前記システム制御部へ転送する第１のデータパケット転送手段と、前記システム制御部から受信したコマンドパケットに基づいて、前記システム制御部から転送されたデータパケットから画像データを生成し、該画像データを画像出力機器へ出力する画像出力インタフェースとを備え、前記システム制御部は、前記画像処理部から転送されたデータパケットをメモリに格納し、該メモリからデータパケットを読み出すメモリ制御手段と、当該システム制御部及び前記画像処理部の動作を制御するためのコマンドパケットを生成するコマンドパケット生成手段と、前記画像処理部の動作を制御するためのコマンドパケットを当該画像処理部へ転送するコマンドパケット転送手段と、前記システム制御部の動作を制御するためのコマンドパケットに基づいて、前記メモリから読み出されたデータパケットを前記画像処理部へ転送する第２のデータパケット転送手段とを備え、前記第１のデータパケット転送手段が前記生成されたデータパケットを、前記画像処理部から前記システム制御部へ第１の経路を用いて転送し、前記第２のデータパケット転送手段が前記メモリから読み出されたデータパケットを、前記コマンドパケット転送手段が前記画像処理部の動作を制御するためのコマンドパケットを、それぞれ前記システム制御部から前記画像処理部へ前記第１の経路とは異なる第２の経路を用いて転送することを特徴とする。
【０００７】
【発明の実施の形態】
＜第１の実施形態＞
以下で本発明の第１の実施形態の装置及びその動作について詳細に説明する。
【０００８】
〔装置構成〕
図１に本実施形態によるコントローラのブロック図を示す。
【０００９】
ＣｏｎｔｒｏｌｌｅｒＵｎｉｔ（２０００）において、２１５０はシステム制御部、２１４９は画像処理部である。２００８は画像リングであり、システム処理部（２１５０）と画像処理部（２１４９）は、一対の画像リング（２００８）で接続されている。２００１は操作部、２００２はＲＡＭ、２００３はＲＯＭである。
【００１０】
図１には、システム制御部（２１５０）に、汎用ＰＣＩバス（２１４３）、ディスクコントローラ（２１４４）、モデム（２０５０）、ＰＨＹ／ＰＭＤ（２１４６）が接続される例を示した。
【００１１】
画像処理部には、プリンター（２０９５）、スキャナー（２０７０）、画像メモリ１及び２（２１２３）が接続される。
【００１２】
さらに詳細な全体構成図を図２に示す。
【００１３】
ＣｏｎｔｒｏｌｌｅｒＵｎｉｔ（２０００）は、画像入力デバイスであるＳｃａｎｎｅｒ（２０７０）や画像出力デバイスであるＰｒｉｎｔｅｒ（２０９５）と接続し、一方ではＬＡＮ（２０１１）や公衆回線（ＷＡＮ）（２０５１）に接続することで、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行う為のコントローラである。
【００１４】
ＣＰＵ（２００１）は、システム全体を制御するプロセッサである。本実施形態では２つのＣＰＵを用いた例を示している。これら２つのＣＰＵは、共通のＣＰＵバス（２１２６）に接続され、このＣＰＵバス（２１２６）を介してシステムバスブリッジ（２００７）に接続される。
【００１５】
システムバスブリッジ（２００７）は、バススイッチであり、ＣＰＵバス（２１２６）、ＲＡＭコントローラ（２１２４）、ＲＯＭコントローラ（２１２５）、ＩＯバス１（２１２７）、ＩＯバス２（２１２９）、画像リングインターフェース１（２１４７）、画像リングインターフェース２（２１４８）が接続される。
【００１６】
ＲＡＭ（２００２）は、ＣＰＵ（２００１）が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＲＡＭコントローラ（２１２４）により制御される。
【００１７】
ＲＯＭ（２００３）はブートＲＯＭであり、システムのブートプログラムが格納されている。ＲＯＭ（２００３）はＲＯＭコントローラ（２１２５）により制御される。
【００１８】
ＩＯバス１（２１２７）は、内部ＩＯバスの一種であり、標準バスであるＵＳＢバスのコントローラ、ＵＳＢインターフェース（２１３８）、汎用シリアルポート（２１３９）、インタラプトコントローラ（２１４０）、ＧＰＩＯインターフェース（２１４１）が接続される。ＩＯバス１（２１２７）には、バスアービタ（図示せず）が含まれる。
【００１９】
操作部Ｉ／Ｆ（２００６）は、操作部（ＵＩ）（２０１２）に対するインターフェースであり、操作部（２０１２）に表示する画像データを操作部（２０１２）に対して出力する。また、本システム使用者が操作部（２０１２）から入力した情報を、ＣＰＵ（２００１）に伝える役割をする。
【００２０】
ＩＯバス２（２１２９）は、内部ＩＯバスの一種であり、汎用バスインターフェース１及び２（２１４２）と、ＬＡＮコントローラ（２０１０）が接続される。ＩＯバス２（２１２９）にはバスアービタ（図示せず）が含まれる。
【００２１】
汎用バスインターフェース１及び２（２１４２）は、２つの同一のバスインターフェースから成り、標準ＩＯバスをサポートするバスブリッジである。本実施形態では、ＰＣＩバス１及び２（２１４３）を採用した例を示した。
【００２２】
ＨＤＤ（２００４）はハードディスクドライブであり、システムソフトウェア、画像データを格納する。ＨＤＤ（２００４）はディスクコントローラ（２１４４）を介してＰＣＩバス１（２１４３）に接続される。
【００２３】
ＬＡＮコントローラ（２０１０）は、ＭＡＣ回路（２１４５）、ＰＨＹ／ＰＭＤ回路（２１４６）を介してＬＡＮ（２０１１）に接続し、情報の入出力を行う。
【００２４】
Ｍｏｄｅｍ（２０５０）は公衆回線（２０５１）に接続し、情報の入出力を行う。
【００２５】
画像リングインターフェース１（２１４７）及び画像リングインターフェース２（２１４８）は、システムバスブリッジ（２００７）と画像データを高速で転送する画像リング（２００８）を接続し、タイル化されたデータをＲＡＭ（２００２）と画像処理部（２１４９）間で転送するＤＭＡコントローラである。
【００２６】
画像リング（２００８）は、一対の単方向接続経路の組み合わせにより構成され、画像データパケットを高速で転送する。画像リング（２００８）は、画像処理部（２１４９）内で、画像リングインターフェース３（２１０１）及び画像リングインターフェース４（２１０２）を介し、コマンド処理部（２１０４）、ステータス処理部（２１０５）、タイルバス（２１０７）に接続される。
【００２７】
コマンド処理部（２１０４）は、画像リングインターフェース３（２１０１）及び４（２１０２）への接続に加え、レジスタ設定バス（２１０９）に接続されており、ＣＰＵ（２００１）より発行され、画像リング（２００８）を介して入力したレジスタ設定要求を、レジスタ設定バス（２１０９）に接続される該当ブロックへ書き込む。また、ＣＰＵ（２００１）より発行されたレジスタ読み出し要求に基づき、レジスタ設定バス（２１０９）を介して該当レジスタより情報を読み出し、画像リングインターフェース４（２１０２）に転送する。
【００２８】
ステータス処理部（２１０５）は各画像処理部の情報を監視し、ＣＰＵ（２００１）に対してインタラプトを発行するためのインタラプトバケットを生成し、画像リングインターフェース４に出力する。
【００２９】
タイルバス（２１０７）には、上記ブロックに加え、以下の機能ブロックが接続される。画像入力インターフェース（２１１２）と、画像出力インターフェース（２１１３）と、複数の矩形画像処理部である。本実施形態では、矩形画像処理部として、多値化部（２１１９）、２値化部（２１１８）、色空間変換部（２１１７）、画像回転部（２０３０）、解像度変換部（２１１６）を実装した例を示した。
【００３０】
画像入力インターフェース（２１１２）は、後述するスキャナー（２１７０）により補正画像処理されたラスタイメージデータを入力とし、レジスタ設定バス（２１０９）を介して設定された、所定の方法により矩形データへの構造変換とクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００３１】
画像出力インターフェース（２１１３）は、タイルバス（２１０７）からの矩形データデータを入力とし、ラスター画像への構造変換及び、クロックレートの変更を行い、ラスター画像をプリンタ（２１９５）へ出力する。
【００３２】
画像回転部（２０３０）は画像データの回転を行う。
【００３３】
解像度変換部（２１１６）は画像の解像度の変更を行う。
【００３４】
色空間変換部（２１１７）はカラー及びグレースケール画像の色空間の変換を行う。
【００３５】
２値化部（２１１８）は、多値（カラー、グレースケール）画像を２値化する。
【００３６】
多値化部（２１１９）は２値画像を多値データへ変換する。
【００３７】
メモリ制御部（２１２２）は、メモリバス（２１０８）に接続され、各画像処理部の要求に従い、あらかじめ設定されたアドレス分割により、画像メモリ１及び２（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施形態では、画像メモリとしてＳＤＲＡＭを用いた例を示した。
【００３８】
〔システム全体構成〕
本実施形態に係わるネットワークシステム全体の構成を図３に示す。
【００３９】
１００１は本実施形態に係わる複合機器で、スキャナとプリンタから構成され、スキャナから読み込んだ画像をローカルエリアネットワーク（１０１０）（以下ＬＡＮ）に流したり、ＬＡＮから受信した画像をプリンタによりプリントアウトできる。また、図示しないＦＡＸ送信部により、スキャナから読んだ画像をＰＳＴＮまたはＩＳＤＮ（１０３０）に送信したり、ＰＳＴＮまたはＩＳＤＮから受信した画像をプリンタによりプリントアウトできる。１００２は、データベースサーバであり、複合機器（１００１）により読み込んだ２値画像及び多値画像をデータベースとして管理する。
【００４０】
１００３は、データベースサーバ（１００２）のデータベースクライアントで、データベース（１００２）に保存されている画像データの閲覧／検索等ができる。
【００４１】
１００４は、電子メールサーバであり、複合機器（１００１）により読み取った画像を電子メールの添付データとして受け取ることができる。１００５は、電子メールのクライアントであり、電子メールサーバ（１００４）の受け取ったメールを受信し閲覧したり、電子メールを送信したりすることが可能である。
【００４２】
１００６は、ＨＴＭＬ文書をＬＡＮに提供するＷＷＷサーバであり、ＷＷＷサーバで提供されるＨＴＭＬ文書は、複合機器（１００１）によりプリントアウトできる。
【００４３】
１００７は、ＤＮＳサーバであり、インターネットに接続するためのドメインネームを管理する。１０１１はルータであり、ＬＡＮ（１０１０）をインターネット／イントラネット（１０１２）と連結する。インターネット／イントラネット（１０１２）には、前述したデータベースサーバ（１００２）、ＷＷＷサーバ（１００６）、電子メールサーバ（１００４）、複合機器（１００１）と同様の装置である、複合機器（１０２０）、データベースサーバ（１０２１）、ＷＷＷサーバ（１０２２）、電子メールサーバ（１０２３）が連結している。一方、複合機器（１００１）は、ＰＳＴＮまたはＩＳＤＮ（１０３０）を介して、ＦＡＸ装置（１０３１）と送受信可能になっている。
【００４４】
また、ＬＡＮ上にプリンタ（１０４０）も連結されており、複合機器（１００１）により読み取った画像をプリントアウト可能なように構成されている。
【００４５】
〔矩形データ（パケット）フォーマット〕
本実施形態に係わるＳｙｓｔｅｍＣｏｎｔｒｏｌｌｅｒＵｎｉｔ（２０００）内では、画像データ、ＣＰＵ（２００１）によるコマンド、各ブロックより発行される割り込み情報を、パケット化された形式で転送する。
【００４６】
本実施形態では、図４に示すデータパケット、図５に示すコマンドパケット、図６に示すインタラプトパケットの３種の異なる種類のパケットが使用される。
【００４７】
データパケット（図４）
本実施形態では画像Ｄａｔａを３２ｐｉｘｅｌｘ３２ｐｉｘｅｌのＴｉｌｅ単位の画像データ（３００２）に分割して取り扱う例を示した。
【００４８】
このＴｉｌｅ単位の画像に、必要なヘッダ情報（３００１）及び画像付加情報等（３００３）を付加してデータＰａｃｋｅｔとする。
【００４９】
以下にヘッダ情報（３００１）に含まれる情報について説明を行なう。
【００５０】
ＰａｃｋｅｔのＴｙｐｅはヘッダ情報（３００１）内のＰｃｋｔＴｙｐｅ（３００４）で区別される。
【００５１】
ＣｈｉｐＩＤ（３００５）はパケットを送信するターゲットとなるチップのＩＤを示す。
【００５２】
ＤａｔａＴｙｐｅ（３００６）ではデータのタイプを示す。
【００５３】
ＰａｇｅＩＤ（３００７）はページを示しており、ＪｏｂＩＤはソフトウェアで管理するためのＪｏｂＩＤ（３００８）を格納する。
【００５４】
Ｔｉｌｅの番号はＹ方向のＴｉｌｅ座標（３００９）とＸ方向のＴｉｌｅ座標（３０１０）の組み合わせで、ＹｎＸｎで表される。
【００５５】
データパケットは画像データが圧縮されている場合と非圧縮の場合がある。本実施形態では非圧縮の場合を示した。圧縮されている場合と非圧縮の場合との区別はＣｏｍｐｒｅｓｓＦｌａｇ（３０１７）で示される。
【００５６】
ＰｒｏｃｅｓｓＩｎｓｔｒｕｃｔｉｏｎ（３０１１）は左詰で処理順に設定し、各処理Ｕｎｉｔは、処理後ＰｒｏｃｅｓｓＩｎｓｔｒｕｃｔｉｏｎを左に８ＢｉｔＳｈｉｆｔする。ＰｒｏｃｅｓｓＩｎｓｔｒｕｃｔｉｏｎ（３０１１）はＵｎｉｔＩＤ（３０１９）とＭｏｄｅ（３０２０）の組が８組格納されている。ＵｎｉｔＩＤ（３０１９）は各処理Ｕｎｉｔを指定し、Ｍｏｄｅ（３０２０）は各処理Ｕｎｉｔでの動作Ｍｏｄｅを指定する。これにより、１つのパケットは８つのＵｎｉｔで連続して処理することができる。
【００５７】
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（３０１２）はパケットのトータルバイト数を示す。ＩｍａｇｅＤａｔａＢｙｔｅＬｅｎｇｈ（３０１５）は画像データのバイト数、ＺＤａｔａＢｙｔｅＬｅｎｇｔｈ（３０１６）は画像付加情報のバイト数を表し、ＩｍａｇｅＤａｔａＯｆｆｓｅｔ（３０１３）、ＺＤａｔａＯｆｆｓｅｔ（３０１４）はそれぞれのデータのパケットの先頭からのＯｆｆｓｅｔを表している。
【００５８】
ＰａｃｋｅｔＴａｂｌｅ（図７）
各ＰａｃｋｅｔはＰａｃｋｅｔＴａｂｌｅ（６００１）によって管理する。ＰａｃｋｅｔＴａｂｌｅ（６００１）の構成要素は次の通りで、それぞれＴａｂｌｅの値に０を５ｂｉｔ付加すると、Ｐａｃｋｅｔの先頭Ａｄｄｒｅｓｓ（６００２）、ＰａｃｋｅｔのＢｙｔｅＬｅｎｇｔｈ（６００５）となる。
ＰａｃｋｅｔＡｄｄｒｅｓｓＰｏｉｎｔｅｒ（２７ｂｉｔ）＋５ｂ０００００＝Ｐａｃｋｅｔ先頭Ａｄｄｒｅｓｓ
ＰａｃｋｅｔＬｅｎｇｔｈ（１１ｂｉｔ）＋５ｂ０００００＝ＰａｃｋｅｔのＢｙｔｅＬｅｎｇｔｈ
ＰａｃｋｅｔＴａｂｌｅ（６００１）とＣｈａｉｎＴａｂｌｅ（６０１０）は分割されないものとする。ＰａｃｋｅｔＴａｂｌｅ（６００１）は常に走査方向に並んでおり、Ｙｎ／Ｘｎ＝０００／０００，０００／００１，０００／００２，．．．．という順で並んでいる。このＰａｃｋｅｔＴａｂｌｅ（６００１）のＥｎｔｒｙは１つのＴｉｌｅを一意に示す。また、Ｙｎ／Ｘｍａｘの次のＥｎｔｒｙはＹｎ＋１／Ｘ０となる。
【００５９】
Ｐａｃｋｅｔがひとつ前のＰａｃｋｅｔとまったく同じＤａｔａである場合は、そのＰａｃｋｅｔはＭｅｍｏｒｙ上には書かず、ＰａｃｋｅｔＴａｂｌｅのＥｎｔｒｙに１つめのＥｎｔｒｙと同じＰａｃｋｅｔＡｄｄｒｅｓｓＰｏｉｎｔｅｒ、ＰａｃｋｅｔＬｅｎｇｔｈを格納する。１つのＰａｃｋｅｔＤａｔａを２つのＴａｂｌｅＥｎｔｒｙが指すような形になる。この場合、２つめのＴａｂｌｅＥｎｔｒｙのＲｅｐｅａｔＦｌａｇ（６００３）がＳｅｔされる。
【００６０】
ＰａｃｋｅｔがＣｈａｉｎＤＭＡにより複数に分断された場合は、ＤｉｖｉｄｅＦｌａｇ（６００４）をＳｅｔし、そのＰａｃｋｅｔの先頭部分が入っているＣｈａｉｎＢｌｏｃｋのＣｈａｉｎＴａｂｌｅ番号（６００６）をＳｅｔする。
【００６１】
ＣｈａｉｎＴａｂｌｅ（６０１０）のＥｎｔｒｙはＣｈａｉｎＢｌｏｃｋＡｄｄｒｅｓｓ（６０１１）とＣｈａｉｎＢｌｏｃｋＬｅｎｇｔｈ（６０１２）からなっており、Ｔａｂｌｅの最後のＥｎｔｒｙにはＡｄｄｒｅｓｓ、Ｌｅｎｇｔｈ共に０を格納しておく。
【００６２】
ＣｏｍｍａｎｄＰａｃｋｅｔＦｏｒｍａｔ（図５）
本ＰａｃｋｅｔＦｏｒｍａｔはレジスタ設定バス（２１０９）へのアクセスを行うためのものである。本パケットを用いることにより、ＣＯＵ（２００１）より画像メモリ（２１２３）へのアクセスも可能である。
【００６３】
ＣｈｉｐＩＤ（４００４）にはコマンドパケットの送信先となる画像処理部（２１４９）を表すＩＤが格納される。ＰａｇｅＩＤ（４００７）、ＪｏｂＩＤ（４００８）はソフトウェアで管理するためのＰａｇｅＩＤとＪｏｂＩＤを格納する。ＰａｃｋｅｔＩＤ（４００９）は１次元で表される。ＤａｔａＰａｃｋｅｔのＸ−ｃｏｏｒｄｉｎａｔｅのみを使用する。パケットバイトレングス（４０１０）は１２８Ｂｙｔｅ固定である。
【００６４】
パケットデータ部（４００２）には、アドレス（４０１１）とデータ（４０１２）の組を１つのコマンドとして、最大１２個のコマンドを格納することが可能である。ライトかリードかのコマンドのタイプはＣｍｄＴｙｐｅ（４００５）で示され、コマンドの数はＣｍｄｎｕｍ（４００６）で示される。
【００６５】
ＩｎｔｅｒｒｕｐｔＰａｃｋｅｔＦｏｒｍａｔ（図６）
本ＰａｃｋｅｔＦｏｒｍａｔは画像処理部（２１４９）からＣＰＵ（２００１）への割り込みを通知するためのものである。ステータス処理部（２１０５）はＩｎｔｅｒｒｕｐｔＰａｃｋｅｔを送信すると、次に送信の許可がされるまではＩｎｔｅｒｒｕｐｔＰａｃｋｅｔを送信してはならない。
パケットバイトレングス（５００６）は１２８Ｂｙｔｅ固定である。
【００６６】
パケットデータ部（５００２）には、画像処理部（２１４９）の各内部モジュールのステータス情報（５００７）が格納されている。ステータス処理部（２１０５）は画像処理部（２１４９）内の各モジュールのステータス情報を集め、一括してシステム制御部（２１５０）に送ることができる。
【００６７】
ＣｈｉｐＩＤ（５００４）にはＩｎｔｅｒｒｕｐｔＰａｃｋｅｔの送信先となるシステム制御部（２１５０）を表すＩＤが格納され、また、ＩｎｔＣｈｉｐＩＤ（５００５）にはＩｎｔｅｒｒｕｐｔＰａｃｋｅｔの送信元となる画像処理部（２１４９）を表すＩＤが格納される。
【００６８】
以下に、典型的な処理のフローを示す。
【００６９】
（１）複合機器のユーザーが操作部（２０１２）よりコピージョブの指示を行った場合、ＣＰＵ（２００１）は操作部インターフェース（２００６）より情報の伝達を受け、紙サイズ等の情報より、画像リングインターフェース２（２１４８）に、転送パケット数、ＲＡＭ（２００２）上での画像格納アドレス等の必要情報をプログラムする。
【００７０】
（２）ＣＰＵ（２００１）はレジスタアクセスリング（２１３７）を介し、画像リングインターフェース１（２１４７）内部にあるコマンドパケット生成レジスタをプログラミングし、画像入力インターフェース（２１１２）へ、紙サイズ、色空間情報等、必要情報を設定するためのコマンドパケットを生成し、画像リング（２００８）を介して画像処理部（２１４９）へ伝達する。
【００７１】
（３）コマンドパケットは、画像リングインターフェース３（２１０１）、コマンド処理部（２１０４）レジスタ設定バス（２１０９）を介し画像入力インターフェース（２１１２）をプログラムする。
【００７２】
（４）続いて、同様に、ＣＰＵ（２００１）はコマンドパケットを用い、画像入力インターフェース（２１１２）内部のスキャナ通信インターフェースをプログラミングし、スキャナ（２０７０）に対し、スキャンの開始を指示する。
【００７３】
（５）スキャナ（２０７０）より入力された画像情報は、画像入力インターフェース（２１１２）を介し、メモリバス（２１０８）を介して、メモリ制御部（２１２２）により制御される画像メモリ（２１２３）に一旦格納される。
【００７４】
（６）格納された画像データは、再び画像入力インターフェース（２１１２）により３２×３２画素ごとに読み出され、ＰｃｋｔＴｙｐｅ（３００４）、ＣｈｉｐＩＤ（３００５）、ＤａｔａＴｙｐｅ（３００６）、ＰａｇｅＩＤ（３００７）、ＪｏｂＩＤ（３００８）、Ｙ方向のＴｉｌｅ座標（３００９）、Ｘ方向のＴｉｌｅ座標（３０１０）、ＣｏｍｐｒｅｓｓＦｌａｇ（３０１７）、ＰｒｏｃｅｓｓＩｎｓｔｒｕｃｔｉｏｎ（３０１１）、ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（３０１２）等のヘッダ情報を付加し、パケットデータとしてタイルバス（２１０７）に出力する。
【００７５】
（７）上記パケットデータは順次作成され、画像リングインターフェース４（２１０２）、画像リング（２００８）、画像リングインターフェース２（２１４８）を介し、画像リングインターフェース２（２１４８）にプログラミングされた情報に基づき、ＲＡＭ（２００２）に順次格納される。
【００７６】
（８）画像リングインターフェース２（２１４８）は同時に、パケットテーブル（６００１）をＲＡＭ上に作成する。
【００７７】
（９）１ページのスキャン動作が終了すると、スキャナ通信機構を用い、画像入力インターフェース（２１１２）に終了が伝達される。画像入力インターフェース（２１１２）は、割り込み信号（図示せず）を用い、ステータス処理部（２１０５）に割り込みを通知する。
【００７８】
（１０）ステータス処理部（２１０５）はインタラプトパケット（図６）を作成し、画像リングインタフェース２（２１４８）へ伝達する。
【００７９】
（１１）画像リングインターフェース２（２１４８）はインタラプトパケットを解釈し、インタラプト信号（図示せず）により、インタラプトをインタラプトコントローラ（２１４０）へ伝達する。
【００８０】
（１２）インタラプトは、インタラプトコントローラよりＣＰＵ（２００１）に伝達され、ＣＰＵ（２００１）はスキャン動作の終了を検出する。
【００８１】
（１３）ＣＰＵ（２００１）は、レジスタアクセスリング（２１３７）を介し、コマンドパケットを作成し、画像リングインターフェース１（２１４７）より、画像リング（２００８）、画像リングインターフェース３（２１０１）、コマンド処理部（２１０４）、レジスタ設定バス（２１０９）を介し、画像出力インターフェース（２１１３）へ必要情報の設定を行う。
【００８２】
（１４）ＣＰＵ（２００１）は同様に、コマンドパケットを使用し、画像出力インターフェース（２１１３）に備えられたプリンタ通信機構により、プリンタ（２０９５）に印字待機を指示する。
【００８３】
（１５）続いてＣＰＵ（２００１）は、画像リングインターフェース１（２１４７）内に備えられたＤＭＡコントローラに、パケットテーブルの存在するメモリアドレス等をプログラムする。
【００８４】
（１６）画像リングインターフェース１（２１４７）内のＤＭＡコントローラは、プログラムされた情報に基づき、ＲＡＭ（２００２）内よりデータパケットを読み出し、画像リング（２００８）、画像リングインターフェース３（２１０１）タイルバス（２１０７）を介し、順次画像出力インターフェース（２１１３）へ出力する。
【００８５】
（１７）画像出力インターフェース（２１１３）は、受け取ったデータパケットより画像部分を抽出し、画像メモリ（２１２３）へ格納する。
【００８６】
（１８）必要画素分画像データが画像メモリ（２１２３）に蓄積された時点で、画像出力インターフェース（２１１３）は画像データを画像メモリ（２１２３）より順次読み出し、プリンタ（２０９５）に出力する。
【００８７】
（１９）この結果、ユーザーは、コピー結果である画像プリントを得る。
【００８８】
（２０）画像出力が必要画素数だけ終了した時点で、割り込みパケットにより、終了割り込みがＣＰＵ（２００１）に伝達される。
【００８９】
また、複数ページコピーの場合には、プリント動作とスキャン動作が同時に発生するが、画像リング（２００８）は一対の単方向接続経路であり、スキャンデータパケットとプリントデータパケットが同一のバスを通過することはない。
【００９０】
【発明の効果】
以上説明したように、本発明によれば、画像処理部からシステム制御部へのパケット転送と、システム制御部から画像処理部へのパケット転送とをそれぞれ異なる接続経路を用いて行なうようにしたので、装置の性能を向上させることができる。
【００９１】
また、システム制御部と画像処理部とが独立に構成されているので、将来において処理能力が不足した場合にも、それぞれを独立に変更することができるので、高性能な装置を短期間に開発することが可能となる。
【００９２】
更に、前記システム制御部と前記画像処理部とをそれぞれ異なる半導体基板上に構成することにより、部品点数を減らすことが可能となり、安価な装置を提供できる。
【図面の簡単な説明】
【図１】実施形態のコントローラの構成を示すブロック図である。
【図２】本システムの実使用環境を表す図である。
【図３】本システムコントローラの全体ブロック図である。
【図４】イメージパケットを表す図である。
【図５】コマンドパケットを表す図である。
【図６】インタラプトパケットを表す図である。
【図７】パケットテーブルを表す図である。

Claims

画像処理部とシステム制御部とを備え、
前記画像処理部は、
前記システム制御部から受信したコマンドパケットに基づいて、画像入力機器から画像データを入力する画像入力インタフェースと、
入力された前記画像データからデータパケットを生成し、該生成されたデータパケットを前記システム制御部へ転送する第１のデータパケット転送手段と、
前記システム制御部から受信したコマンドパケットに基づいて、前記システム制御部から転送されたデータパケットから画像データを生成し、該画像データを画像出力機器へ出力する画像出力インタフェースとを備え、
前記システム制御部は、
前記画像処理部から転送されたデータパケットをメモリに格納し、該メモリからデータパケットを読み出すメモリ制御手段と、
当該システム制御部及び前記画像処理部の動作を制御するためのコマンドパケットを生成するコマンドパケット生成手段と、
前記画像処理部の動作を制御するためのコマンドパケットを当該画像処理部へ転送するコマンドパケット転送手段と、
前記システム制御部の動作を制御するためのコマンドパケットに基づいて、前記メモリから読み出されたデータパケットを前記画像処理部へ転送する第２のデータパケット転送手段とを備え、
前記第１のデータパケット転送手段が前記生成されたデータパケットを、前記画像処理部から前記システム制御部へ第１の経路を用いて転送し、前記第２のデータパケット転送手段が前記メモリから読み出されたデータパケットを、前記コマンドパケット転送手段が前記画像処理部の動作を制御するためのコマンドパケットを、それぞれ前記システム制御部から前記画像処理部へ前記第１の経路とは異なる第２の経路を用いて転送することを特徴とする画像処理装置。
前記システム制御部と前記画像処理部とをそれぞれ異なる半導体基板上に構成したことを特徴とする請求項１に記載の画像処理装置。
前記画像処理部が、前記システム制御部に割り込みを通知するためのインタラプトパケットを生成するインタラプトパケット生成手段と、当該インタラプトパケットを、前記第１の経路を用いて前記システム制御部へ転送するインタラプトパケット転送手段とを備えることを特徴とする請求項１に記載の画像処理装置。
前記データパケット生成手段は、
ラスタ画像データを複数の矩形画像データへ変換するラスタ矩形変換手段と、
画像データのページを特定するページＩＤを生成する手段と、
矩形画像データの位置を特定する位置データを生成する手段とを有し、
前記データパケットは、少なくとも前記ページＩＤ、位置データ、矩形画像データを含むことを特徴とする請求項１に記載の画像処理装置。
前記画像処理部は、
前記データパケットから矩形画像データを抽出する手段と、
ページＩＤと位置データとに基づいて複数の矩形画像データをラスタ画像データへ変換する矩形ラスタ変換手段とを有することを特徴とする請求項４に記載の画像処理装置。
前記画像処理部は、矩形画像データを加工する矩形画像処理手段を有することを特徴とする請求項４に記載の画像処理装置。