KR910008586A - 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller) - Google Patents

복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller) Download PDF

Info

Publication number
KR910008586A
KR910008586A KR1019900017322A KR900017322A KR910008586A KR 910008586 A KR910008586 A KR 910008586A KR 1019900017322 A KR1019900017322 A KR 1019900017322A KR 900017322 A KR900017322 A KR 900017322A KR 910008586 A KR910008586 A KR 910008586A
Authority
KR
South Korea
Prior art keywords
interrupt
data
programmable controller
devices
generating
Prior art date
Application number
KR1019900017322A
Other languages
English (en)
Other versions
KR940000289B1 (ko
Inventor
미찌오 무라이
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR910008586A publication Critical patent/KR910008586A/ko
Application granted granted Critical
Publication of KR940000289B1 publication Critical patent/KR940000289B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음

Description

복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 프로그래머블 콘트롤러의 일실시예에서 특히 인터럽트 콘트롤러를 상세히 나타낸 개통도.
제5도는 제4도에 도시된 입/출력장치의 세부 개통도.
제6도는 제6A~6I도는 제4도에 도시된 인터럽트 콘트롤러와 제5도에 도시된 입출력 장치에서 사용되는 신호들을 나타내는 타이밍 차트도. 제6A도는 각 I/O로부터 출력되는 인터럽트 요구신호 IRP를 나타내며, 제6B도는 CPU(1)로부터 출력된 확인신호 INTA를 나타내며, 제6C도는 인터페이스 회로에서 확장부로 출력된 인터럽트 이네이블(enable) 신호 CIEI를 나타내며, 제6E도는 우선권 콘트롤러(101)로부터 출력된 설치위치 정보 SLTDAT를 나타내며, 제6F도는 타이밍 큰트롤러(107)로부터 출력된 인터럽트 정보 이네이블 신호IDEN을 나타내며, 제6G도는 데이타 버스(31)상의 데이타를 나타내며, 제6H도는 타이밍 콘트롤러(107)로부터 출력된 인터럽트 생성신호 IRSEL을 나타내며, 제6I도는 리드(read)게이트 이네이블 신호 RGEN을 나타내는 도면.

Claims (6)

  1. 인터럽트 요구신호(IRQ)를 수신하여 인터럽트 이네이블 신호(IDEN)를 출력할 수 있는 중앙처리부(CPU1)와 이CPU에 접속된 인터페이스 회로(10)와, 이 인터페이스 회로를 통해서 접속된 복수의 병렬I/O장치 및, 상기 인터페이스회로를 상기 복수의 I/O장치에 접속시키는 데이타 버스(DATA BUS)를 구비한 프로그래머블콘트롤러에서, 상기I/O장치들 각각이; 인터럽트 요구신호를 상기CPU에 출력하는 수단; 상기I/O장치의 설치위치를 검출하는 수단(304); 및 상기 CPU로부터의 인터럽트 이네이블신호에 응답해서, 상기 검출된 설치위치정보에 준하여 설치위치를 나타내는 정보를 생성하여 이 정보를 인터럽트 정보로서 출력하는 수단(301, 302, 303)을 구비하며, 그리고 상기 인터페이스 회로가; 상기 복수의 I/O장치들로부터 상기 데이타 버스를 통하여 공급된 인터럽트 데이타를 래치하는 수단(100): 상기 복수의 인터러트 데이타로부터 선택된 인터럽트 데이타를 사용함으로써 소정 규칙에 따라 인터럽트 벡터를 생성하는 수단(104) 및 상기 생성된 인터럽트 벡터를 상기 CPU에 공급하는 수단(CDATA)을 구비한 것이 특징인 프로그래머블 콘트롤러.
  2. 제1항에 있어서, 상기 인터럽트벡터 생성수단이 최고 우선권을 갖는 I/O장치의 인터럽틀 벡터를 생성하는 것이 특징인 프로그래머블 콘트롤러.
  3. 제1항에 있어서, 상기 데이타 버스를 구성하는 데이타 라인들이 상기I/O장치와 일대일 대응으로 할당돼있고, 각각의 I/O장치가 자체에 할당된 데이타 라인을 사용하여 인터럽트 데이타를 출력하는 것이 프로그래머블 콘트롤러.
  4. 제1항에 있어서, 상기 복수의 I/O장치들로부터의 인터럽트 데이타에 대해서, I/O장치들에 우선하여 인터럽트 벡터가 발생되는 I/O장치를 임의로 세트할 수 있는 우선권 세트수단(102)를 더 구비한 것이 특징인 프로그래머블 콘트롤러.
  5. 제1항에 있어서, 상기 복수의I/O장치들이 단일 유니트를 구성하여 복수의 유니트들(4A, 4B)이 계층적으로 정렬되어 데이지화환형으로 접속된 것이 특징인 프로그래머블 콘트롤러.
  6. 제5항에 있어서, 각 데이타를 식별하기 위한 유니트 식별 데이타 생성수단(103)를 더 구비하며, 상기 인터럽트 데이타가 유니트 식별 데이타와 유니트간 설치 위치 정보를 포함한 것이 특징인 프로그래머블 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017322A 1989-10-30 1990-10-29 프로그래머블 콘트롤러(programmable controller) KR940000289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1279645A JPH03142504A (ja) 1989-10-30 1989-10-30 プログラマブルコントローラ
JP1-279645 1989-10-30

Publications (2)

Publication Number Publication Date
KR910008586A true KR910008586A (ko) 1991-05-31
KR940000289B1 KR940000289B1 (ko) 1994-01-14

Family

ID=17613870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017322A KR940000289B1 (ko) 1989-10-30 1990-10-29 프로그래머블 콘트롤러(programmable controller)

Country Status (5)

Country Link
US (1) US5430879A (ko)
EP (1) EP0426081B1 (ko)
JP (1) JPH03142504A (ko)
KR (1) KR940000289B1 (ko)
DE (1) DE69024913T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337098B1 (ko) * 2021-03-31 2021-12-09 남경건설(주) 균열제어형 친환경 초조강 시멘트 콘크리트 조성물 및 이를 이용한 도로의 보수시공방법
KR102337102B1 (ko) * 2021-03-31 2021-12-13 (주)화진건설 향상된 염해 및 동결융해 저항성을 갖는 초조강 시멘트 콘크리트 조성물 및 이를 이용한 도로의 보수시공방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590338A (en) * 1993-07-23 1996-12-31 Dell Usa, L.P. Combined multiprocessor interrupt controller and interprocessor communication mechanism
JPH07105175A (ja) * 1993-10-08 1995-04-21 Nec Corp マイクロコンピュータ
US5671421A (en) * 1994-12-07 1997-09-23 Intel Corporation Serial interrupt bus protocol
US5812875A (en) * 1995-05-02 1998-09-22 Apple Computer, Inc. Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations
US5819112A (en) * 1995-09-08 1998-10-06 Microsoft Corporation Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests
WO1998012634A2 (en) * 1996-09-20 1998-03-26 Philips Electronics N.V. Solid state data processor with versatile multisource interrupt organization
US8239594B2 (en) * 2005-11-10 2012-08-07 Datacard Corporation Modular card issuance system and method of operation
JP4544348B2 (ja) * 2008-07-14 2010-09-15 ソニー株式会社 リモートコントローラ、画像信号処理装置および画像信号処理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832692A (en) * 1972-06-27 1974-08-27 Honeywell Inf Systems Priority network for devices coupled by a multi-line bus
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
JPS5783839A (en) * 1980-11-13 1982-05-25 Hitachi Ltd Control system for interruption request priority
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4562535A (en) * 1982-04-05 1985-12-31 Texas Instruments Incorporated Self-configuring digital processor system with global system
US4494192A (en) * 1982-07-21 1985-01-15 Sperry Corporation High speed bus architecture
JPS5999521A (ja) * 1982-11-29 1984-06-08 Toshiba Corp インタフエ−ス回路
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
CA1218465A (en) * 1984-04-30 1987-02-24 Jerry D. Neal Communications controller board
US4914574A (en) * 1984-08-16 1990-04-03 Mitsubishi Denki Kabushiki Kaisha Data transmission apparatus having cascaded data processing modules for daisy chain data transfer
EP0199053B1 (en) * 1985-03-20 1993-07-28 Hitachi, Ltd. Input/output control system
JPS61288251A (ja) * 1985-06-17 1986-12-18 Toshiba Corp プログラマプルコントロ−ラの割込ベクタ生成方法
US4724519A (en) * 1985-06-28 1988-02-09 Honeywell Information Systems Inc. Channel number priority assignment apparatus
US5101478A (en) * 1985-06-28 1992-03-31 Wang Laboratories, Inc. I/O structure for information processing system
JPS62226257A (ja) * 1986-03-27 1987-10-05 Toshiba Corp 演算処理装置
US4888684A (en) * 1986-03-28 1989-12-19 Tandem Computers Incorporated Multiprocessor bus protocol
US4972368A (en) * 1988-03-04 1990-11-20 Stallion Technologies, Pty. Ltd. Intelligent serial I/O subsystem
US5274781A (en) * 1988-07-25 1993-12-28 Allen-Bradley Company, Inc. Programmable controller module identification by interconnecting the input and output ports of a module in a predefined manner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337098B1 (ko) * 2021-03-31 2021-12-09 남경건설(주) 균열제어형 친환경 초조강 시멘트 콘크리트 조성물 및 이를 이용한 도로의 보수시공방법
KR102337102B1 (ko) * 2021-03-31 2021-12-13 (주)화진건설 향상된 염해 및 동결융해 저항성을 갖는 초조강 시멘트 콘크리트 조성물 및 이를 이용한 도로의 보수시공방법

Also Published As

Publication number Publication date
KR940000289B1 (ko) 1994-01-14
US5430879A (en) 1995-07-04
DE69024913D1 (de) 1996-02-29
EP0426081B1 (en) 1996-01-17
EP0426081A3 (en) 1991-12-18
DE69024913T2 (de) 1996-05-30
JPH03142504A (ja) 1991-06-18
EP0426081A2 (en) 1991-05-08

Similar Documents

Publication Publication Date Title
KR910017305A (ko) 멀티프로세서시스템 및 인터럽션제어장치
KR860003556A (ko) 인터럽트 제어 시스템
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR850003008A (ko) 데이타처리 시스템 아키텍처
KR900005311A (ko) 인터럽트제어장치
KR910008586A (ko) 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller)
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
KR910010326A (ko) 프로그램 가능한 인터럽트 제어기
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
KR910006855A (ko) 인터럽트 제어회로
KR890005607A (ko) 데이타 처리 시스템
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR930020652A (ko) 대규모 집적 회로 장치
KR960029993A (ko) 컴퓨터 분야의 인터럽트 제어 장치
KR940001271B1 (ko) Pc용 인터럽트 시스템
KR880011679A (ko) Dma 억세스 중재 장치
KR930008589A (ko) 프린터 포트상의 중국 문자형 또는 도형 발생장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR930018387A (ko) 인터럽트 처리장치
KR930008653A (ko) 다중 프로세서 시스템의 버스 중재 장치
KR910005172A (ko) 센트로닉스 호환 병렬 접속시 응답 및 비지신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee