KR840003854A - 상호 변경 가능 인터페이스 회로장치 - Google Patents
상호 변경 가능 인터페이스 회로장치 Download PDFInfo
- Publication number
- KR840003854A KR840003854A KR1019830000739A KR830000739A KR840003854A KR 840003854 A KR840003854 A KR 840003854A KR 1019830000739 A KR1019830000739 A KR 1019830000739A KR 830000739 A KR830000739 A KR 830000739A KR 840003854 A KR840003854 A KR 840003854A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- data signal
- data
- selection
- signal processing
- Prior art date
Links
- 230000004044 response Effects 0.000 claims 9
- 238000002405 diagnostic procedure Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Filters And Equalizers (AREA)
- Vehicle Body Suspensions (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Information Transfer Systems (AREA)
- Communication Cables (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Conductive Materials (AREA)
- Optical Communication System (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Networks Using Active Elements (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 우선권 장치없는 기본 인터페이스 회로의 개량적인 개통도.
제2도는 상이한 우선권들의 회로들중 우선권을 결정하는데 요구되는 회로를 나타내는 개통도.
제3도는 3개의 레벨 우선권 인정중 어떤 것또는 프로그람 가능한 우선권을 시행하는데 사용되는 회로명의 개략도.
Claims (10)
- 데이터 신호처리 회로는 다수의 인터페이스 회로장치의 각각의 연관된 부분들과 연결을 위해 형성된 다수조의 선택회로 단자들을 갖고있고 각조의 적어도 하나의 선택회로 단자가 그의 위치를 일치시키도록 연관된 어드레스 데이터 신호들에 응답하는 데이터 신호처리 회로를 데이터 신호응답 장치에 연결시키기 위한 인터페이스 회로장치에 있어서, 상기 선택회로 단자들중 연관된 하나와 연결상태로 가동하도록 그 위에 장치되는 회로부분을 가능하게 해주기 위해 형성된 회로를 장치시키는 장치와, 상기 선택 단자들 중 제1단자들과 연결되는 부분을 갖도록 형성되며, 그리고, 상기 다수의 인터페이스 회로 장치들중 하나가 상기 회로를 장치실에 장치되는 것과 일치하도록 상기 데이터 처리장치에 신호들을 제공하도록 형성된 상기 회로를 장치하는 장치상에 제1회로장치, 그리고 상기 제1회로장치에 그리고 연관된 데이터신호 응답장치에 연결되도록 형성된 상기 회로르 장치하는 장치상에 장치되는 제2회로와 조합됨으로써 데이터 신호들이 상기 데이터 신호처리회로와 상기 연관데이터 신호응답 장치 사이에 전송될 수 있는 것이 특징인 상호 변경 가능 인터페이스 회로장치.
- 제1항에 있어서, 상기 제1회로장치가 진단순서 지시신호를 상기 데이터 신호처리 장치에 공급하도록 형성되는 데이터 신호 처리장치가 상기 회로를 장치하는 장치상에 장치된 회로의 선택된 부분상에서 진단 시험을 하도록 상기 인터페이스 회로에 신호들을 전송시킬 수 있는 것이 특징인 상호변경 가능 인터 페이스 회로장치.
- 제2항에 있어서, 상기 제1회로 장치는 또한 어드레스 레지스터와 그에 연결된 신호장치를 포함하므로써 상기 데이터 처리장치로부터 전송된 어드레스 신호들은 순간적으로 유지된 후 상기 데이터 신호처리 장치에 제어신호를 제공하도록 디코오드 되는 것이 특징인 상호 변경가능 인터페이스 회로장치.
- 제1항에 있어서, 상기 제1회로장치의 상기 부분들 중 하나가 상기 어드레스 회로단자가 연결되는 적어도 하나의 선택회로단자와 연관되는 어드레스 데이터 신호들에 응답하여 작동된 상기 제1회로장치를 조절하도록 상기 조들의 선택회로 단자들중 적어도 하나의 선택 회로단자의 어느 것과 연결되도록 배치되는 어드레스 회로단자를 포함하는 것이 특징인 장치.
- 제1항에 있어서, 상기 데이터 신호처리 회로의 상기 선택회로 단자들중 둘은 한 선택회로의 부분으로 형성되며 또한 상기 제1회로장치는 상기 선택신호에 의해 일치되는 위치에서 연결상태로 회로를 장치하는 장치가 있는 데이터 신호처리 회로에 지시하는 상기 단자들이 그렇게 연결되어 있을때 선택신호를 제공하도록 상기 데이터 신호처리 회로의 두 선택 단자를 연결하도록 두 연결선택 단자들을 포함하는 것이 특징인 장치.
- 제4항에 있어서, 상기 제1회로 장치가 상기 데이터신호 처리회로로 부터 제1스트로브 신호를 수신하도록 상기 선택회로 단자들중 하나에 연결되기에 적합한 제1스트로브 신호장치와 인터페이스 회로가 어드레스 됐음을 상기 데이터 신호처리 회로에 지시하는 상기 어드레스 회로 단자상에 스트로브 신호와 한 신호의 동시 출현에 반응하여 응답신호를 발생시키도록 상기 제1스트로브 신호장치에 그리고 상기 어드레스 회로단자에 연결되는 제1논리회로를 포함하는 것이 특징인 장치.
- 제6항에 있어서, 상기 응답신호를 지연시키도록 제1데이터 스트로브 신호장치와 제1논리회로 사이에 연결되는 신호지연장치가 또한 포함되는 것이 특징인 장치.
- 제2항에 있어서, 상기 데이터신호 발생장치는 음독전용 메모리이며 또한 증가되는 계수기에 반응하는 상기 음독전용 메모리의 각 어드레스를 작동시키도록 상기 음독전용 메모리에 연결되는 계수기 회수를 포함하는 것이 특징인 장치.
- 제1항에 있어서 상기 제1회로장치가 연관된 데이터 신호응답장치로 부터의 데이터 신호들을 수신 및 기억하도록 상기 제2회로에 연결된 데이터 레지스터를 포함하는 것이 특징인 장치.
- 제1항에 있어서, 상기 제1회로가 상기 데이터 신호 처리회로 내에 데이터유통 경로의 제어에 대한 요청을 발생시키기 위한 장치를 포함하며 또한 다른 인터페이스 회로장치로 있기에 적합한 우선권 결정회로를 포함하고 있음으로써 그러한 우선권 결정회로가 상기 데이터 유통경로의 제어에 관하여 연결된 인터페이스 회로 카드들중 우선권을 결정해 주는 것이 특징인 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35172182A | 1982-02-24 | 1982-02-24 | |
| US351,721 | 1982-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR840003854A true KR840003854A (ko) | 1984-10-04 |
| KR880001416B1 KR880001416B1 (en) | 1988-08-01 |
Family
ID=23382088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR8300739A KR880001416B1 (en) | 1982-02-24 | 1983-02-23 | Interchangeable interface circuit structure |
Country Status (12)
| Country | Link |
|---|---|
| EP (1) | EP0087368B1 (ko) |
| JP (1) | JPS5932029A (ko) |
| KR (1) | KR880001416B1 (ko) |
| AT (1) | ATE57027T1 (ko) |
| AU (1) | AU560962B2 (ko) |
| BR (1) | BR8300866A (ko) |
| CA (1) | CA1189589A (ko) |
| DE (1) | DE3381897D1 (ko) |
| DK (1) | DK163458C (ko) |
| FI (1) | FI83569C (ko) |
| IE (1) | IE56342B1 (ko) |
| MX (1) | MX152416A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1005658B (zh) * | 1985-02-25 | 1989-11-01 | 国际标准电气公司 | 设备接口控制器 |
| US4724519A (en) * | 1985-06-28 | 1988-02-09 | Honeywell Information Systems Inc. | Channel number priority assignment apparatus |
| JPS62239790A (ja) * | 1986-04-11 | 1987-10-20 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| US5038320A (en) * | 1987-03-13 | 1991-08-06 | International Business Machines Corp. | Computer system with automatic initialization of pluggable option cards |
| US5237572A (en) * | 1989-04-25 | 1993-08-17 | International Business Machines Corporation | Active remote module for the attachment of user equipments to a communication processing unit |
| CA2970284C (en) | 2016-06-10 | 2020-06-23 | Fluid Handling Llc | Field configurable low water cut-offs |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4024505A (en) * | 1974-11-18 | 1977-05-17 | Compucorp | Interface system for coupling an indeterminate number of peripheral devices to a central processing unit |
| US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
| JPS56121153A (en) * | 1980-02-27 | 1981-09-22 | Tamura Electric Works Ltd | Self-diagnostic system of electronic apparatus |
| CA1158775A (en) * | 1980-06-04 | 1983-12-13 | Thomas L. Phinney | Computer annotation system |
-
1983
- 1983-02-09 MX MX196213A patent/MX152416A/es unknown
- 1983-02-17 FI FI830539A patent/FI83569C/fi not_active IP Right Cessation
- 1983-02-21 EP EP83400354A patent/EP0087368B1/en not_active Expired - Lifetime
- 1983-02-21 DE DE8383400354T patent/DE3381897D1/de not_active Expired - Fee Related
- 1983-02-21 AT AT83400354T patent/ATE57027T1/de not_active IP Right Cessation
- 1983-02-21 CA CA000422035A patent/CA1189589A/en not_active Expired
- 1983-02-22 DK DK076083A patent/DK163458C/da not_active IP Right Cessation
- 1983-02-23 BR BR8300866A patent/BR8300866A/pt not_active IP Right Cessation
- 1983-02-23 KR KR8300739A patent/KR880001416B1/ko not_active IP Right Cessation
- 1983-02-23 AU AU11784/83A patent/AU560962B2/en not_active Ceased
- 1983-02-23 IE IE389/83A patent/IE56342B1/en not_active IP Right Cessation
- 1983-02-24 JP JP58030169A patent/JPS5932029A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0087368A3 (en) | 1986-12-10 |
| DK76083A (da) | 1983-08-25 |
| DE3381897D1 (de) | 1990-10-31 |
| IE56342B1 (en) | 1991-07-03 |
| IE830389L (en) | 1983-08-24 |
| DK76083D0 (da) | 1983-02-22 |
| DK163458C (da) | 1992-07-20 |
| JPS6143746B2 (ko) | 1986-09-29 |
| JPS5932029A (ja) | 1984-02-21 |
| FI83569B (fi) | 1991-04-15 |
| ATE57027T1 (de) | 1990-10-15 |
| AU560962B2 (en) | 1987-04-30 |
| DK163458B (da) | 1992-03-02 |
| EP0087368A2 (en) | 1983-08-31 |
| FI830539L (fi) | 1983-08-25 |
| FI830539A0 (fi) | 1983-02-17 |
| AU1178483A (en) | 1983-09-01 |
| EP0087368B1 (en) | 1990-09-26 |
| FI83569C (fi) | 1991-07-25 |
| MX152416A (es) | 1985-07-10 |
| KR880001416B1 (en) | 1988-08-01 |
| BR8300866A (pt) | 1983-11-16 |
| CA1189589A (en) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840000852A (ko) | 2차원 어드레스 장치 | |
| KR840003861A (ko) | 데이타 처리 시스템에 있어 교환 가능한 인터페이스(interface)회로 배열 | |
| KR920008768A (ko) | 반도체기억장치 | |
| KR890001076A (ko) | 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치 | |
| KR860002148A (ko) | 반도체 집적회로 장치 | |
| FR2354597A1 (fr) | Systeme de traitement de donnees | |
| KR880014482A (ko) | 반도체 집적회로 장치 | |
| KR920001552A (ko) | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 | |
| KR960032501A (ko) | 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로 | |
| KR850001570A (ko) | 마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치 | |
| MY111292A (en) | Data bus. | |
| KR880005762A (ko) | 데이타 전송 시스템 | |
| KR970049492A (ko) | 버스 제어기를 갖는 데이타 프로세서 | |
| KR970049539A (ko) | 버스 드라이버 고장 검출 시스템 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| KR840004334A (ko) | 논리회로의 한 입력단자 2-단 논리 테스팅 신호를 인가하기 위한 장치 | |
| KR910020722A (ko) | 집적 반도체 메모리 | |
| KR940012405A (ko) | 롬(ROM;Read Only Memory)데이타 테스트 회로 | |
| KR910012946A (ko) | 컴퓨터 시스템의 웨이트 수 결정회로 | |
| KR900011224A (ko) | 가입자 시험장치의 제어회로 | |
| KR970049471A (ko) | 통신 모듈의 보드 선택장치 | |
| KR930014004A (ko) | 마이크로 프로세서 데벨로프 시스템 | |
| KR850005108A (ko) | 디지탈 장치의 신뢰성 개선 검사 시스템 | |
| KR910001354A (ko) | 전자식 포탄 시한 신관의 시간세터(setter) 회로(I) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19940728 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |