DK163458B - Udskifteligt interface-kredsloeb - Google Patents

Udskifteligt interface-kredsloeb Download PDF

Info

Publication number
DK163458B
DK163458B DK076083A DK76083A DK163458B DK 163458 B DK163458 B DK 163458B DK 076083 A DK076083 A DK 076083A DK 76083 A DK76083 A DK 76083A DK 163458 B DK163458 B DK 163458B
Authority
DK
Denmark
Prior art keywords
signal
data
terminals
circuit
control signal
Prior art date
Application number
DK076083A
Other languages
English (en)
Other versions
DK163458C (da
DK76083D0 (da
DK76083A (da
Inventor
A Ronald Caprio
John P Cyr
Bernard Geaghan
Paul C Kotschenreuther
David J Schanin
Ronald M Salett
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DK76083D0 publication Critical patent/DK76083D0/da
Publication of DK76083A publication Critical patent/DK76083A/da
Publication of DK163458B publication Critical patent/DK163458B/da
Application granted granted Critical
Publication of DK163458C publication Critical patent/DK163458C/da

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0653Configuration or reconfiguration with centralised address assignment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/378Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Filters And Equalizers (AREA)
  • Vehicle Body Suspensions (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Networks Using Active Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Optical Communication System (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Communication Cables (AREA)
  • Conductive Materials (AREA)

Description

DK 163458 B
i
Opfindelsen angår en interfaceindretning af den i indledningen til krav 1 angivne art.
Kredsløb af denne art er beskrevet i EDN MAGAZINE, bind 26, 5 nr. 3, februar 1981, side 88, Boston, Massachusetts, USA, i en artikel af N.D. Mackintosh: "Interrogation tells muP wich Boards are present".
I databehandlingsanlæg og især i små computeranlæg har man 10 længe søgt at forøge anvendeligheden og/eller kapaciteten af et eksisterende anlæg for at omdanne det til et halvstort eller endog stort anlæg ved at tilføje modulenheder til det eksisterende anlæg. Hidtil har et anlæg, der tillod en indsættelse og udtrækning af modulenheder, k-rævet, at anlægget var 15 forsynet med et særligt kredsløb, som gav mulighed for tilføjelsen og udtrækningen af modulenhederne (dvs. interfacekreds-løb og perifere enheder). I kendte anlæg forekommer det f.eks., at hvert interfacekredsløbskort har et indbygget afkodningskredsløb, som en del af kortet, således at interface-20 kredsløbet kan adresseres, når masteranlægget ønsker at kommunikere med et apparatmodul, uanset kortets fysiske placering i de slidser, som er indrettede til at fastholde sådanne kredsløbskort. Sådanne afkodningskredsløb er tidligere blevet fremstillet således, at der blev indrettet en standardadresse-25 kredsløbskonfiguration for hvert apparatmodul af en bestemt art, f.eks. en diskettestation, og hvis standardadressen skulle ændres, blev ændringen udført i adresseafkodningskredsløbets ledningsføring, f.eks. ved hjælp af en krydsforbindelse. Selv om en del kendte anlæg i et vist omfang tillader en ud-30 skiftning af kredsløbskort, fordi hvert interfacekredsløb kan adresseres, kræver sådanne anlæg sædvanligvis, at interface-kredsløbskortene placeres i en bestemt rækkefølge i slidskon-nektorerne for at have en bestemt prioritet i en gruppe af aktive interfacekredsløb.
Kredsløb, som udfører en seriel skandering af den givne rækkefølge af siidskonnektorer, kendes som en form for "daisy 35
DK 163458 B
2 chain", og sådanne konfigureringer kræver, at der ikke er nogen tomme slidser mellem de aktive interfacekredsløbskort. De kendte anlæg lider under denne begrænsning.
5 Efterhånden som antallet af mulige perifere modulenheder, som kan tilføjes, forøges, forøges ligeledes den mængde af hukommelsesplads, som anvendes til adresser til ind/udenhederne. Da de kendte diagnostiske rutineinstruktioner optager hukommelsesplads i hovedsystemet, følger heraf, at mængden af hukom-10 melsesplads, som optages af diagnostiske rutiner (som kontrollerer de eventuelt tilkoblede modulenheder) ligeledes forøges. Den ovenfor beskrevne forøgede brug af hukommelsesplads reducerer naturligvis den mængde hukommelsesplads, der er til rådighed for de problemløsende programmer. Den kendte måde at 15 afhjælpe sådanne hukommelsesbegrænsninger på er tilføjelse af yderligere hukommelseskapacitet med deraf følgende forøgede omkostninger.
Fra US-PS 4.025.906 kendes endvidere et delvist selvstyrende 20 interfacekort til at forbinde flere perifere enheder til en datamaskine. Det kendte interfacekort indeholder et lager med en række identifikationskoder for standardapparater, og kortet kan dermed selv identificere typen af et tilkoblet apparat og kan således selv finde det instruktionssæt, som skal anvendes 25 til den pågældende perifere enhed. Derimod kan det kendte interfacekort ikke identificere den perifere enhed overfor den centrale datamaskine.
Den foreliggende opfindelse eliminerer både behovet for at 30 have adresseafkodningskredsløb på hvert enkelt interfacekredsløbskort samt den forudgivne rækkefølge af interfacekredsløbs-kortene i specielle slidser for at skabe en planlagt prioritering og tillader, at der er tomme slidser mellem aktive in-terfacekredløb, endvidere eliminerer opfindelsen den udstrakte 35 brug af hukommelsesplads for at danne adresser til et udvidet antal alternative perifere enheder, og eliminerer ligeledes den udstrakte anvendelse af hukommelsesplads til yderligere
DK 163458 B
3 diagnostiske instruktioner til brug ved en forøgelse af antallet af alternative perifere enheder. Med en indretning af den i indledningen nævnte art/ der er ejendommelig ved det i den kendetegnende del af krav 1 angivne, løses sådanne pro-5 blemer.
Interface!ndretningen ifølge den foreliggende opfindelse er forsynet med organer, som gør det muligt at adressere indretningen uanset, hvor det er placeret i de mange forskellige 10 slidser, der er beregnet til interfacekredsløbskort i en dertil indrettet ramme i et databehandlingsanlæg, hvori den foreliggende opfindelse anvendes. Sådanne fleksible adresseringsmetoder er gjort mulig for det første, fordi de fysiske positioner i sig selv er gjort adresserbare, og et kredsløbskort 15 behøver derfor ikke et adresseafkodningskredsløb for at udføre sin egen adresserbarhed, og et sådant kort kan være i enhver fysisk mulig position. For det andet er interfaceindretningen forsynet med organer til at frembringe signaler, som identificerer det kredsløb, som er monteret på kredsløbskortet på 20 den fysiske position, som adresseres. Efter den første forespørgsel på en given position for at finde ud af, hvilken kredsløbstype, som befinder sig på denne bestemte position, anvendes identifikationsinformationen til at danne en konfigureringstabel i hukommelsen i et hovedsystem. Konfigureringsta-25 bellen gør det muligt for en identifikationsadresse for et givet kredsløb at hente den førnævnte positionsadresse. Denne selvkonfigurering gør det muligt at placere ethvert interface-kredsløbskort i en vilkårlig position i rammen uden at tvinge brugeren til at omprogrammere operationen for at tage hensyn 30 til, at i nterfacekredsløbskortene er byttet om. Interfaceindretningen ifølge opfindelsen omfatter endnu et hukommelsesorgan for at opnå yderligere selvkontrol, hvori der er oplagret en forud konstrueret diagnostisk rutine, som især kan anvendes til det interfacekredsløb, der er monteret på kortet. Dette 35 reducerer den mængde hukommelsesplads i hovedsystemet, som nødvendigvis må anvendes til diagnostiske rutiner.
DK 163458B
4
Interfaceindretningen ifølge opfindelsen har endvidere et prioriteringssignalarrangement som anvendes i forbindelse med et logikkredsløb, i det databehandlingsanlæg, som det anvendes sammen med, samt et "last look"-kredsløb på selve kortet.
5 Prioriteringssignalkredsløbet udgør sammen med et "dommer"-kredsløb (arbiter) i det databehandlingsanlæg, som det anvendes sammen med, et organ, som uanset udskifteligheden tillader, at interfacekredsløbet skaber forbindelse til en perifer enhed, som den er forbundet med for at styre en fælles data-10 strøm i afhængighed af en tildelt prioritering for den perifere enhed.
Opfindelsen skal i det følgende forklares nærmere under henvisning til tegningen, hvor 15 fig. 1 viser et skematisk blokdiagram af det grundliggende interf acekreds 1 øb uden et prioriteringsarrangement, fig. 2 et blokdiagram, som viser et kredsløb til bestemmelse 20 af prioriteten blandt kredsløb med flere forskellige prioriteter, fig. 3 et skematisk diagram af de kredsløb, som anvendes til at udføre en programmerbar prioritering eller en genkendelse 25 af en eller flere prioriteringer i tre niveauer, og fig. 3a en tabel, fig. 4 en del af et kredsløb.
30 I fig. 1 er der vist en dataadressebus 11, der i det følgende omtales som D/A bussen, og som er en generel bus, der er forbundet til et databehandlingsanlæg eller et computeranlæg, hvori et interfacekredsløb ifølge den foreliggende opfindelse 35 kan anvendes for at danne en overgang eller grænseflade til en perifer enhed. I den foretrukne udførelsesform er der ca. 65 tråde eller dataveje i D/A bussen 11, men det er klart, at der
DK 163458 B
5 kan anvendes flere eller færre afhængig af det antal kreds-løbselementer, som skal drives.
Fig. 1 viser endvidere et datakort 13, der er monteret på en 5 ramme i det databehandlingsanlæg, som det skal anvendes i forbindelse med. I fig. 1 er datakortet 13 vist monteret på en holder 15, der kan være basisdelen af en opslidset konnektor også kaldet en multikonnektor til kredsløbskort, som kortet kan glide ind i. Kortet fastholdes i slidsen af et drejeligt 10 mekanisk kamorgan. Når kortet klemmes fast i slidsen, vil kredsløbsterminalerne på kortet gå i indgreb med de tilsvarende kredsløbsterminaler på holderen. Sådanne indgrebsterminaler kan være "Yaxley plugs" eller AMP konnektorer. Af fig. 1 fremgår, at konnektorterminalerne 17 og 19 vil gå i indgreb med 15 konnektorterminalerne henholdsvis 18 og 20, når kredsløbskor tet 13 presses ind i den rette position. Derved sluttes et kredsløb fra +5 volt gennem en modstand 22 og gennem terminalerne 20, 19, 17, 18 til stel. Når dette kredsløb er sluttet, falder potentialet på en ledning 21 til stel og udgør et stel-20 signal, der angiver, at der er et kort til stede i den pågældende slids. Signalet på ledningen 21 er vigtigt, for det databehandlingsanlæg, som kredsløbskortet anvendes sammen med, fordi databehandlingsanlægget før eller senere vil adressere den perifere enhed, som kredsløbskortet er tilsluttet enten 25 for at få information transmitteret fra enheden, eller for at transmittere information til enheden. Hvis databehandlingsanlægget "troede" via et eller andet programmeringsarrangement, at et givet kort (og dermed en given perifer enhed) kunne kontaktes via en bestemt slids, og der rent faktisk ikke var no-30 get interfacekredsløb i netop den slids, kunne en forespørgsel fra masteranlægget til den pågældende position meget vel medføre en angivelse af, at kredsløbet ikke arbejdede korrekt, eller endnu værre kunne et manglende svar fra kredsløbet ved den tomme slids medføre, at masteranlægggets funktion blev 35 forsinket eller afbrudt.
På grund af den måde, hvorpå interfaceindretningen på kredsløbskortet, dvs. et logikkredsløb på dette kort, er indrettet.
DK 163458 B
e har visse af de linier, der er forbundet til D/A bussen 11 specielle tilknytninger. Hvert af de kort, der anvendes i forbindelse med et anlæg med interfaceindretningen, må indordne sig under tilknytningsreglerne, således at kortene kan udskif-5 tes eller ombyttes. I den udførelsesform, der er vist i fig.
1, er en linie 23 forbundet til den linie i D/A bussen 11, som transmitterer et læse/skri vesignal, WRT. Læse/skrivesignalet på linien 23 transmitteres gennem konnektorterminalerne 25 gennem den styrede bufferforstærker 27 til logikkredsløbet 29.
10 Den styrede bufferforstærker 27 styres af et styresignal CS = chip select fra det styresignal-logikkredsløb i masteranlægget, som regulerer datastrømmen til og fra kredsløbskortet 13.
Et eksempel på en sådan tovejsdatastrøm er beskrevet i US-PS 4.446.382 med titlen "An Arrangement To Time Separate Bidirec-15 tional Current Flow". Den styrede bufferforstærker 27 kan være en hvilken som helst af de i handlen værende buffere, der fremstilles af velkendte fabrikanter af integrerede kredsløb, og i den foretrukne udførelsesform anvendes en nr. 8307 fra Advanced Micro Devices Corporation. Logikkredsløbene 29 er en 20 passende kombination af NAND gate og AND gate. Grupperingen af NAND gatene og AND gatene i kredsløbet 29 har til formål at danne et læsesignal RD på en linie 101 og et skrivesignal WRT på en linie 103. På grund af den måde, masteranlægget fungerer, er der rent faktisk altid et læsesignal til stede på li-25 nien 23 med mindre der faktisk genereres et skrivesignal.
Af fig. 1 ses, at den anden linie 31 (idet linien 21 med stelsignalet ikke tælles med, og linien 23 med læse/skrivesigna-lerne regnes som den første linie) er forbundet til D/A bussen 30 11 for at modtage et datastrobesignal DS. Masteranlægget, der anvender kredsløbsindretningen, leverer som en del af sine taktsignaler for det første et adressestrobesignal AS i en første tidsperiode efterfulgt af en passende "død periode", der igen efterfølges af et datastrobesignal DS på ny efter-35 fulgt af en passende "død periode". Den cyklus gentages derefter, med mindre taktsignalgeneratoren sættes i en tomgangstilstand. Det er formålet med adressestrobesignalet AS og da-
DK 163458 B
7 tastrobesignalet DS at forberede de rette elementer i systemet, indbefattet elementerne på interfacekredsløbskortet, således at i løbet af adressestrobeti den betragtes den information, som overføres, som adresseinformation, og i løbet af da-5 tastrobetiden betragtes den information, som overføres som informationsdata. Med informationsdata menes ikke blot den form for data, som anvendes ved beregningsproblemer, såsom værdien af penge eller lignende, men også instruktioner. Datastrobe-signalet afsendes af linien 31 gennem konnektorterminalerne 33 10 gennem den styrede buffer 35 til logikkredsløbet 29. Endvidere sendes datastrobeimpulsen gennem forsinkelseslinien 37 til gatekredsløbet 39. Betydningen af datastrobeimpulsen, som passerer gennem forsinkelseslinien 37, vil blive forklaret i det følgende.
15
Den tredje linie PA i konnektorterminalerne (fra venstre i fig. 1, idet stelledningen 21 ikke tælles med) er forbundet til D/A bussen 11 for at modtage et positionsadressesignal PA.
Det masteranlæg, hvortil interfaceindretningen anvendes, er 20 udformet således, at hver slids eller hver holderposition har en speciel adresse. Den adresseinformation oplagres i anlæggets hukommelse, og når den hentes fra den hukommelse, går den gennem et afkoderorgan, som danner et enkelt signal. Det enkelte signal, der således dannes, angiver den specielle slids, 25 som adresseres. Betydningen af positionsadressesignalet PA vil fremgå, når beskrivelsen af identifikationssignalerne betragtes. Positionsadressesignalet afsendes langs linien 41 gennem konnektorterminalerne 45 til gaten 39 og ligeledes til dekoderen 47. PA signalet gør dekoderen 47 klar til at frembringe 30 et udgangssignal, som vil blive omtalt i det følgende.
Den fjerde linie 43 fra konnektorterminalerne til D/A bussen 11 skal levere et svarsignal RPLY til det masteranlæg, hvori interfaceindretningen anvendes. Svarsignalet RPLY dannes ved 35 gaten 39 (der kan være en simpel AND gate), som en reaktion på den samtidige tilstedeværelse af en forsinket datastrobeimpuls DS og et positionsadressesignal PA. Svarsignalet RPLY sendes
DK 163458B
8 langs linien 48 gennem konnektorterminalerne 49 gennem linien 43 tilbage til D/A bussen 11. Betydningen af svarsignalet RPLY vil blive forklaret umiddelbart herefter. Når masteranlægget har adresseret kredsløbskortet 13 eller spørger interfaceind-5 retningen på kortet efter data, vil der være et PA signal til stede, som beskrevet i det foregående, og eftersom der spørges efter data, vil der ligeledes være et datastrobesignal DS til stede. Forsinkelsessignalet 37 anvendes til at give anlægget lidt ekstra tid, hvori de data, som skal overføres, gøres ti Ι-ΙΟ gængelige. Masteranlægget ønsker ikke at sætte sig selv i en tilstand, hvori det kan modtage de pågældende data, hvis disse data ikke rent faktisk overføres og endnu ikke er tilgængelige til at blive overført. Derfor anvender masteranlægget svarsignalet, som skal returneres, for derefter at fortsætte program-15 met. Ved at tilvejebringe en let forsinkelse gennem forsinkelsesorganet 37 vil et kredsløbselement, som måtte kræve yderligere tid (f.eks. kan dataregisteret 51 have behov for yderligere tid for at gøre data klar til overførsel) tildeles mere tid, end det ville være muligt med et almindeligt datastrobe-20 signal DS.
Det femte kredsløb, som er forbundet fra konnektorterminalerne til D/A bussen 11, er det kredsløb, som skal modtage de 0 til 6 bit i et sæt adressesignaler. Bitene af laveste orden i et 25 sæt adressesignaler, leverer en vis information til interface-kredsløbskortet, og denne information bevirker, at visse positioner adresseres. De syv bit giver 128 adressekombinationer og giver således et kredsløbskort mulighed for at svare til 128 adresser. De syv bit transmitteres over linierne 53 gennem 30 konnektorterminalerne 55 gennem bufferforstærkeren 57 til adresseregisteret 59. Det skal på dette bemærkes, at selv om datastrømvejene er vist som enkelte linier, kan der faktisk være flere parallelle linier, ligesom det er tilfældet med linierne 53 for at lede en gruppe parallelle bit eller parallelle 35 signaler. De syv bit kommer ind i adresseregisteret 59, og som det vil indses, kommer disse bit i adresseregisteret i løbet af adressestrobeperioden. De syv bit holdes i adresseregiste
DK 163458 B
9 ret 59 og gøres tilgængelige for dekoderen 47 således, at når dekoderen 47 er klargjort af et positionsadressesignal PA, vil dekoderen 47 levere et af mange mulige udgangssignaler.
5 Den sjette kredsløbsvej fra konnektorterminalerne til D/A bussen 11 modtager adressestrobesignalet AS. Som forklaret tidligere, fremkommer adressestrobesignalet i en given tidsperiode, mens datastrobesignalet dannes i en anden tidsperiode, og der er en død periode mellem de to signaler. Adressestrobe-10 signalet AS sendes langs linien 61 gennem konnektortermina lerne 63 til den styrede bufferforstærker 65 og derfra til adresseregisteret for at åbne dette register i løbet af adres-sestrobetiden som tidligere anført.
15 Det syvende kredsløb fra konnektorterminalerne er forbundet til D/A bussen for at sende et brydesignal, et såkaldt interrupt (INT) til masteranlægget. Et interruptsignal dannes af den perifere enhed eller af interfacekredsløbet for at angive, at den perifere enhed og/eller interfacekredsløbet gennemløber 20 en hændelse, som bør bekendtgøres for masteranlægget, og som masteranlægget bør tage hensyn til. F.eks. er dataregisteret 51 vist med en port betegnet "RCD.D.AVBL", dvs. modtagne data til rådighed. Denne port udsender information, når informationen er blevet modtaget fra den perifere enhed. Hvis den peri-25 fere enhed arbejder for sig selv og afgiver data til dataregi steret 51, og dataregisteret 51 erkender, at data er til rådighed for masteranlægget, afsendes et interruptsignal til masteranlægget for at anmode masteranlægget om at undersøge, hvorledes anlæggets tilstand eller situation måtte være i for-30 hold til interfacekredsløbet. Det skal her præciseres, at undertiden er interfaceindretningen et kredsløb, der kan fungere som master således, at det styrer datastrømmen ud fra et prioriteringsskema, og signalet på linien 67 vil da fungere som et internt forespørgselssignal (internal request). Interruptsig-35 nalet INT dannes og sendes af linien 67 gennem konnektorterminalerne 69 og langs linien 71 til D/A bussen 11.
DK 163458 B
10
Det ottende kredsløb til konnektorterminalerne er forbundet til D/A bussen for at modtage syvende til femtende bit i et sæt adressesignaler. Det skal bemærkes, at det masteranlæg, som kredsløbskortet 13 samarbejder med, anvender ord på to 5 byte, hvor hver byte har otte bit. Med andre ord har et "ord" i det foreliggende system 16 bit. Det vil erindres, at den nul'te bit til den sjette bit sendes ind i kredsløbskortet gennem linierne 53, og at de resterende bit, den syvende til den femtende, sendes ind i kredsløbskortet gennem linien 73.
10 Den nul'te til den femtende bit passerer gennem linien 73 og linien 53 gennem konnektorterminalen 55, gennem de styrede bufferforstærkere 77 og 57 til dataregisteret 51. I modsat retning transmitteres de 16 bit fra dataregisteret 51 langs linien 79, og derefter sendes syv af disse bit langs linien 81 15 gennem den styrede bufferforstærker 83 gennem forbindelsesterminalerne 55, langs linierne 53 tilbage til D/A bussen 11. De resterende ni bit sendes fra forbindelsespunktet 84 gennem den styrede bufferforstærker 85, gennem konnektorterminalerne 75 langs linierne 73 til D/A bussen 11.
20 I fig. 1 er endvidere vist en ROM-enhed 87. I den foretrukne udførelsesform er ROM-enheden 87 en 4K bit ROM og anvendes til at udføre et antal operationer. Inden for rammerne af denne beskrivelse vil der i det væsentlige kun blive omtalt den 25 rolle, som ROM'en 87 spiller for to større operationer. Oplagret i ROM'en 87 er identifikationssignalerne, som identificerer kredsløbskortet 13, og herudover er der oplagret diagnostiske rutinesignaler, som skal anvendes ved udførelsen af en diagnostisk rutine eller en afprøvning af de kritiske elemen-30 ter på interfacekredsløbskortet 13.
Forbundet til ROM'en 87 er en ROM-læsesignalgenerator 89, hvis udgangssignal i det følgende vil blive omtalt som RRD. RRD-generatoren 89 reagerer på tilstedeværelsen af et datastrobe 35 (DS) signal, et læse/skrivesignal RD/WRT og et W/0 signal. DS signalet sendes på linien 91 efter at have været sendt gennem konnektorterminalen 33. Som vist i fig. 1 angiver linien 91, 11
DK 163458 B
at den er forbundet til RRD generatoren 89. Læse/skrivesignalet sendes på linien 93 efter at være blevet sendt gennem kon-nektorterminalerne 25. Som det ses i fig. 1, angiver linien 93, at den er forbundet til RRD generatoren 89. Til sidst af-5 sendes W/0 signalet på linien 95 fra afkoderen 47. Som det ses i f i g. 1, angiver linien 95, at den er forbundet til RRD generatoren 89. "Ord-nul"-signalet (word-zero, W/0) er et signal, som dannes som svar på den rette kombination af den nul'te til den sjette bit i adresseinformationen som beskrevet tidligere.
10 Den rette kombination af disse syv bit, afsendt gennem adresseregisteret 59 til dekoderen 47, danner et enkelt signal, dvs. et W/O-signal, når anlægget ønsker at læse i ROM'en 87, samt at adressetælleren 97 forøges. RRD signalet på linien 99 bevirker, at der læses i ROM'en 87 (afsendes signaler fra 15 ROM'en), mens RRD signalet på linien 101 bevirker, at tælleren 97 forøges. Hver gang et RRD signal dannes, forøges tælleren 97, og det medfører, at der læses fra den næste serielle position i ROM'en 87. Det skal bemærkes, at tælleren 97 kan nulstilles eller tilbagestilles til en udgangsposition som svar 20 på et udgangssignal fra gate-kredsløbet 103 (der er forbundet til tællerens clearindgang). Gatekredsløbet 103 (øverst til højre i fig. 1) kan reagere på et datastrobesignal DS, et læse/skrivesignal (RD/WRT) og et W/2 signal. Datastrobesigna-let og læse/skrivesignalet transmitteres henholdsvis langs li-25 nien 91 og 93 som beskrevet i forbindelse med RRD signalgeneratoren 89. W/2 signalet dannes i dekoderen 47 og er vist i fig. 1. W/2 signalet afsendes på linien 105, der, som antydet i fig. 1, er forbundet til gatekredsløbet 103.
30 Når den diagnostiske rutine skal udføres for interfacekreds-løbet på kredsløbskortet 13, læses de rette datalagerpositioner i ROM'en 87 styret af tællerne 97. Testinformation og instruktioner afsendes på linien 107 ned langs linien 99 og gennem de styrede bufferforstærkere 83 og 85 til D/A bussen 11.
Det bør bemærkes, at dataregisteret 51 er forbundet gennem forbindelsesterminalerne 109 og Hl til den perifere enheds 35
DK 163458B
12 konnektor 113. I en foretrukken udførelsesform vil informationen fra den tilhørende perifere enhed passere gennem kon-nektoren 113 og serielt ind i dataregisteret langs linien 115, mens datasignalerne ved andre driftsformer vil ledes serielt 5 fra dataregisteret 51 langs linien 117 gennem konnektortermi-nalerne 109.
På grund af et antal egenskaber ved det foreliggende interfa-cekredsløb og dets indretning på kortet, er kredsløbskortet 10 udskifteligt i enhver position eller slids i rammen i masteranlægget. Som tidligere forklaret, vil forbindelsen mellem konnektorterminalerne 17, 19 og konnektorterminalerne 18, 20, som bliver en realitet, når kortet placeres i slidsen, gøre det muligt for masteranlægget at få at vide, at der er et kort 15 på den pågældende position. Ved at have en enkelt konnektor- terminal, som, når den aktiveres, danner et signal for at adressere en speciel slids såsom signalet PA på linien 41, kan et interfacekredsløb ifølge opfindelsen i den slids svare, uanset hvilken perifer enhed det pågældende interfacekredsløb 20 repræsenterer. Fordi kredsløbet er selvkontrollerende i den forstand, at det kan identificere sig selv ved at levere identifikationssignaler fra ROM'en, kan interfacekredsløbet som svar på positionsadressesignalet PA på linien 41 overfor masteranlægget angive, hvilken form for interfacekredsløb, der 25 er* placeret i den slids, der adresseres. Ved at anvende identifikationssignalerne opdelt, kan adresseinformationen i masteranlæggets hukommelse rekonfigureres således, at et softwareprogram, som på forhånd er konstrueret til at kalde på en perifer enhed, der er forbundet til kredsløbskortet 13, i hen-30 hold til en vis adresseinformation, vil kunne fortsætte med at anvende den samme adresseinformation. Den adresseinformation vil altid arbejde på fra masteranlæggets hukommelse at hente den positionsadresse, hvorpå kortet 13 er placeret. Endelig skal det nævnes for grundkortets vedkommende, at det faktum, 35 at ROM'en 87, som er til stede på kortet, har en selvkontrollerende diagnostisk rutine, gør det muligt for det anlæg, som anvender interfacekortet, at nedsætte forbruget af lagerplads, som anvendes til diagnostiske rutiner.
DK 163458B
13
Fig. 2 viser et kredsløb, som kunne tilføjes til grundkredsløbet i fig. 13 for at udføre en prioritering på et forudbestemt niveau, idet kredsløbet i fig. 2 er konstrueret til at blive tildelt en prioritering, men på den anden side således, 5 at kredsløbet også kan konstrueres til at blive tildelt en anden prioritering. Et forespørgselssignal, der er vist i fig.
2, er det, der gælder for en "direct memory access", dvs. direkte adgang til hukommelsen, og er betegnet med forkortelsen DM. "OMR" betyder forespørgsel om direkte adgang til hukom-10 melse, mens "DMG" betyder, at en tilladelse til direkte adgang til hukommelsen er udstedt. Det bør erindres at andre styreformer og andre former for forespørgselssignaler kan ligge inden for rammerne af den foreliggende opfindelse. Den tabel, der er vist i fig. 3a, kan være en hjælp til forståelse af 15 fig. 2. Bemærk i fig. 3a, at et kredsløb, som har fået en prioritering på Pø = 0 og Pi = 0, anses for at have niveau 0 eller nul-prioritering. Niveau nul er den laveste prioritering i den beskrevne orden. Bemærk endvidere at et niveau "en" kredsløb, som er det næste højere niveau over niveau nul, har 20 prioriteringsværdier på Pj = 0 og Pø = 1, mens et niveau "to" kredsløb, som er kredsløbet med den højeste prioritet i det viste system, har prioriteringsværdier på P^ = 1 og P0 = 1.
I den før omtalte fig. 2 er vist et kredsløb med en niveau 1 25 prioritering. Kredsløbet er forbundet sammen med det tidligere omtalte og i fig. 1 viste kredsløb til den perifere enhed gennem forbindelsen 113A. Når den perifere enhed er i en databehandlingstilstand, således at dens kredsløb skal opnå kontrol over en fælles datastrøm, danner det perifere kredsløb eller 30 dets interfacekredsløb et "internt forespørgselssignal", INT.
RQ på linien 121. I det foreliggende eksempel er det en forespørgsel fra den perifere enhed eller interfacekredsløbet om at udføre en direkte adgang til hukommelsen, dvs. om at overføre data direkte til hukommelsen i databehandlingsanlægget.
35 Det interne forespørgselssignal, som er et højt signal, sendes til AND gaten 123. Det andet indgangssignal til AND gaten 123 kommer fra en BP1L linie. BP1L linien er vist anbragt uden for 14
DK 1 63458 B
D/A bussen 11 i det foreliggende tilfælde, men i den foretrukne udførelsesform er den placeret i D/A bussen 11 ligesom linierne "BPØL" og "BUSY".
5 Det vil fremgå af det følgende, at hvis et interfacekredsløb udsættes for en intern forespørgsel INT. RQ på ledning 121, og det pågældende kredsløb har en niveau-to prioritering, ville BP1L linien være et lavt signal, og AND gaten 123 vil ikke være i stand til at danne et højt udgangssignal på linien 125.
10 I det følgende antages, at der i øjeblikket ikke er noget højere prioriteret kredsløb, som leverer signaler på BP1L linien og følgelig giver linien et højt signal langs linien 127 gennem konnektorterminalerne 129 gennem OR gaten 131 til AND gaten 123. Hvis ingen kredsløb med højere prioritering kræver 15 kontrol over den direkte adgang til hukommelsen, vil AND gaten 123 på kredsløbskortet 13 afgive et højt signal til NAND gaten 133. NAND gaten 133 fungerer således, at hvis der er to høje indgangssignaler, vil der være et lavt udgangssignal, og hvis et af indgangssignalerne er lavt, vil der være et højt ud-20 gangssignal. Det andet indgangssignal til NAND gaten 133 kommer fra udgangsterminalen på reset siden af flip-flop’en 135, som er høj, når flip-flop'en 135 er tilbagestillet. Følgelig dannes et DMR (direct memory access request) signal som udgangssignal fra porten 133. Flip-flop'en 135 er en D-type 25 flip-flop, som kun skifter til sin "set"-side ved påtrykning af et højt signal på linien 137, når der samtidig er taktsignal med en overgang fra lav til høj til stede på linien 139. I kredsløbet i fig. 2 er taktsignalet et inverteret DMG signal fra NOR gaten 157. I den situation, der her antages, frembrin- 30 ges et højt signal på linien 137, og dette signal søger at overføre flip-flop'en 135 til dens "set"-side, men eftersom DMG signalet endnu ikke er dannet, skifter flip-flop'en 135 ikke. Eftersom der ikke er noget højt signal til stede på gaten 159, kan denne gate ikke danne et masterstartsignal. Efter-35 som flip-flop’en 135 er i sin "reset" tilstand, er der et højt signal på linien 138, således at betingelserne for NAND gaten 133 er opfyldt, således at der dannes et lavt DMR2 signal på
DK 163458 B
15 i i linien 141. Signalet betegnet DMR2 betyder en forespørgsel om direkte adgang til hukommelsen fra det specielle kort i den anden slids. DMR2 signalet sendes gennem konnektorterminalerne 143 til D/A bussen 11. På samme tid afsendes det lave signal 5 fra "set"-siden af flip-flop'en 135 til NOR gaten 145 for at give et højimpedanssignal på linien 147 gennem konnektortermi-nalerne 149 til BUSY-linien, som fortæller anlægget, at kredsløbet ikke er optaget. Signalet på 151 er "reset" signalet til tilbagesti11 ing af flip-flop'en 135, og dette signal dannes, 10 når lederen opgives. Interfacekredsløbet afventer en DMG impuls på linien 153, og impulsen afsendes gennem konnektorter-minalerne 155 til NOR gaten 157. DMG signalet (som er en tilladelse fra masteranlægget) er et lavt impulssignal, som danner et højt impulssignal på linien 139, og eftersom der stadig 15 er et højt signal på linien 137, skifter flip-flop'en 135 til sin "set"-side. Når DMG impulsen slutter, er der et lavt signal på gaten 159, som dermed er i stand til at danne et masterstartsignal .
20 I fig. 2 er der vist et logikstyrekredsløb 156 for kortet, og styrekredsløbet er forsynet med et masterstartsignal fra en linie 158, et tildelingssignal fra en linie 160 og et internt forespørgselssignal INT. RQ fra linien 121. Hvis masterstartsignalet genereres, og det interne forespørgselssignal fort-25 sætter, danner kortstyringslogikkredsløbet 156 styresignaler f.eks. DS, AS, RD/WRT og lignende, som er nødvendige for at udføre overførelsen af data til og fra den perifere enhed og anlæggets hukommelse. Når overførslen er afsluttet, vil det interne forespørgselssignal ligeledes slutte, og dermed vil et 30 "dropmastersignal" dannes. Dropmastersignalet afslutter styresignalerne fra styrekredsløbet 156 og sendes til linien 151 for at tilbagestille flip-flop’en 135, som igen slutter "ma-sterstart"-signalet fra gaten 159. Det skal bemærkes, at logikkredsløbet 156 viser prioriteringssignalet selv efter, at 35 kredsløbet har overtaget styringen af bussen (dvs. er blevet masteren). Hvis et interfacekort med en højere prioritering udøver sin prioritering, vil prioriteringssignalet på linien
DK 163458 B
16 160 sætte kortets logikkredsløb 156 i stand til at bevirke, at kortet danner et "dropmaster" signal ved afslutningen af den aktuelle buscyklus og dermed tilbagestilles flip-flop'en 135.
Som nævnt ovenfor bevirker "dropmaster" signalet, at kredslø-5 bet opgiver styringen af bussen.
Det er hermed beskrevet, hvorledes kredsløbet i fig. 2 vil frembringe et DMR signal, hvis der ikke er nogen kredsløb med højere prioritet, som søger at overtage styringen. I det føl-10 gende betragtes en situation, hvor et kredsløb med højere prioritet søger at overtage styringen.
Hvis et kredsløb med en højere prioritering (i dette tilfælde et niveau "to" prioriteringskredsløb) allerede har været udsat 15 for en intern forespørgsel forud for at kortet 13 blev udsat for sin interne forespørgsel, vil BP1L linien være lav, og det lave signal vil blive afsendt gennem konnektorterminalerne 129 gennem OR gaten 131 for at gøre AND gaten 123 ufølsom overfor det interne forespørgselssignal på linien 121. Kort sagt ville 20 det lave signal på BP1L linien forhindre, at kredsløbet på kortet 13 danner et DMR signal på linien 141. Kredsløbet i fig. 2 har en "last look" mulighed. Hvis kredsløbet på kortet 13 allerede har frembragt et DMR signal, men DMG signalet endnu ikke er blevet modtaget af det databehandlende anlæg, og 25 hvis der inden for dette tidsrum er et kredsløb med en højere prioritering, som slaglægger eller driver BP1L linien, bliver "last look"-trækket væsentligt. Det er klart at BP1L indgangssignalet til AND gaten 123 ville blive lavt. Eftersom flip-flop'en 135 behøver tilstedeværelsen af et højt signal på li-30 nien 137, når DMG signalet skal dannes, er det klart, at der ikke vil være noget masterstartsignal, og ingen vil overtage styringen af bussen. Det er hermed klart, at selv om et kredsløb har fuldført sin forespørgsel og lige har modtaget en tilladelse, giver "last look"-trækket mulighed for, at fore-35 spørgslen kan afsluttes, selv om et højere prioriteringskredsløb beslaglægger prioriteringslinien, og en efterfølgende tilladelse vil blive ignoreret.
i
DK 163458 B
17
Inden fig. 3 gennemgås, bør man betragte fig. 4. I fig. 4 er der vist to linier 175 og 177. To signaler fra et register afsendes i overensstemmelse med et program på linierne 175 og 177 til en komparator 179. Komparatoren 179 kan være et hvil-5 ket som helst i handlen værende kredsløb og er i den foretruk ne udførelsesform en 74S85 fra Texas Instrument Corporation.
Som det fremgår af fig. 4, er linierne 181 og 183 forbundet til BPØL og BOIL linierne i fig. 3. Linierne 181 og 183 bærer således de spændingsniveausignaler, som dannes af alle kreds-10 løb, som indgår i prioriteringsenheden. I komparatoren 179 sammenlignes de programmerede prioriteringssignaler for kredsløbskortet på linierne 175 og 177 (betegnet AØ og Al i komparatoren 179) med de signaler, som er til stede på BPØL og BP1L linierne (betegnet BØ og Bl i komparatoren 179). Hvis A er 15 mindre end B, dannes et lavt prioriteringssignal (eng: pre empt) på linien 185. Hvis A er større end eller lig med B, dannes ikke et lavt prioriteringssignal.
Betragtes nu fig. 3 ses det, at hvis der i det programmerbare 20 prioriteringskredsløb er et lavt signal på linien 185, er kredsløbet optaget, idet AND gaten 161 ikke kan få begge indgangsbetingelser opfyldt, og dermed ikke kan skifte. Hvis AND gaten 191 ikke er høj, kan NAND gaten 193 ikke danne et DHR signal. Det skal bemærkes, at i fig. 3 skal logikkredsløbet 25 186 indbefatte kredsløbet, der er vist i fig. 4. I fig. 3 ses endvidere de tre niveaukredsløb eller prioriteringskredsløb. I niveau-nul-kredsløbet ses, at et lavt signal på BPØL linien vil okkupere kredsløbet ved ikke at tillade AND gaten 161 at få begge indgangsbetingelser opfyldt, dvs. at gaten ikke kan 30 skifte tilstand. Hvis det ikke er begge betingelser på indgangen af AND gaten 161, der er opfyldt, kan AND gaten ikke skifte til højt udgangssignal, og NAND gaten vil ikke danne et DHR signal. Kredsløbet omkring flip-flop'en 135 er det samme, som beskrevet i forbindelse med fig. 2. Niveau-et-kredsløbet 35 er det samme, som beskrevet i forbindelse med fig. 2. Niveau-to-kredsløbet afviget noget ved, at der ikke er noget okkuperings- eller priorieringskredsløb. Bemærk endvidere, at det
DK 163458 B
18 interne forespørgselssignal afsendes direkte til flip-flop'en 167. Eftersom niveau-to-kredsløbet har den højeste prioritet, er der ikke noget kredsløb med en højere prioritering, som kan okkupere kredsløbet. Bemærk endvidere, at i niveau-to-kredslø-5 bet drives både "BPØL" og "BP1L"-1inien lavt for at bringe ethvert lavere prioriteret kredsløb i en spærret eller okkuperet tilstand. Hvis der er to kredsløb med samme prioritering, som kræver kontrol over den samme datavej, har hovedanlæggets kredsløb midler til at vælge imellem disse kredsløb.
10 I fig. 2 er der vist et sæt terminaler A til H, der er forbundet til eller er placeret i nærheden af konnektortermina-lerne 129 og 130. Hvis kredsløbskortet skal arbejde med en ni-veau-et-prioritering, anbringes krydsforbindelserne 132 og 134 15 som vist for at overføre et okkupationssignal fra BP1L linien og for at overføre et lavt signal til BPØL linien. Hvis kredsløbskortet skulle arbejde med en niveau-nul-prioritering, ville krydsforbindelsen 134 blive placeret i C-D terminalerne for at overføre et okkupationssignal fra BPØL linien, og kryds-20 forbindelsen 132 ville blive fjernet, eftersom niveau-nul-kredsløbene ikke skal drive nogen linier over i okkupationstilstanden. Hvis kredsløbskortet 13 skulle fungere med en niveau-to-prioritering, ville krydsforbindelsen 134 blive placeret i terminalerne G-F, og krydsforbindelserne 132 ville 25 forblive i terminalen A-B, som vil gøre det muligt for kredsløbet at påvirke både BPØL linien og BP1L linien. I tilslutning hertil skulle der være en krydsforbindelse mellem terminalerne C-H for at overføre et signal med højt niveau fra HV til AND gaten 123.
30
Disse krydsforbindelser eller kortslutninger af terminaler er enkle løsninger, som er vist for at illustrere virkningen af en ændring i prioriteringen. Kredsløbet i fig. 4 er en elektronisk løsning af dette problem.
35
Den foreliggende opfindelse bevirker, at det bliver muligt (1) at tillade udvælgelse af et stort antal valgmuligheden uden i

Claims (11)

1. Interfaceindretning til at forbinde (interface eller danne grænseflade til) et databehandlingsapparat og en perifer enhed, hvilken interfaceindretning omfatter et kredsløbskort 25 (13), med påførte kredsløb, et første sæt indgrebsterminaler (17, 19, 25a, 33a, 45a, 49a, 55a, 63a, 69a, 75a) indrettet til at gå i indgreb med tilsvarende indgrebsterminaler (18, 20, 25b, 33b, 45b, 55b, 63b, 69b, 75b) indrettet på databehand lingsapparatet (15), og et andet sæt indgrebsterminaler (109a, 30 111a) indrettet til at gå i indgreb med tilsvarende indgrebs terminaler (109b, 111) indrettet på den perifere enhed, hvilket kredsløb omfatter et første sæt kredsløbsorganer (29, 51) til at oplagre datasignaler, som modtages fra det første sæt indgrebsterminaler, 35 og som skal sendes til det andet sæt indgrebsterminaler, samt datasignaler, som modtages fra det andet sæt indgrebsterminaler og som skal sendes til det første sæt indgrebsterminaler, DK 163458 B 20 og et andet sæt kredsløbsorganer (47, 59) til at modtage et instruktionssignal fra det første sæt indgrebsterminaler og til at sende et første styresignal (w/10) til det første sæt 5 kredsløbsorganer (29, 51) som svar på, at instruktionssignalet har en første forudbestemt kode, idet det andet sæt kredsløbsorganer (47, 59) omfatter dekoderorganer (47) til at dekode instruktionssignalet, og idet det første sæt kredsløbsorganer (29, 51) omfatter: 10 et første logikkredsløb (29) til at afgive et andet styresignal (101, 103) som svar på modtagelsen af det første styresignal (w/10) fra dekoderorganerne (47) og et tredje styresignal (DS) fra det første sæt indgrebsterminaler (33), og idet det første sæt kredsløbsorganer omfatter 15 et dataregister (51) forbundet til at modtage det andet styresignal (101, 103) fra det første logiske kredsløb (29), hvilket andet styresignal tillader dataoverførsel på en bus (79) mellem dataregisteret (51) og det første sæt indgrebsterminaler (75a), og hvor det andet sæt kredsløbsorganer (47, 59) 20 yderligere omfatter identifikationssignaldannende organer (87, 89, 97), til at danne identifikationssignaler, som identificerer den perifere enhed som svar på instruktionssignalet, der har en anden forudbestemt kode, der afviger fra den første forudbestemte kode, 25 idet de identifikationssignaldannende organerne er forbundet til bussen (79), og kendetegnet ved, at dekodningsorganerne (47) sender et fjerde styresignal (W/0) til de identifikationssignaldannende organer (87, 89, 92) som svar på, at instruktionssigna-30 let har den anden forudbestemte kode, og idet de identifikationssignaldannende organerne omfatter en ROM (87) til at lagre identifikationsdataene, en tæller (97) med udgangsterminaler, der er forbundet til adresseterminaler på ROM'en, og et andet logikkredsløb (RRD-GEN, 89), der er 35 forbundet til ROM'en (87) og tælleren (97) for at tillade en udlæsning af identifikationsdata fra ROM'en (87) til det første sæt indgrebsterminaler (75a) som svar på modtagelsen af DK 163458B 21 det fjerde styresignal (W/0) fra dekoderorganerne (47) og det tredje styresignal (DS) fra det første sæt indgrebsterminaler (33a).
2. Interface!ndretning ifølge krav 1, kendetegnet ved, at det andet sæt organer (47, 59) yderligere omfatter et adresseregister (59) til at lagre et instruktionssignal, hvilket adresseregister (59) har indgangsterminalorganer (187), der er forbundet til det første sæt indgrebsterminaler 10 (55a) for at modtage instruktionssignalet og endvidere har ud gangsterminaler (189), hvilke dekoderorganer (47) har indgangsterminaler forbundet til at modtage instruktionssignalet fra adresseregisteret (59), en første udgangsterminal (191) til at transmittere det 15 første styresignal (W/10) til dataregisteret (51) som svar på instruktionssignalet fra adresseregisteret (59) med den første forudbestemte kode, og en anden udgangsterminal (95) til at transmittere det fjerde styresignal (W/0) til det andet logiske kredsløb (89) som svar 20 på, at instruktionssignalet fra adresseregisteret (59), har den anden forudbestemte kode.
3. Interfaceindretning ifølge krav 2, kendetegnet ved, at de diagnostiske rutineinstruktioner lagres i ROM'en 25 (87).
4. Interfaceindretning ifølge krav 2, kendetegnet ved, at indretningen yderligere omfatter en leder (193) med en første og en anden ende, som er forbundet til det første sæt 30 indgrebsterminaler (17, 19), hvilken leder (193) ikke er forbundet til nogen anden del af interfacekredsløbet.
5. Interfaceindretning ifølge krav 2, kendetegnet ved, at dekoderorganerne (47) aktiveres (enables) af et posi- 35 tionsadressesignal (PA), som modtages fra en første forudbestemt indgrebsterminal (45a) i det første sæt indgrebsterminaler. DK 163458 B 22
6. Interfaceindretning ifølge krav 2, kendetegnet ved, at adresseregisteret (59) aktiveres (enables) af et adressestrobesignal (AS), som modtages fra en anden forudbestemt indgrebsterminal (63a) i det første sæt indgrebstermi- 5 naler.
7. Interfaceindretning ifølge krav 6, kendetegnet ved, at det første logiske kredsløb (29) har en første og en anden udgangsterminal (101, 103), der hver især er forbundet 10 til henholdsvis læse (RD for read) og skrive (WRT for write) -terminaler på dataregisteret (51).
8. Interfaceindretning ifølge krav 7, kendetegnet ved, at det første logiske kredsløb (29) er i stand til at af- 15 give et læsesignal til læseterminalen (RD) på dataregisteret (51) som svar på modtagelsen af det første styresignal (W/10) fra dekoderorganet (47), det tredje styresignal (DS) fra en tredje indgrebsterminal (33a) i det første sæt indgrebsterminaler, og et læsesignal (WRT) fra en fjerde indgrebsterminal 20 (25a) i det første sæt indgrebsterminaler, og er i stand til at afgive (103) et skrivesignal til skriveterminalen (WRT) i dataregisteret (51) som svar på modtagelsen af det første styresignal (W/10) fra dekoderorganerne (47), det tredje fra styresignal (DS) den tredje indgrebsterminal (33a), og et skrive- 25 signal (WRT) fra den fjerde indgrebsterminal (25a).
9. Interfaceindretning ifølge krav 7, kendetegnet ved, at dataregisteret (51) transmitterer data til den første indgrebsterminal (75a) ved brug af en data ind/ud terminal 30 (DATA) som svar på modtagelsen af læsesignalet, og modtager data fra den første indgrebsterminal (75a) ved brug af data ind/ud terminalen (DATA) som svar på modtagelsen af skrivesignalet .
10. Interfaceindretning ifølge krav 9, kendetegnet ved, at dataregisteret (51) er i stand til at lagre data, som er modtaget fra en perifer enhed ved brug. af det andet indgrebsterminaler (109a, Illa). DK 163458 B 23 i i
11. Interfaceindretning ifølge krav 10, kendetegnet ved, at dataregisteret (51) har en terminal for modtagne data tilgængelige (RCD D. AVBL), der er i stand til at udsende en intern forspørgsel (INT) efter et styresignal som svar på mod-5 tagelsen af data fra per iferienheden ved brug af det andet sæt indgrebsterminaler (109a, 111a). 10 15 20 25 30 35
DK076083A 1982-02-24 1983-02-22 Udskifteligt interface-kredsloeb DK163458C (da)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35172182A 1982-02-24 1982-02-24
US35172182 1982-02-24

Publications (4)

Publication Number Publication Date
DK76083D0 DK76083D0 (da) 1983-02-22
DK76083A DK76083A (da) 1983-08-25
DK163458B true DK163458B (da) 1992-03-02
DK163458C DK163458C (da) 1992-07-20

Family

ID=23382088

Family Applications (1)

Application Number Title Priority Date Filing Date
DK076083A DK163458C (da) 1982-02-24 1983-02-22 Udskifteligt interface-kredsloeb

Country Status (12)

Country Link
EP (1) EP0087368B1 (da)
JP (1) JPS5932029A (da)
KR (1) KR880001416B1 (da)
AT (1) ATE57027T1 (da)
AU (1) AU560962B2 (da)
BR (1) BR8300866A (da)
CA (1) CA1189589A (da)
DE (1) DE3381897D1 (da)
DK (1) DK163458C (da)
FI (1) FI83569C (da)
IE (1) IE56342B1 (da)
MX (1) MX152416A (da)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1005658B (zh) * 1985-02-25 1989-11-01 国际标准电气公司 设备接口控制器
US4724519A (en) * 1985-06-28 1988-02-09 Honeywell Information Systems Inc. Channel number priority assignment apparatus
JPS62239790A (ja) * 1986-04-11 1987-10-20 Matsushita Electric Ind Co Ltd ボタン電話装置
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US5237572A (en) * 1989-04-25 1993-08-17 International Business Machines Corporation Active remote module for the attachment of user equipments to a communication processing unit
CA2970284C (en) 2016-06-10 2020-06-23 Fluid Handling Llc Field configurable low water cut-offs

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024505A (en) * 1974-11-18 1977-05-17 Compucorp Interface system for coupling an indeterminate number of peripheral devices to a central processing unit
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
JPS56121153A (en) * 1980-02-27 1981-09-22 Tamura Electric Works Ltd Self-diagnostic system of electronic apparatus
CA1158775A (en) * 1980-06-04 1983-12-13 Thomas L. Phinney Computer annotation system

Also Published As

Publication number Publication date
FI830539A0 (fi) 1983-02-17
IE56342B1 (en) 1991-07-03
IE830389L (en) 1983-08-24
EP0087368A3 (en) 1986-12-10
KR840003854A (ko) 1984-10-04
EP0087368A2 (en) 1983-08-31
FI830539L (fi) 1983-08-25
DE3381897D1 (de) 1990-10-31
FI83569C (fi) 1991-07-25
DK163458C (da) 1992-07-20
JPS6143746B2 (da) 1986-09-29
BR8300866A (pt) 1983-11-16
DK76083D0 (da) 1983-02-22
CA1189589A (en) 1985-06-25
AU1178483A (en) 1983-09-01
JPS5932029A (ja) 1984-02-21
KR880001416B1 (en) 1988-08-01
FI83569B (fi) 1991-04-15
EP0087368B1 (en) 1990-09-26
AU560962B2 (en) 1987-04-30
MX152416A (es) 1985-07-10
ATE57027T1 (de) 1990-10-15
DK76083A (da) 1983-08-25

Similar Documents

Publication Publication Date Title
US4964038A (en) Data processing system having automatic address allocation arrangements for addressing interface cards
JP3030342B2 (ja) カード
EP0108346B1 (en) Memory reconfiguration method in a data processing system
EP0087367B1 (en) Interchangeable interface circuitry arrangements for use with a data processing system
US11151067B2 (en) Multi-controller multi-memory device for parallel data reading and writing
US5491804A (en) Method and apparatus for automatic initialization of pluggable option cards
JP2547424B2 (ja) デジタルデータ処理システム
US3633175A (en) Defect-tolerant digital memory system
US6393576B1 (en) Apparatus and method for communication between integrated circuit connected to each other by a single line
EP0329725B1 (en) Microcomputer with on-board chip selects and programmable bus stretching
US4006466A (en) Programmable interface apparatus and method
US6347367B1 (en) Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
US6427198B1 (en) Method, system, and program for determining system configuration
EP0260862A2 (en) Move-out queue buffer
US5535368A (en) Automatically-configuring memory subsystem
US4670855A (en) Interchangeable interface circuit structure
KR20200123260A (ko) 캐시 및 다중 독립 어레이를 갖는 메모리용 인터페이스
JP2614493B2 (ja) メモリ制御装置とメモリアレイの間の複数のアレイ制御信号線をプログラミングする装置
DK163458B (da) Udskifteligt interface-kredsloeb
EP0265575A1 (en) Data processing system having automatic address allocation arrangements for addressing interface cards
NO171239B (no) Databehandlingssystem
US5535349A (en) Data processing system and method for providing chip selects to peripheral devices
US5717931A (en) Method and apparatus for communicating between master and slave electronic devices where the slave device may be hazardous
EP0440445B1 (en) System memory initialization with presence detect encoding
USRE33705E (en) Interchangeable interface circuit structure

Legal Events

Date Code Title Description
PBP Patent lapsed