FI83569B - Anpassningskrets. - Google Patents
Anpassningskrets. Download PDFInfo
- Publication number
- FI83569B FI83569B FI830539A FI830539A FI83569B FI 83569 B FI83569 B FI 83569B FI 830539 A FI830539 A FI 830539A FI 830539 A FI830539 A FI 830539A FI 83569 B FI83569 B FI 83569B
- Authority
- FI
- Finland
- Prior art keywords
- signal
- data
- control signal
- connector
- switchable
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Filters And Equalizers (AREA)
- Vehicle Body Suspensions (AREA)
- Information Transfer Systems (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Networks Using Active Elements (AREA)
- Optical Communication System (AREA)
- Conductive Materials (AREA)
- Communication Cables (AREA)
Description
1 83569
Liitäntäoiiri - Annassningskrets
Tietojenkäsittelyjärjestelmissä ja erikoisesti pienissä tietokonejärjestelmissä on kauan tavoiteltu ratkaisua, jolla perusjärjestelmä voitaisiin laajentaa ominaisuuksiltaan ja/tai kapasiteetiltaan keskikokoiseksi tai jopa suureksi järjestelmäksi lisäämällä perusjärjestelmään modulaarisia yksiköitä. Tällaisen "modulaarisen" lisäämisen ja poistamisen mahdollistavan järjestelmän edellytyksenä on tähän asti kuitenkin ollut, että järjestelmään sisältyy joukko laitteisto (piiri-)ominaisuuksia, jotka tekevät mahdolliseksi moduulien (esim. liitäntäpiirien ja oheislaitteiden) lisäämisen ja poistamisen. Esimerkiksi tunnettujen järjestelmien ensimmäisenä ominaisuutena jokaisessa liitäntäpiirikortissa on siihen osana sisältyvä oma dekoodauspiiri, niin että pää-järjestelmän halutessa kommunikoida modulaarisen laitteen kanssa, liitäntäpiirin osoitus voidaan suorittaa ottamatta huomioon sen fysikaalista sijaintia liitäntäpiirejä (kortteja) kännättävissä pidinelimissä. Tällainen dekooderipiiri : · on tunnetussa tekniikassa toteutettu siten, että kullekin : tietyn tyyppiselle modulaariselle laitteelle (esim. kalvo- ·"' levylaitteelle) annetaan standardimuotoinen osoitepiiri ja jos standardiosoitetta on muutettava, dekoodauspiiriin lisätään tai tehdään hyppylankoja tai kiertoliitosmuutoksia "osoitteen muutosta" varten. Kolmanneksi vaikka tämän tyyppiset järjestelmät sallivat tietyn määrän vaihdettavuutta (koska jokainen liitäntäpiiri on valittavissa osoitteella) , nämä järjestelmät ovat normaalisti edellyttäneet liitäntä-piirikorttien asettamista tietyllä tavalla määrättyyn paikka-järjestykseen aktiivisten liitäntäpiirien ryhmän sisäisen prioriteetin määräävän menetelmän toteuttamiseksi.
Kytkentänä, jolla aikaansaadaan "järjestyksen mukaisten" paikkojen peräkkäinen tutkaus, on tunnetussa tekniikassa käytetty jotakin ketjukytkentämuotoa ja nämä kytkentämuodot edellyttävät, että aktiivisten liitäntäpiirikorttien välissä 2 83569 ei ole tyhjiä tai vapaita paikkoja. Tämä rajoitus on tunnettujen piirien epäkohtana. Lisäksi mahdollisten lisättävien modulaaristen oheislaitteiden lukumäärän kasvaessa 1/0-laitteiden osoitteisiin käytetty muistitilan määrä on kasvanut. Lisäksi, koska tunnetussa tekniikassa vianmääritysru-tiinien käskyt käyttävät pääjärjestelmän muistitilaa, tästä seuraa, että valinnaisesti lisättävien modulaaristen laitteiden lukumäärän kasvaessa vianmääritysrutiinin käyttämä muistitilan määrä on kasvanut. Edellä selitetty suurempi muistitilan käyttö pienentää luonnollisesti sen muistitilan määrää, joka on käytettävissä ongelmia ratkaisevien ohjelmien yhteydessä. Tunnetussa tekniikassa tällainen muistin rajoittuminen on vältetty lisäkustannuksia aiheuttaen muistikapasiteettia lisäämällä.
Esillä olevan keksinnön avulla: vältetään tarve sisällyttää osoitedekooderipiiri jokaiseen liitäntäpiirikorttiin, vältetään liitäntäpiirikorttien "asettaminen järjestykseen" tiettyihin paikkoihin prioriteettimääräysjärjestelyn huomioonottamista varten, mahdollistetaan tyhjien paikkojen esiintyminen aktiivisten liitäntäpiirikorttien välissä, vältetään muistitilan liikakulutus lukumäärältään kasvavien valinnaisten oheislaitteiden osoitteiden tallentamiseen ja vältetään muistitilan liikakäyttö lisääntyvien vianhakuru-tiinien käskyjen tallentamiseen valinnaisten oheislaitteiden lukumäärän kasvaessa. Esillä oleva keksintö tarjoaa ratkaisun edellä esitettyihin ongelmiin.
Esillä oleva keksintö kohdistuu piirikortille asennettuun liitäntäpiiriin, joka on varustettu elimillä, jotka mahdollistavat sen osoituksen riippumatta sen sijaintipaikasta monien mahdollisten sijaintipaikkojen joukossa, joihin liitäntäpiirikortteja voidaan sijoittaa tietojenkäsittelyjärjestelmän rungossa, jonka yhteydessä keksintöä käytetään. Tällaisen joustavan osoitusnienettelyn mahdollistaa osaltaan se, että itse fysikaaliset sijaintipaikat ovat osoitettavissa ja siten piirikorteissa ei tarvitse olla osoitedekoo- li 3 83569 dauspiirejä niiden itsensä osoitettavuuden aikaansaamiseksi ja tällainen kortti voi olla mielivaltaisessa fysikaalisessa sijaintipaikassa. Toiseksi liitäntäpiiri on varustettu elimillä, jotka kehittävät signaalit, jotka yksilöivät osoitetussa sijaintipaikassa olevalle kortille asennetun piirin. Tämän mukaisesti tietyn sijaintipaikan ensimmäisen kyselyn jälkeen, joka suoritetaan sen selvittämiseksi, mikä piiri on sijoitettuna mainittuun tiettyyn sijaintipaikkaan, tun-nusinformaatiota käytetään osana kehitettäessä kokoonpano-taulukkoa pääjärjestelmän muistiin. Kokoonpanotaulukko mahdollistaa aikaisemmin mainitun sijaintiosoitteen noutamisen tietyn piirin tunnusosoitteen avulla. Tämä kokoonpano-määritys mahdollistaa minkä tahansa liitäntäpiirikortin sijoittamisen mihin tahansa rungon pidinelimistä tai paikoista ilman, että käyttäjän tarvitsisi tämän seurauksena uudel-leenohjelraoida toimintaa liitäntäpiirikorttien vaihtamisen huomioonottamiseksi. Lisäksi esillä oleva liitäntäpiiri sisältää toisena piirikohtaisena ominaisuutena muistilaitteen, johon on tallennettu määrätty vianmääritysrutiini, joka soveltuu erikoisesti korteille asennetulle liitäntä-piirille. Tämä ominaisuus vähentää vianmääritysrutiinien pääjärjestelmässä käyttämää muistitilaa. Esillä olevaan liitäntäpiiriin sisältyy lisäksi prioriteettisignaalijärjestely, jota käytetään tietojenkäsittelyjärjestelmään, jossa korttia käytetään, sisältyvän logiikkapiiriverkon yhteydessä, sekä "varmistus"-piirit itse kortilla. Prioriteet-tisignaaliverkko yhdessä tietojenkäsittelyjärjestelmässä, jonka yhteydessä korttia käytetään, olevan päätöspiirin kanssa sekä itse kortilla olevat "varmistus"-piirit muodostavat välineet, jotka mahdollistavat, että liitäntäkortti voi vaihdettavuudesta huolimatta antaa oheislaitteelle, johon se liittyy, mahdollisuuden saada hallintaansa yhteinen tiedonsiirtotie oheislaitteelle annetun prioriteetin mukaisesti .
Esillä olevan keksinnön ominaisuudet ja päämäärät ilmenevät seuraavasta selityksestä ja siihen liittyvästä piirustuksesta, jossa: 4 83569 kuvio 1 on lohkokaavio perusliitäntäpiiristä ilman prioriteetti järjestelyä , kuvio 2 on lohkokaavio, joka esittää piiriä, joka tarvitaan prioriteetin määräämiseksi prioriteetiltaan erilaisten piirien joukossa, kuvio 3 on kaavio verkoista, joita käytetään ohjelmoitavan prioriteetin aikaansaamiseksi tai jonkin kolmentasoisista prioriteeteistä tunnistamiseen.
Tarkasteltakoon kuviota 1. Kuviossa 1 on esitetty tieto/osoi-teväylä 11, jota seuraavassa nimitetään D/A-väyläksi, joka on yleinen väylä, joka on kytketty tietojenkäsittelyjärjestelmään tai tietokonejärjestelmään, jonka yhteydessä esillä olevaa liitäntäpiiriä voidaan käyttää oheislaitteen liittämiseksi. Parhaana pidetyssä suoritusmuodossa D/A-väylässä 11 on noin 60 johdinta tai tiedonsiirtotietä, mutta kuten on ilmeistä useampia tai harvempia voidaan käyttää riippuen ohjattavien piirielementtien lukumäärästä.
Kuviossa 1 esitetty tietokortti 13 on asennettu tietojenkäsittelyjärjestelmän, jonka yhteydessä sitä käytetään, runkoon. Kuviossa 1 kortti 13 on esitetty asennettuna pidin-elimeen 15, jona voi olla pohja työntöuratyyppisessä järjestelyssä, jota pitkin kortti liukuu. Määrätyssä sisääntyön-netyssä asemassa kortti puristetaan paikalleen kiertyvällä mekaanisella epäkeskolaitteella. Kun kortti puristetaan paikalleen, kortilla olevat piirinavat kytkeytyvät pidinelimen vastaaviin piirinapoihin. Tällaisia toisiinsa kytkeytyviä liitäntänapoja on joissakin tapauksissa kutsuttu Yaxley-tai AMP-liittimiksi. Kuten kuviosca 1 havaitaan, kun piiri-kortti 13 on puristettu paikalleen, liitinnavat 17 ja 19 kytkeytyvät liitinnapoihin 18 ja 20, niin että +5 V jännitteestä sulkeutuu piiri vastuksen 22 kautta maapotentiaa-liin. Kun edellä oleva piiri sulkeutuu, linjalle 21 tulee siten maapotentiaalin tasolla oleva signaali, joka ilmaisee "kortin paikallaanolon" kyseisessä sijaintipaikassa. Linjalla 21 oleva signaali on tärkeä tietojenkäsittelyjärjestelmälle,
II
5 83569 jonka yhteydessä korttia käytetään, koska tietojenkäsittelyjärjestelmä jollakin hetkellä valitsee oheislaitteen, johon piirikortti liittyy, joko informaation siirtämiseksi siltä tai informaation siirtämiseksi sille. Mikäli tietojen käsittelyjärjestelmä "luulisi" jostakin ohjelmointijärjestelystä johtuen, että kortin (ja siten oheislaitteen) kanssa voidaan kommunikoida tietyn paikan välityksellä ja jos mainitussa paikassa ei todellisuudessa olisi liitäntäpiiriä, pääjärjestelmän tähän sijaintipaikkaan kohdistamasta kyselystä saattaisi hyvin olla seurauksena ilmoitus, että piiri ei toimi oikein tai vielä pahemmassa tapauksessa tyhjässä paikassa olevien piirien vastauksen puuttumisesta voisi seurata pääjärjestelmän toiminnan keskeytyminen.
Johtuen tavasta, jolla logiikkapiirit on järjestetty piiri-kortille, eräille D/A-väylään 11 kytketyille linjoille on annettu tiettyjä tehtäviä. Jokaisen kortin, jota käytetään järjestelmässä, jonka yhteydessä korttia 13 käytetään, on noudatettava tehtäväsääntöjä, jotta kortit olisivat keskenään vaihdettavissa. Kuviossa 1 esitetyssä toteutusmuodossa linja 23 on kytketty D/A-väylän 11 linjaan, jonka kautta luku/kirjoitussignaali siirretään. Linjalla 23 oleva luku/ kirjoitussignaali siirretään liitinnapojen 25 ja ohjattavan puskurin 27 kautta logiikkapiirille 29. Ohjattavaa puskuria 27 ohjaa ohjaussignaali, joka tulee pääjärjestelmän ohjaussignaalilogiikkapiiriltä, joka ohjaa piirikortille 13 tulevaa ja siltä lähtevää tietovirtaa. Ohjattavana puskurina 27 voi olla mikä tahansa useista kaupallisesti saatavilla olevista tunnettujen integroitujen piirien valmistajien puskureista ja parhaana pidetyssä suoritusmuodossa puskurina on piiri 8307, jota valmistaa Advanced Micro Devices Corporation. Logiikkapiiri 29 muodostuu asianmukaisella tavalla kokoonpannusta JA-EI- ja JA-porttien ryhmästä. Piirin 29 JA-EI-porttien ja JA-porttien ryhmittelyn tarkoituksena on aikaansaada lukusignaali linjalle 101 ja kirjoitussignaali linjalle 103. Käytännössä pääjärjestelmä toimii siten, että linjalla 23 on aina lukusignaalia edustava signaali 6 83569 paitsi silloin, kun kirjoitussignaali kehitetään.
Kuviosta 1 voidaan havaita, että toinen linja 31 on kytketty D/A-väylään 11 datavalintasignaalin vastaanottamiseksi.
Pääjärjestelmä, jonka yhteydessä esillä olevaa liintäntäpii-rikorttia käytetään, muodostaa osana ajoitussignaaleistaan ensiksi ensimmäisen jakson aikana osoitevalintasignaalin, jota seuraa sopiva "välijakso" ja tämän jälkeen datavalintasignaalin, jota seuraa sopiva "välijakso". Tämän jälkeen jakso toistuu paitsi, jos kellosignaaligeneraattorin toiminta keskeytetään. Osoitevalintasignaalin ja datavalintasignaalin tarkoituKsena on ohjata järjestelmän asianomaisia elementtejä liitäntäpiirikortilla olevat elementit mukaanluettuina siten, että osoitevalinta-aikana siirrettävä informaatio katsotaan osoiteinformaatioksi, kun taas datava-linta-aikana siirrettävä informaatio katsotaan informaatio-dataksi. Informaatiodatalla tarkoitetaan paitsi sen tyyppisiä tietoja, joita käytetään kirjanpitotehtävissä, kuten raha-arvoja ja vastaavia, myös käskydataa. Datavalintasig-naali johdetaan linjaa 31 pitkin liitinnapojen 33 ja ohjattavan puskurin 35 kautta logiikkapiirille 29. Lisäksi data-valintasignaali johdetaan viivelinjan 37 kautta porttipii-rille 39. Merkitys datavalintapulssin johtamiselle viivelinjan 37 kautta selitetään myöhemmin.
Kolmas liitinnavoista tuleva linja on kytketty D/A-väylään 11 vastaanottamaan sijaintiosoitesignaalin. Pääjärjestelmä, jonka yhteydessä liitäntäpiirikorttia 13 käytetään, on toteutettu siten, että kullakin paikalla tai pidinelimellä on tietty osoite. Tämä osoiteinformaatio on tallennettu järjestelmän muistiin ja kun se noudetaan muistista se kulkee de-kooderilaitteen kautta, joka kehittää yhden ainoan signaalin. Siten kehitetty yksi signaali ilmaisee osoitettavana olevan tietyn paikan. Linjalla 41 oleva signaali on merkitty viitemerkillä PA osoittamaan sijaintiosoitesignaalia. Sijaintiosoitesignaalin merkitys ilmenee tunnussignaalien selitystä tarkasteltaessa. Sijaintiosoitesignaali johdetaan li 7 83569 linjaa 41 pitkin liitinnapojen 45 kautta portille 39 ja dekooderille 47. Signaali PA ohjaa dekooderin 47 antamaan lähtösignaalin kuten seuraavassa selitetään.
Neljäs linja 43, joka on kytketty liitinnavoista D/A-väylään 11, on kytketty tähän antamaan vastaussignaalin pääjärjes-telmälle, jonka yhteydessä piirikorttia käytetään. Vastaus-signaalin kehittää portti 39 viivästetyn datavalintapuls-sin ja sijaintiosoitesignaalin samanaikaisen esiintymisen ohjaamana. Vastaussignaali johdetaan pitkin linjaa 48 liitinnapojen 49 ja linjan 43 kautta takaisin D/A-väylälle 11. Vastaussignaalin merkitys selitetään myöhemmin. Kun pääjär-jestelmä on valinnut piirikortin 13 osoitteen tai on suorittamassa kortilla 13 olevan liitäntäpiirin kyselyä datan saamiseksi, signaali PA on olemassa edellä selitetyn mukaisesti ja koska dataa pyydetään, datavalintasignaali on olemassa. Viive-elintä 37 käytetään antamaan järjestelmälle hieman lisäaikaa, jona se voi kehittää siirrettäväksi aiotun datan valmiiksi. Pääjärjestelmä ei halua ohjata piire-jään tämän datan vastaanottamista varten, jos dataa ei todella siirretä tai se ei ole käytettävissä siirtoa varten. Pääjärjestelmä odottaa siten vastaussignaalin paluuta ohjelman jatkamiseksi. Viive-elimellä 37 aikaansaatu pieni viive antaa lisäaikaa tarvitseville piireille (esim. data-rekisteri 51 voi tarvita lisäaikaa datan saamiseksi valmiiksi siirtoa varten) enemmän aikaa normaalin datavalintasig-naalin antamaan verrattuna.
Viidentenä piirinä, joka on kytketty liitinnavoista D/A-väylään 11, on piiri, joka vastaanottaa osoitesignaaliryhmän 0-6. Osoitesignaaliryhmän vähemmän merkitsevät bitit antavat liitäntäpiirikortille tietyn informaation, jonka tehtävänä on tiettyjen paikkojen osoitus. Mainitut seitsemän bittiä antavat noin 128 osoitekombinaatiota ja siten aikaansaavat piirilevyn, joka voi reagoida 128 osoitteeseen. Nämä seitsemän bittiä johdetaan linjoja 53 pitkin liitinnapojen 55 ja puskurin 57 kautta osoiterekisterille 59. Tässä yhteydessä 8 83569 on huomattava, että vaikka piirustuksissa tiedonsiirtoteitä on esitetty yksinkertaisilla viivoilla, niissä voi todellisuudessa olla useita linjoja rinnakkain, kuten linjojen 53 tapauksessa rinnakkaisten bittien tai signaalien ryhmän johtamiseksi. Seitsemän bittiä syötetään osoiterekisterille 59 ja kuten havaitaan nämä bitit ladataan osoiterekisteriin osoitevalinta-aikana. Seitsemän bittiä pidetään osoiterekisterissä 59 ja dekooderin 47 käytettävissä, niin että sijaintiosoitesignaalin ohjatessa dekooderin 47 toimintaan dekooderi 47 antaa yhden monista mahdollisista läh-tösignaaleista.
Kuudes virtatie 1iitinnavoista on kytketty D/A-väylään 11 osoitevalintasignaalin (AS) vastaanottamiseksi sen kautta. Kuten aikaisemmin on selitetty, osoitevalintasignaali on olemassa tai kehitetään määrättynä ajanjaksona ja datava-lintasignaali kehitetään toisena ajanjaksona ja näitä kahta signaalia erottaa väliaika. Osoitevalintasignaali siirretään pitkin linjaa 61 liitinnapojen 63 kautta ohjattavalle puskurille 65 ja sieltä osoiterekisteriin sallimaan rekisterin toiminta osoitevalinta-aikana kuten edellä on mainittu.
Seitsemäs liitinnavoista kytketty piiri on kytketty D/A-väylään 11 keskeytyssignaalin (INT) siirtämiseksi sitä pitkin pääjärjestelmään.Keskeytyssignaalin kehittää oheislaite tai liitäntäpiiri oheislaitteen puolesta ilmaisemaan, että oheislaite ja/tai liitäntäpiiri käsittelee tapausta, joka on saatettava pääjärjestelmän tietoon ja jonka suhteen pää-järjestelmän on suoritettava toimenpiteitä. Havainnollistavana esimerkkinä datarekisteriin 51 on esitetty sisältyväksi portti, jossa on merkintä "vastaanotettu tieto käytettävissä". Tästä portista lähetetään informaatiota, kun informaatio on vastaanotettu oheislaitteelta. Jos oheislaite itsenäisesti toimiessaan antaa tietoja datarekisterille 51 ja datare-kisteri 51 havaitsee, että tieto on pääjärjestelmän käytettävissä, tällöin pääjärjestelmälle lähetetään keskeytyssignaali, joka pyytää pääjärjestelmää tiedustelemaan liitäntä- li 9 83569 piirin tilaa. On huomattava, että joissakin tapauksissa, jos liitäntäpiirinä on piiri, josta voi tulla ohjaava yksikkö tai se voi hallita tiedonsiirtotietä prioriteettijärjestelmän mukaisesti, tällöin linjalla 67 oleva signaali toimii sisäisenä pyyntösignaalina. Keskeytyssignaali kehitetään ja johdetaan linjaa 67 pitkin liitinnavan 69 kautta linjaa 71 pitkin D/A-väylälle 11.
Kahdeksas liitinnavoista kytketty piiri on kytketty vastaanottamaan osoitesignaalien ryhmän bitit 7-15. On huomattava, että pääjärjestelmä, jonka yhteydessä piirikortti 13 toimii, toimii sanoilla, joissa on kaksi tavua, joissa kummassakin on kahdeksan bittiä. Toisin sanoen esillä olevan järjestelmän sanassa on 16 bittiä. Kuten muistetaan, bitit 0-6 siirretään kortin piireille linjojen 53 välityksellä, ja jäljellä olevat bitit 7-15 siirretään kortin piireille linjojen 73 välityksellä. Bitit 0-15 kulkevat linjan 73 ja linjan 53 kautta ja liitinnapojen 75 ja 55 sekä ohjattavien puskureiden 77 ja 57 kautta datarekisterille 51. Käänteisessä suunnassa Ib oittiä johdetaan datarekisteriltä 51 linjaa 79 pitkin ja tämän jälkeen seitsemän biteistä johdetaan linjaa 81 pitkin ohjattavan puskurin 83 ja kytkentänapojen 55 kautta linjoja 53 pitkin takaisin D/A-väylälle 11. Muut yhdeksän bittiä johdetaan liitospisteestä 84 ohjattavan puskurin 85 ja liitinnapojen 75 kautta linjoja 73 pitkin D/A-väylälle 11.
Kuviossa 1 on lisäksi esitetty ROM-laite 87. Parhaana pidetyssä suoritusmuodossa ROM 87 on 4 kbitin ROM ja sitä käytetään useiden toimintojen toteuttamsieen. Tässä selityksessä keskitytään tehtäviin, jotka ROM 87 suorittaa kahdessa päätoiminnassa. ROM-muistiin 87 on tallennettu tunnussig-naalit, jotka yksilöivät piirikortin 13 ja lisäksi siihen on tallennettu vianmääritysrutiinin signaalit, joita käytetään vianmääritysrutiinin tai testauksen kohdistamiseksi kortin 13 liitäntäpiirin kriittisiin elementteihin.
ROM-muistiin 87 on kytketty ROM-lukusignaaligeneraattori 89, 10 83569 jonka lähtösignaalista käytetään seuraavassa nimitystä RRD. RRD-generaattori 89 reagoi datavalintasignaalin (DS), luku/kirjoitussignaalin ja W/0-signaalin läsnäoloon. Signaali DS johdetaan linjalle 91 sen tultua siirretyksi lii-tinnavan 33 kautta. Kuten kuviossa 1 on esitetty, linjasta 91 ilmenee, että se on kytketty RRD-generaattoriin 89. Luku/kirjoitussignaali johdetaan linjalle 93 sen tultua siirretyksi liitinnapojen 25 kautta. Kuten kuviossa 1 on esitetty, linjasta 93 ilmenee, että se on kytketty RRD-generaattoriin 89. W/0-signaali johdetaan linjaa 95 pitkin dekoode-rilta 47. Kuten kuviosta 1 havaitaan, linjasta 95 ilmenee, että se on kytketty RRD-generaattoriin 89. Nollasana eli W/0-signaali on signaali, joka kehitetään seurauksena osoite-informaation bittien 0-6 oikeasta kombinaatiosta, kuten aikaisemmin on selitetty. Näiden osoiterekisterin 59 kautta dekooderille 47 johdettujen seitsemän bitin oikea kombinaatio kehittää yhden signaalin, ts. W/0-signaalin, kun järjestelmän tarkoituksena on lukea ROM 8 7 ja inkrementoida las-r kuria 97. Linjalla 99 olevan RRD-signaalin tehtävänä on aikaansaada ROMin 87 luku tai signaalin lähettäminen siltä linjalla 101 olevan RRD-signaalin aikaansaadessa laskurin 97 inkrementoinnin. Aina kun RRD-signaali kehitetään, laskuri 97 inkrementoituu ja aikaansaa ROM-muistin 87 seuraavan peräkkäisen muistipaikan lukemisen. On huomattava, että laskuri 97 voidaan nollata tai palauttaa alkutilaan porttipii-reiltä 103 tulevan lähtösignaalin ohjaamana. Nollauspiiri 103 reagoi datavalintasignaaliin, luku/kirjoitussignaaliin ja W/2-signaaliin. Datavalintasignaali ja luku/kirjoitussignaali siirretään pitkin linjoja 91 ja 93, kuten on selitetty RRD-signaaligeneraattorin 89 yhteydessä. Dekooderi 47 kehittää W/2-signaalin ja se on esitetty kuviossa 1, W/2-signaali johdetaan linjalle 105, joka on kuviossa 1 esitetty kytketyksi nollaussignaaligeneraattoriin 103.
Kun vianmääritysrutiini on suoritettava piirikortin 13 lii-täntäpiirille, ROM-muistin 87 asianomaiset muistipaikat luetaan laskurin 97 ohjaamana. Testi-informaatio ja käskyt
II
il 83569 siirretään pitkin linjaa 107 ja edelleen pitkin linjaa 79 ja ohjattavien puskureiden 83 ja 85 kautta D/A-väylälle 11.
On huomattava, että datareklsteri 51 on kytketty liitinna-pojen 109 ja 111 kautta oheislaitteen liittimeen 113. Parhaana pidetyssä suoritusmuodossa asianomaiselta oheislaitteelta tuleva informaatio kulkee liittimen 113 kautta ja sarja-muodossa datarekisteriin pitkin linjaa 115, ja toisena toimintana informaatiosignaali johdetaan sarjamuodossa datare-kisteriltä 51 linjaa 117 pitkin liitinnapojen 109 kautta.
Johtuen esillä olevan liitäntäpiirin ominaisuuksista ja piirin järjestelystä kortilla esillä oleva liitäntäpiirikortti voidaan vaihtaa pääjärjestelmän rungon mihin tahansa sijaintipaikkaan. Kuten edellä on selitetty, liitinnapojen 17 ja 19 kytkeytyminen liitinnapoihin 18 ja 20 kortin 13 fysikaalisen läsnäolon vaikutuksesta tekee mahdolliseksi, että pääjärjestelmä voi saada tiedon valinnaisen kortin läsnäolosta tässä sijaintipaikassa. Käyttämällä yhtä ainoaa liitin-napaa, joka aktivoituna antaa määrätyn paikan valitsevan signaalin, esim. linjan 41 signaalin, tässä paikassa oleva liitäntäpiiri voi reagoida riippumatta siitä, mikä liitän-täpiiri on paikalla. Kun piiri tehdään itsenäiseksi siten, että se voi yksilöidä itsensä antamalla tunnussignaalit ROM-muistilta 87, liitäntäpiiri voi linjalla 41 olevan sijaintiosoitesignaalin ohjaamana ilmaista pääjärjestelmäl-le minkä tyyppinen liitäntäpiiri sijaitsee osoitettavana olevassa paikassa. Osaksi tunnussignaalien käytön ansiosta pääjärjestelmän muistissa oleva osoiteinformaatio voidaan järjestää uudelleen siten, että ohjelma, joka on aikaisemmin suunniteltu kutsumaan piirikorttiin 13 liittyvää oheislaitetta tietyn osoiteinformaation mukaisesti, voi jatkaa tämän saman osoiteinformaation käyttämistä. Tämä osoiteinformaatio noutaa aina pääjärjestelmän muistista sijaintiosoit-teen, jossa kortti 13 sijaitsee. Lopuksi peruskortin osalta se, että kortilla olevassa ROM-muistissa 87 on oma vian-määritysrutiini, mahdollistaa vianmääritysrutiineihin i2 83569 käytetyn muistitilan kulutuksen minimoinnin järjestelmässä, jonka yhteydessä liitäntäpiiriä käytetään.
Tarkasteltakoon kuviota 2. Kuvio 2 esittää piiriä, joka voiuaan lisätä kuvion 1 peruspiiriin ykköstason prioriteet-tiaseman asettamiseksi mitä varten kuvion 2 piiri on suunniteltu siten, että se tulee ensimmäisen prioriteetin es-tämäksi, mutta aikaansaa toisaalta toisen prioriteettiase-man estämisen. Kuviossa 2 esitetty pyyntösignaali on "muistin suorasaanti"-pyyntö, joka on merkitty lyhyesti DM. "ui«iR" tarkoittaa muistin suorasaantipyyntöä ja "DMG" tarkoittaa muistin suorasaannin myöntämistä. On pidettävä mielessä, että tässä esitetyn keksinnöllisen ajatuksen puitteissa voitaisiin antaa myös muuntyyppisiä ohjauspyyntöja Kuviossa 3a esitetyn taulukon lyhyt tarkastelu auttaa kuvron 2 ymmärtämistä. Kuviosta 3a havaitaan, että piirillä, jolle on osoitettu prioriteetti P^ = O ja P-j = O, katsotaan olevan tason 0 eli nollatason prioriteetti. Nollataso on alhaisin prioriteetti selitetyssä järjestelmässä. Lisäksi havaitaan, että "ykköstason" piirillä (joka on seuraavaksi korkein taso nollatason yläpuolella) on prioriteettiarvot P^ = 0 ja Pq = 1 ja "kakkostason" piirillä (jolla piirillä on korkein prioriteetti selitetyssä järjestelmässä) on prioriteettiarvot Pj = 1 ja Pq = 1. Seuraavassa tarkastellaan jälleen kuviota 2.
Kuviossa 2 on esitetty piiri, jolla on ykköstason prioriteetti. Piiri on kytketty (yhdessä kuviossa 1 esitetyn ja edellä selitetyn piirin kanssa) oheislaitteeseen liitännän 113ri kautta. Kun oheislaite tai tieto-ohjattu laite on sellaisessa tietojenkäsittelyvaiheessa, että sen piirit tarvitsevat yhteisen tiedonsiirtotien hallintaansa, oheislaite tai sen liitäntäpiiri kehittää "sisäinen pyyntö"-signaalin linjalle 121. Esillä olevassa esimerkissä on kysymys oheislaitteen tai liitäntäpiirin pyynnöstä muistin suorasaannin aikaansaamiseksi ts. datan siirtämisestä suoraan muistiin tietojenkäsittelyjärjestelmässä. Sisäinen pyyntö-signaali, joka on ylempitasoinen signaali, johdetaan JA-portille 123.
li 13 83569 JA-portin 123 toinen tulosignaali tulee linjalta BP1L.
Linja BP1L on esitetty D/A-väylän 11 ulkopuolella selitystä varten, mutta parhaana pidetyssä suoritusmuodossa se on D/A-väylän 11 sisällä samoin kuin linjat "BP0L" ja "VARATTU".
Kuten tätä piirin osaa edelleen selitettäessä selviää, mikäli toiseen liitäntäkorttiin kohdistuisi sisäinen pyyntö ja sillä olisi kakkostason prioriteetti, tällöin linja BP1L saisi alempitasoisen signaalin ja JA-portti 123 ei olisi oikein ohjattuna ylempitasoisen lähtösignaalin antamiseksi linjalle 125. Oletettakoon aluksi, että mikään ylemmän prioriteetin piiri ei anna signaaleja linjalle BP1L, joten linja antaa ylempitasoisen signaalin JA-portille 123 linjaa 127 pitkin, liitinnapojen 129 ja TAI-portin 131 kautta. Siten mikäli mikään ylemmän prioriteetin piireistä ei olisi pyytämässä muistin suorasaannin ohjausta, tällöin piirikortin 13 JA-portti 123 antaisi ylempitasoisen signaalin JA-EI-portille 133. JA-EI-portti 133 toimii siten, että kahden ylempitasoisen tulosignaalin tapauksessa saadaan alempitasoinen lähtösignaali ja jos jompi kumpi tulosig-naaleista on alempitasoinen, saadaan ylempitasoinen lähtö-signaali. JA-El-portin 133 toinen tulosignaali tulee kiikun 135 palautuspuolen lähtönavasta, joka on ylemmällä tasolla, kun kiikku 135 on palautettuna. Täten signaali DMR kehitetään portin 133 lähtönä. Kiikku 135 on D-kiikku, joka voidaan kääntää asetettuun tilaan linjan 137 ylempitasoisella signaalilla, vain kun linjalla 139 esiintyy samanaikaisesti kellosignaalin siirtymä alemmalta tasolta ylemmälle tasolle. Kuvion 2 piireissä kellosignaalina on invertoitu signaali DMG, joka saadaan TAI-EI-portilta 157. Käsiteltävässä tilanteessa linjalle 137 on muodostettu ylempitasoinen signaali, joka pyrkii kääntämään kiikun 135 asetettuun tilaansa, mutta koska signaalia DMG ei vielä ole kehitetty, kiikku 135 ei vaihda tilaansa. Koska portille 159 tulee yksi ylempitasoinen signaali, portti ei ole ohjattuna antamaan hallinnan-aloitussignaalia. Koska kiikku 135 on palautetussa tilassa, linjalla 138 on ylempitasoinen signaali, joka ohjaa JA-EI- i4 83569 portin 133 kehittämään alempitasoisen DMR2-signaalin linjalle 141. Signaali, joka on merkitty DMR2, tarkoittaa muistin suorasaantia koskevaa pyyntöä ja määrätyltä paikassa kaksi olevalta kortilta. Signaali DMR2 siirtyy liitinnavan 173 kautta D/A-väylälle 11. Alempitasoinen signaali kiikun 135 asetuspuolelta johdetaan samanaikaisesti TAI-EI-por-tille 145 aikaansaamaan korkeaimpedanssisignaalin linjalle 147 ja liitinnapojen 149 kautta VARATTU-1injalle, mikä ilmaisee järjestelmälle, että piiri ei ole varattuna. Linjan 151 signaali on kiikun 135 palauttava signaali ja tämä signaali kehitetään, kun hallinta-asemasta luovutaan. Liitäntä-piiri odottaa pulssisignaalia DMG linjalta 153, joka johdetaan liitinnapojen 155 kautta TAI-EI-portille 157. Signaali DMG (joka on hyväksymissignaali pääjärjestelmältä) on alempitasoinen signaali, joka muodostaa linjalle 139 ylempita-soisen pulssisignaalin, ja koska linjalla 137 on edelleen ylempitasoinen signaali, kiikku 135 kääntyy asetettuun tilaansa. Kun pulssi DMG päättyy, portti 159 saa alempitasoisen signaalin ja portti 159 tulee ohjatuksi siten, että se antaa hallinnanaloitussignaalin.
Kuviossa 2 on esitetty kortin ohjauslogiikkapiiri 156, joka saa hallinnanaloitussignaalin linjalta 158, estosignaalin linjalta 160 ja sisäinen pyyntö-signaalin linjalta 121. Jos hallinnanaloitussignaali kehitetään ja sisäinen pyyntö-signaali jatkuu, kortin ohjauslogiikka 156 antaa ohjaussignaalit, esim. DS, AS, RD/WRT ym., jotka tarvitaan aikaansaamaan datan siirto oheislaitteelle tai oheislaitteelta.
Kun siirto on suoritettu loppuun, sisäinen pyyntö-signaali päättyy ja tämän seurauksena kehitetään hallinnanlopetus-signaali. Hallinnanlopetussignaali päättää ohjauspiiriltä 156 tulevat ohjaussignaalit ja se siirretään linjan 151 avulla palauttamaan kiikun 135, mikä puolestaan päättää portilta 159 tulevan hallinnanaloitussignaalin. On myös huomattava, että kortin ohjauslogiikka 156 jatkaa estosignaalin valvontaa vielä sen jälkeen, kun piiri on ottanut väylän hallinnan (ts. siitä on tullut ohjaava yksikkö). Jos jokin ylemmän prioriteetin liitäntäkortti käyttää prioriteettiaan, il is 83569 estosignaali linjalla 160 ohjaa kortin ohjauslogiikan 156 kehittämään hallinnanpäättymissignaalin kuluvan väyläjakson lopussa ja siten palauttamaan kiikun 135. Kuten edellä on selitetty hallinnanpäättymissignaalin seurauksena piiri luovuttaa väylän hallinnan.
Edellisestä on siten ilmennyt kuinka kuvion 2 piirit kehittävät signaalin DMR, mikäli mikään ylemmän prioriteetin piireistä ei pyri ohjaavaksi. Seuraavassa tarkastellaan tilannetta, jossa ylemmän prioriteetin piiri pyrkii ohjaavaksi.
Jos ylemmän prioriteetin piiri (tässä tapauksessa "kakkos-tason" prioriteetin piiri) on jo saanut sisäisen pyynnön ennen kuin kortti 13 on saanut oman sisäisen pyyntönsä, tällöin linja BP1L on alemmalla tasolla ja alempitasoinen signaali siirtyy liittimen napojen 129 ja TAI-portin 131 kautta asettamaan JA-portin 123 estotilaan linjan 121 sisäinen pyyntö-signaalille. Lyhyesti esitettynä linjan BP1L alempitasoinen signaali estää piirikorttia 13 kehittämästä signaalia DMR linjalle 141. Kuvion 2 piirit sisältävät "varmistus"-ominaisuuden. Jos kortin 13 piirit ovat jo kehittäneet signaalin DMR, mutta eivät ole vielä vastaanottaneet signaalia DMG tietojenkäsittelyjärjestelmältä ja jos ylemmän prioriteetin piiri tänä aikana vaatii tai ohjaa linjaa BP1L, tällöin "varmistus"-ominaisuus tulee merkitykselliseksi. Havaitaan, että JA-portin 123 tulosignaali BP1L tulee alempitasoiseksi ja siten linjan 137 signaali siirtyy alemmalle tasolle. Koska kiikku 135 tarvitsee ylempitasoi-sen signaalin esiintymisen linjalla 137, kun signaali DMG kehitetään, on ilmeistä, että hallinnan aloitusta ja väylän sieppausta ei tapahdu. Täten havaitaan, että vaikka piiri on suorittanut loppuun pyyntönsä ja on juuri vastaanottamai-sillaan hyväksymisen, "varmistuksella" aikaansaadaan, että mikäli ylemmän prioriteetin piiri vaatii prioriteettilin-jaansa, pyyntö peruutetaan ja sitä seuraava hyväksyminen jätetään ottamatta huomioon.
i6 83569
Ennen kuvion 3 tarkastelua tarkastellaan kuviota 4. Kuviossa 4 on esitetty kaksi linjaa 175 ja 177. Linjoja 175 ja 177 pitkin siirretään ohjelman mukaan kaksi signaalia rekisteristä komparaattoripiirille 179. Komparaattoripiirinä 179 voi olla mikä tahansa useista kaupallisesti saatavilla olevista piireistä ja parhaana pidetyssä suoritusmuodossa 74S85, jota valmistaa Texas Instruments Corporation. Kuten kuviosta 4 voidaan päätellä, linjat 181 ja 183 on kytketty kuvion 3 linjoihin BP0L ja BP1L. Siten linjoja 181 ja 183 pitkin kulkee kaikkien prioriteettijärjestelyyn kuuluvien piirien jännitetasosignaalia. Komparaattorissa 179 verrataan piirikortin ohjelmoituja prroriteettisignaaleja linjoilla 175 ja 177 (merkitty A0 ja Ai komparaattorissa 179) linjoilla BP0L ja BP1L oleviin signaaleihin (merkitty B0 ja B1 komparaattorissa 179). Jos A on pienempi kuin B, tällöin linjalle 185 annetaan alemmalla tasolla oleva estosignaali.
Jos A on suurempi tai yhtäsuuri kuin B alemmalla tasolla olevaa estosignaalia ei kehitetä.
Kuviossa 3 on esitetty ohjelmoitava prioriteettipiiri. Jos linjalla 185 on alempitasoinen signaali, piiri on esitettynä, koska JA-portti lbl ei voi ohjautua tosi-tilaan. Jos JA-portti 161 ei voi ohjautua tosi-tilaan, tällöin JA-EI-portti 193 ei anna signaalia DMR. Kuviossa 3 on huomattava, että logiikkapiirin 186 on ajateltu sisältävän kuvion 4 piirit. Kuviossa 3 on lisäksi esitetty kolmen tason piirit. Havaitaan, että nollatason piirissä linjalla BP0L oleva alempitasoinen signaali estää piirin estämällä JA-portin 161 ohjautumisen tositilaan. Jos JA-portti 161 ei ole ohjattuna tosi-tilaan, tällöin JA-EI-portti 163 ei anna DMR-signaalia. Kiikun 135 piirijärjestely on sama kuin kuvion 2 yhteydessä selitetty. Ykköstason piiri on sama kuin kuvion 2 yhteydessä esitetty. Kakkostason piiri on hieman erilainen siten, että siinä ei ole estopiiriä. Huomattakoon, että sisäisen pyynnön signaali johdetaan suoraan kiikulle 167. Koska kakkos-tason piiri on ylimmän prioriteetin piiri, sitä estämässä ei ole ylempää prioriteettia. Kakkostason piirissä on myös li i7 83569 huomattava, että molemmat linjat BP0L ja BP1L on ohjattu alemmalle tasolle saattamaan kaikki alemman prioriteetin piirit estettyyn tilaan. Mikäli sen sijaan yhteisen tiedonsiirtotien hallintaa pyytää kaksi saman prioriteetin piiriä, pääjärjestelmän sisältämät laitteet ratkaisevat piirien välillä.
Kuviossa 2 on huomattava, että siinä on esitetty ryhmä napoja A-H, jotka on kytketty liitinnapoihin 129 ja 130 tai jotka ovat niiden lähellä. Jos piirikortin tulee toimia yk-köstason prioriteetilla, tällöin hyppylangat 132 ja 134 asetetaan esitetyllä tavalla estosignaalin saamiseksi linjalta BHL ja antamaan alempitasoisen signaalin linjalle BP0L.
Jos piirikortin 13 tulee toimia nollatason prioriteetilla, tällöin hyppylanka 134 sijoitetaan napoihin C-D estosignaalin saamiseksi linjalta BP0L ja hyppylanka 132 poistetaan, koska nollatason piirit eivät ohjaa mitään linjoja estoa varten. Jos piirikortin 13 tulee toimia kakkostason prioriteetilla, tällöin hyppylanka 134 sijoitetaan napoihin G-F ja hyppylanka 132 pidetään navoissa A-B, minkä avulla piiri voi ohjata sekä linjaa BP0L että linjaa BP1L. Lisäksi tarvitaan hyppylanKa napojen C-H välille antamaan ylempi signaalitaso lähteestä HV (ylempi jännite) JA-portille 123.
Hyppylankojen siirrot muodostavat yksinkertaisen vain havainnollistamista varten esitetyn järjestelyn prioriteetti-järjestelyn muuttamisen aikaansaamiseksi. Kuvion 4 piirit muodostavat ongelman elektronisen ratkaisun.
Esillä oleva järjestelmä toimii (1) mahdollistaen valinnan suuresta joukosta vaihtoehtoja käyttämättä muistitilaa tarpeettomasti I/O-osoitteiden tallentamiseen, (2) käyttäen vianmääritysrutiineja kullekin liitäntäpiirille tarvitsematta kuluttaa liian paljon muistitilaa pääjärjestelmän muistissa, (3) suorittaen liitäntäpiirikorttien osoituk sen, riippumatta siitä kuinka näitä vaihdellaan pidinlait-teissaan, ilman kullakin liitäntäpiirikortilla tarvittavia ie 83569 osoitedekooderipiirejä, (4) aikaansaaden prioriteetin määrityksen pyynnön antaneiden liitäntäpiirien kesken, joilla on eri prioriteetit, (5) toteuttaen "varmistuksen" ja jatkuvan valvonnan yhteisen tiedonsiirtotien hallintapyynnön antamisen tai hyväksymisen jälkeen, niin että korkeamman prioriteetin pyynnön saapuessa järjestelmä toimii pyynnön huomioonottamiseksi ja (6) sallien liitäntäkorttien vaihtamisen ilman, että vaadittaisiin ettei aktiivisten liitäntä-piirikorttien välillä saa olla tyhjiä paikkoja.
Il
Claims (14)
1. Liitäntäpiiri, jolla liitetään tietojenkäsittelylaitteisto ja datan perusteella toimiva oheislaite, jolloin liitäntäpiiri käsittää alustalevyn (13), tällä alustalevyllä olevia piirejä, ensimmäisen kytkettävän liitinelimen (17, 19, 25a, 33a, 45a, 49a, 55a, 63a, 69a, 75a), joka on sovitettu kytkettäväksi vastaavaan kytkettävään liitinelimeen (18, 20, 25b, 33b, 45b, 49b, 55b, 63b, 69b, 75b), joka on muodostettu tietojenkäsittelylaitteistossa (15), sekä toisen kytkettävän liitinelimen (109a, lila), joka on järjestetty kytkettäväksi vastaavaan kytkettävään liitinelimeen (109b, 111b), joka on muodostettu datan perusteella toimivassa oheislaitteessa, tunnettu siitä, että piiriin sisältyy: (a) identifiointisignaalin generoiva elin (87, 89, 97), joka identifioi datan perusteella toimivan oheislaitteen ja tulostaa identifiointisignaalin ensimmäiselle kytkettävälle liitinelimelle (55a, 75a); (b) elin (29, 51), joka tallettaa ensimmäisestä kytkettävästä liitinelimestä (55a, 75a) vastaanotettuja signaaleja, jotka on lähetettävä toiseen kytkettävään liitinelimeen (109a, lila), sekä datasignaaleja, jotka on vastaanotettu toisesta kytkettävästä liitinelimestä ja lähetettävä ensimmäiseen kytkettävään liitinelimeen; ja (c) dekoodauselimet (47, 59), joilla vastaanotetaan käs-kysignaali ensimmäisestä kytkettävästä liitinelimestä (55a, 75a), lähetetään ensimmäinen ohjaussignaali talletuselimelle (29, 51) käskysignaalin perusteella, kun sillä on ensimmäinen ennalta asetettu koodi ja lähetetään toinen ohjaussignaali identifioimissignaalin generoivalle elimelle (87, 89, 97) käskysignaalin perusteella, kun sillä on toinen ennalta määrätty koodi, jolloin ensimmäinen ohjaussignaali mahdollistaa datasiirron talletuselimen (29, 51) ja ensimmäisen kytkettävän liitin-elimen (55a, 75a) välillä, ja toinen ohjaussignaali mahdollistaa identifiointidatan siirtämisen ensimmäisestä identi- 2o 83 569 fioimissignaalin generoivasta elimestä (87, 89, 97) ensimmäiseen kytkettävään liitinelimeen (55a, 75a).
2. Patenttivaatimuksen 1 mukainen liitäntäpiiri, tunnettu siitä, että talletuselin (29, 51) käsittää ensimmäisen loogisen piirin (29), joka antaa kolmannen ohjaussignaalin kun ensimmäinen looginen piiri (29) on vastaanottanut ensimmäisen ohjaussignaalin dekoodauselimeltä (47, 59) ja kolmannen ohjaussignaalin ja neljännen ohjaussignaalin ensimmäisestä kytkettävästä liitinelimestä, datarekisterin (51), joka on liitetty vastaanottamaan kolmas ohjaussignaali ensimmäisestä loogisesta piiristä (29), ja että generoiva elin (87, 89, 97) käsittää ROM-muistin (87), joka tallettaa identifiointidatan, laskurin (97), jonka lähtöliittimet on kytketty ROM-muistin osoiteliittimiin, ja toisen loogisen piirin (89), joka on liitetty ROM-muistiin ja laskuriin, jolloin mahdollistetaan identifiointidatan lukeminen, kun on vastaanotettu toinen ohjaussignaali dekoodauselimestä (47, 59) ja kolmas ja neljäs ohjaussignaali ensimmmäisestä kytkettävästä liitinelimestä (25a, 33a).
3. Patenttivaatimuksen 1 mukainen liitäntäpiiri, tunnettu siitä, että identifioimissignaalin generoivaan elimeen (87, 89, 97) sisältyy: (a) muistielin (87), jolla talletetaan identifiointidataa, joka identifioi mainitun datan perusteella toimivan oheislaitteen, jolloin muistielimellä on lähtöliittimet (107) liitettynä ensimmäiseen kytkettävään liitinelimeen (55a, 75a); (b) lukuelimet (89, 97), jotka on liitetty muistielimeen (87) mainitun talletetun identifiointidatan lukemiseksi muistielimen lähtöliittimiltä (107) ensimmäiseen kytkettävään liitinelimeen identifiointisignaalin muodossa; mainitut välineet (29, 51) datasignaalien tallettamiseksi käsittävät ensimmäisen loogisen piirin (29) ja ensimmäisen rekisterielimen (51), joka käsittää ensimmäisen liitäntäeli-men (67, 79), joka on liitetty ensimmäiseen kytkettävään 2i 83569 liitinelimeen (55a, 75a) ja toisen liitäntäelimen (115, 117), joka on kytketty toiseen kytkettävään liitinelimeen (109a, lila) ja dekoodauselin (47, 59) käsittää: toisen rekisterielimen (59), jolla talletetaan käskysig-naali, jolloin toinen rekisterielin käsittää tuloliittimen (187), joka on liitetty ensimmäiseen kytkettävään liitinelimeen (55a, 75a) käskysignaalin vastaanottamiseksi, ja jolla on lähtöliittimet; ja (c) dekooderissa (47) on tuloliitin (189), joka on liitetty vastaanottamaan käskysignaali toisesta rekisterielimestä (59), ensimmäinen lähtöliitin (W/10) ensimmäisen ohjaussignaalin lähettämiseksi ensimmäiseen loogiseen piiriin (29) toisesta rekisterielimestä (59) saadun käskysignaalin mukaisesti, jolloin tällä signaalilla on ensimmäinen ennalta määrätty koodi, ja toinen lähtöliitin (W/0), jolla lähetetään toinen ohjaussignaali mainittuun lukuelimeen (89, 97) toisesta rekisteristä (59) tulevan ohjaussignaalin perusteella, jolla on toinen ennalta määrätty koodi, jolloin ensimmäinen ohjaussignaali mahdollistaa datasiirron ensimmäisen rekisterielimen (59) ja ensimmäisen kytkettävän liitinelimen (55a, 75a) välillä, ja toinen ohjaussignaali mahdollistaa identifikaatiodatan siirtämisen ensimmäisestä muistielimestä (87) ensimmäiseen kytkettävään liitinelimeen (55a, 75a).
4. Patenttivaatimuksen 3 mukainen liitäntäpiiri, tunnettu siitä, että ensimmäinen looginen piiri (29) tulostaa kolmannen ohjaussignaalin, kun ensimmäinen looginen piiri (29) on vastaanottanut ensimmäisen ohjaussignaalin dekoodauseli-meltä (47) ja kolmas ohjaussignaali ja neljäs ohjaussignaali on vastaanotettu ensimmäisestä kytkettävästä liitinelimestä, ja ensimmäinen rekisterielin sisältää datarekisterin (51), joka on liitetty vastaanottamaan kolmas ohjaussignaali ensimmäisestä loogisesta piiristä (29). 22 83569
5. Patenttivaatimuksen 4 mukainen liitäntäpiiri, tunnettu siitä, että muistielin käsittää ROM-muistin (87) ja lukuelin (89, 97) käsittää laskurin, jolla on lähtöliitin liitettynä ROM-muistin (87) osoiteliittimiin, ja toisen loogisen piirin (89), jolla vastaanotetaan toinen ohjaussignaali (W/0) dekooderilta (49) ja tulostetaan viides ohjaussignaali (99, 101) ROM-muistille (87) ja laskurille (97), kun samanaikaisesti on toisessa loogisessa piirissä (89) vastaanotettu toinen, kolmas ja neljäs ohjaussignaali.
6. Patenttivaatimuksen 5 mukainen liitäntäpiiri, tunnettu siitä, että diagnostiikkarutiinikäskyt on talletettu ROM-muistiin (87).
7. Patenttivaatimuksen 3 mukainen liitäntäpiiri, tunnettu siitä, että mainittu järjestely edelleen käsittää johtimen (193), jolla on ensimmäinen ja toinen pää liitetty ensimmäiseen kytkettävään liitinelimeen (17, 19), jolloin tämä johdin ei ole liitetty mihinkään muuhun osaan liitäntä-piiriä.
8. Patenttivaatimuksen 3 mukainen liitäntäpiiri, tunnettu siitä, että dekooderi (47) saa toimintaohjaussignaalin (PA) ensimmäisen kytkettävän liitinelimen ennalta määrätystä kytkettävästä liittimestä (45a).
9. Patenttivaatimuksen 8 mukainen liitäntäpiiri, tunnettu siitä, että toinen rekisterielin (59) mahdollistetaan osoi-te-strobe-signaalilla (AS), joka on vastaanotettu toisesta ensimmäisen kytkettävän liitinelimen kytkettävästä liittimestä (63a).
10. Patenttivaatimuksen 9 mukainen liitäntäpiiri, tunnettu siitä, että ensimmäinen looginen piiri (29) käsittää ensimmäisen ja toisen lähtöliittimen (101, 103), jotka on liitetty luku- (RD) ja vastaavasti kirjoituspäätteisiin (WRT) datarekisterissä (51). Il 23 8 3 5 6 9
11. Patenttivaatimuksen 10 mukainen parannettu liitäntä-piirirakenne, tunnettu siitä, että ensimmäinen looginen piiri (29) voi tulostaa lukusignaalin lukuliittimelle (RD) datarekisterissä (51) vastaanotettuaan ensimmäisen ohjaussignaalin (W/10) dekooderilta (47), neljännen ohjaussignaalin (DS) kolmannelta ensimmäisen kytkettävän liitinelimen liittimeltä (33a), ja lukusignaalin neljänneltä ensimmäisen kytkettävän liitinelimen kytkettävältä liittimeltä (25a), ja pystyy tulostamaan kirjoitussignaalin datarekisterin (51) kirjoitusliittimelle (WRT) vastaanotettuaan ensimmäisen ohjaussignaalin (W/10) dekooderilta (47), neljännen ohjaussignaalin (DS) kolmannelta kytkettävältä liittimeltä (33a), ja kirjoitussignaalin neljänneltä kytkettävältä liittimeltä (25a).
12. Patenttivaatimuksen 10 mukainen liitäntäpiiri, tunnettu siitä, että datarekisteri (51) lähettää dataa ensimmäiselle kytkettävälle liittimelle (55a, 75a) datan syöttö/lähtö-liittimeltä (DATA), kun on vastaanotettu mainittu lukusig-naali ja että se vastaanottaa dataa ensimmäiseltä kytkettävältä liitinelimeltä (55a, 75a) datan syöttö/lähtö-liittimen (DATA) kautta vastaanotettuaan kirjoituskäskyn.
13. Patenttivaatimuksen 12 mukainen liitäntäpiiri, tunnettu siitä, että datarekisteri (51) voi tallettaa oheislaitteilta vastaanotettua dataa toisen kytkettävän liitinelimen (109a, lila) kautta.
14. Patenttivaatimuksen 13 mukainen liitäntäpiiri, tunnettu siitä, että datarekisterillä (51) on vastaanotetun datan mahdollistava liitin (RCD D. AVBL.), joka voi tulostaa sisäisen ohjaussignaalin pyynnön vastaanotettuaan dataa oheislaitteelta toisen kytkettävän liitinelimen (109a, lila) kautta.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US35172182A | 1982-02-24 | 1982-02-24 | |
US35172182 | 1982-02-24 |
Publications (4)
Publication Number | Publication Date |
---|---|
FI830539A0 FI830539A0 (fi) | 1983-02-17 |
FI830539L FI830539L (fi) | 1983-08-25 |
FI83569B true FI83569B (fi) | 1991-04-15 |
FI83569C FI83569C (fi) | 1991-07-25 |
Family
ID=23382088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI830539A FI83569C (fi) | 1982-02-24 | 1983-02-17 | Anpassningskrets. |
Country Status (12)
Country | Link |
---|---|
EP (1) | EP0087368B1 (fi) |
JP (1) | JPS5932029A (fi) |
KR (1) | KR880001416B1 (fi) |
AT (1) | ATE57027T1 (fi) |
AU (1) | AU560962B2 (fi) |
BR (1) | BR8300866A (fi) |
CA (1) | CA1189589A (fi) |
DE (1) | DE3381897D1 (fi) |
DK (1) | DK163458C (fi) |
FI (1) | FI83569C (fi) |
IE (1) | IE56342B1 (fi) |
MX (1) | MX152416A (fi) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1005658B (zh) * | 1985-02-25 | 1989-11-01 | 国际标准电气公司 | 设备接口控制器 |
US4724519A (en) * | 1985-06-28 | 1988-02-09 | Honeywell Information Systems Inc. | Channel number priority assignment apparatus |
JPS62239790A (ja) * | 1986-04-11 | 1987-10-20 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
US5038320A (en) * | 1987-03-13 | 1991-08-06 | International Business Machines Corp. | Computer system with automatic initialization of pluggable option cards |
US5237572A (en) * | 1989-04-25 | 1993-08-17 | International Business Machines Corporation | Active remote module for the attachment of user equipments to a communication processing unit |
CA2970284C (en) | 2016-06-10 | 2020-06-23 | Fluid Handling Llc | Field configurable low water cut-offs |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4024505A (en) * | 1974-11-18 | 1977-05-17 | Compucorp | Interface system for coupling an indeterminate number of peripheral devices to a central processing unit |
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
JPS56121153A (en) * | 1980-02-27 | 1981-09-22 | Tamura Electric Works Ltd | Self-diagnostic system of electronic apparatus |
CA1158775A (en) * | 1980-06-04 | 1983-12-13 | Thomas L. Phinney | Computer annotation system |
-
1983
- 1983-02-09 MX MX196213A patent/MX152416A/es unknown
- 1983-02-17 FI FI830539A patent/FI83569C/fi not_active IP Right Cessation
- 1983-02-21 EP EP83400354A patent/EP0087368B1/en not_active Expired - Lifetime
- 1983-02-21 AT AT83400354T patent/ATE57027T1/de not_active IP Right Cessation
- 1983-02-21 CA CA000422035A patent/CA1189589A/en not_active Expired
- 1983-02-21 DE DE8383400354T patent/DE3381897D1/de not_active Expired - Fee Related
- 1983-02-22 DK DK076083A patent/DK163458C/da not_active IP Right Cessation
- 1983-02-23 KR KR8300739A patent/KR880001416B1/ko not_active IP Right Cessation
- 1983-02-23 BR BR8300866A patent/BR8300866A/pt not_active IP Right Cessation
- 1983-02-23 IE IE389/83A patent/IE56342B1/en not_active IP Right Cessation
- 1983-02-23 AU AU11784/83A patent/AU560962B2/en not_active Ceased
- 1983-02-24 JP JP58030169A patent/JPS5932029A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
KR840003854A (ko) | 1984-10-04 |
EP0087368A2 (en) | 1983-08-31 |
FI83569C (fi) | 1991-07-25 |
IE56342B1 (en) | 1991-07-03 |
DK163458C (da) | 1992-07-20 |
BR8300866A (pt) | 1983-11-16 |
AU560962B2 (en) | 1987-04-30 |
DK76083A (da) | 1983-08-25 |
IE830389L (en) | 1983-08-24 |
ATE57027T1 (de) | 1990-10-15 |
FI830539L (fi) | 1983-08-25 |
MX152416A (es) | 1985-07-10 |
CA1189589A (en) | 1985-06-25 |
JPS5932029A (ja) | 1984-02-21 |
DK76083D0 (da) | 1983-02-22 |
FI830539A0 (fi) | 1983-02-17 |
AU1178483A (en) | 1983-09-01 |
DK163458B (da) | 1992-03-02 |
JPS6143746B2 (fi) | 1986-09-29 |
EP0087368B1 (en) | 1990-09-26 |
DE3381897D1 (de) | 1990-10-31 |
EP0087368A3 (en) | 1986-12-10 |
KR880001416B1 (en) | 1988-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4814974A (en) | Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements | |
US4964038A (en) | Data processing system having automatic address allocation arrangements for addressing interface cards | |
US5363484A (en) | Multiple computer system with combiner/memory interconnection system employing separate direct access link for transferring information packets | |
US3761879A (en) | Bus transport system for selection information and data | |
EP0087367B1 (en) | Interchangeable interface circuitry arrangements for use with a data processing system | |
US4985830A (en) | Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system | |
US4701878A (en) | Apparatus for assigning addresses to pluggable modules based on contact configuration | |
US7337249B2 (en) | I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures | |
CA2000445C (en) | Peer-to-peer register exchange controller for industrial programmable controllers | |
US8195856B2 (en) | I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures | |
CA1335843C (en) | Programmable option select | |
US5261059A (en) | Crossbar interface for data communication network | |
US4400778A (en) | Large-volume, high-speed data processor | |
US4491916A (en) | Large volume, high speed data processor | |
CN86107763B (zh) | 具有相邻地址空间的存贮器系统 | |
US4825404A (en) | Interface system which generates configuration control signal and duplex control signal for automatically determining the configuration of removable modules | |
CN101692219A (zh) | 通过模块上寄存器的主动终止控制 | |
US4535453A (en) | Signaling input/output processing module for a telecommunication system | |
JP4224834B2 (ja) | 高速通信プロトコルを備えるチップカード読取り装置 | |
JPH0158540B2 (fi) | ||
FI83569B (fi) | Anpassningskrets. | |
US4670855A (en) | Interchangeable interface circuit structure | |
US5598540A (en) | Memory module including read-write memory and read-only configuration memory accessed only sequentially and computer system using at least one such module | |
US4724519A (en) | Channel number priority assignment apparatus | |
KR100516538B1 (ko) | 통신버스시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed | ||
MM | Patent lapsed |
Owner name: DIGITAL EQUIPMENT CORPORATION |