CN1005658B - 设备接口控制器 - Google Patents

Abstract

控制公共高速并行总线上数个外设的装置包括：一个含有一组固定的通用命令和控制指令的程序，以及一个包括用于数个外设的命令和控制指令的设备专用程序。

Description

设备接口控制器

本发明涉及一种设备接口控制器，更具体地说，涉及一种为多个外部设备提供通讯和控制信息的设备接口控制器。

自出现数据通讯以来，所涉及的主要工作一直是对外部设备的有效控制。在历史上这项工作一直是比较困难的，其原因不仅由于可用外设的种类繁多，例如，工作站、打印机等等，而且还由于各种不同的操作数据速率及其不同制造厂商的规范条件。名目繁多的微处理机又使这项工作进一步复杂化。大多数的微处理机不能直接与外设交换信息，因此需要一种允许外设与控制数据流动的微处理机之间进行通讯的设备接口控制器。

解决这个困难的一种常规方案包括一个设备接口控制器，它含有一组为控制指定的外部设备而设计的指令，即一个专用程序。另外，在微处理机与设备接口控制器之间引入一个数据存储器，例如随机存储器（RAM）。系统运行时，微处理机通过其局部总线将少量信息传送给存储器。然后，微处理机将这条信息传送给设备接口控制器。按照存储好的程序，外部设备将受控接受这条信息。在完成了位传送的同时，设备接口控制器将询问存储器以获取下条被传送的信息，或简单地进入闲置状态。存储器中含有一组指令，一旦信息被传送给外部接口控制器，则不管正在进行的作业，中断微处理机以请求下一条信息。

显而易见，这个传输过程的进度极慢，并且是低效率的，因此，本系统通常含有扩充的寄存器，微处理机将较多的信息输入给这些寄存器，然后，这些信息经设备接口控制器再从寄存器传送给外部设备。这项技术带来的优点是延长了从存储器到微处理机中断之间的时间间隔。

然而，多数常规系统常需通过微处理机的局部总线，在微处理机与存储器之间传送信息。而相同一组微处理机局部总线又被用来传送存储器与设备接口控制器之间的信息。因此，除了为取以后的指令而中断微处理机。在存储器与设备接口控制器之间进行数据传送期间，微处理机也被中断，即失掉对其局部总线的访问。所以，为使微处理机在任何给定时间内控制多于一个的外设，微处理机对于其局部总线的访问常常是失效的。

对于这种低效的安排的一种常规解决方案是为设备接口控制器提供一组辅加的指令，这组指令是与微处理机相分离的。这种方法卸下了一些通常由微处理机完成的功能，因此提高了微处理机的整个操作速度。然而，到目前为止，固定指令的程序一直被存在存储器当中，因此降低了可用于整个系统的内存使用能力，并且增加了通信量，限制了对微处理机总线的访问。这个技术实质上是在增加由存贮器引起的各次微处理机中断之间的时间与减少可用存储空间之间的一个折衷方案。然而，如果没有这样一个程序，设备接口控制器通常只局限于访问存储器中的连续数据块，数据块的首址是由微处理机提供的。因此，一旦在这个数据块被传送后，微处理机必须重新填入一个数据块，并告许设备接口控制器这个信息的地址是什么，它在哪里。

常规设备接口控制器的另一个主要方面是对于每一个它所控制的特殊的外部设备需要特定的控制指令。因此，把这个程序装入存储器，用于被控外设的特殊控制指令能存储在里面，这样又从微处理器中除去了一部分工作。不幸的是，附加这些特定的控制指令实际上要求附加存储器，而这部分存储器通常是用于存储微处理器与外部设备之间所交换的信息。因此，由于四种基本不利状态中的任一状态（或多个）的影响，在很大程度上限制了目前的设备接口控制器和与其相联的微处理机能够管理的外部设备的数量。这些不利状态通常被认为是总线等待时间、总线占用时间、中断等待时间和中断服务时间。

总线等待状态的出现是由于一些设备具有严格的响应要求。也就是说，在严格要求的时间周期未能对一个请求作出响应。常导致数据的丢失，造成数据丢失是由于新输入的数据覆盖了已被传送的数据，另外，它还导致了无意义的数据传送，这是由于设备的传送一方试图索取还没有被提供的数据。这些情况是同一件事情的不同的表现，通常分别称为数据超限和数据欠载。在输入/输出量很大的情况下，这种状态经常出现，其原因是由于在严格要求的时间周期里，微处理机局部总线的通信量简直不允许响应局部总线的请求。解决总线等待状态的一种常见方案是提供双向缓冲，并在传送机构前使用先进先出（FIFO）系统，以缓和任何需访问该寄存器的设备的瞬时要求。因此，总线仅需要响应平均时间较短的负荷。然而，这个方案使成本提高，并且需要大量的组件，也增加了整机的功率需求。

总线占用状态的出现是由于当数据传递的通信量增加时需要占用相当一部分带宽，其结果使微处理机的运算能力降低。这种状态也影响了系统的整个吞吐量，对这个问题的传统的解决办法是将数据传递负荷量分配给更多的微处理机，或使用高速的微处理机，这两种方案都使成本提高。

中断等待状态出现在设备接口控制器完成了向其所控的外设进行的信息传递时，此时产生中断以请求其它的数据、信息或指令。微处理机响应这个中断请求所需的时间由于不同的原因可能是十分严格的。这些原因中最重要的一个是：未能响应这个中断将使微处理机不能正确辨认任何一个以后由相同的请求源发出的中断，这些中断出现在被挂起的中断被承认之前。虽然，对于先进的设备能够迅速地响应中断，但作用于任一个微处理机的大量中断会使响应一连串相继中断的过程放缓，即，使微处理机过载将导致对其它的中断服务时正在等待服务的中断阻塞。

中断等待状态与中断服务时间有关。既便借助于高速设备，目前最短的中断时间约为一个毫秒，这个响应速度也是很慢的。中断服务时间至少为一毫秒，这出于简单的事实，即一旦微处理机已经响应了中断请求，中断请求本身也必须受到服务。一种典型的情况是，在第一个数据被传送给一个为接收数据而设计的设备之前，这个设备必须首先被初始化，即使其处于准备好状态。如果不这样做，会引起如同总线等待状态所产生的数据超载和数据欠载，更进一步而言，初始化需要传递命令和控制信息以告知设备将输进的数据存储到哪里，并且确定其目前是否有资格接收数据。此外，为保证先前的传送是正确的，在初始化之前必须完成错误检查，以确保初始化不产生数据超载。最后，微处理机为了执行它的程序并处理数据，它必须访问其局部总线以实现对数据的处理，即：只要微处理机需要完成所需的处理工作，则它至少要访问总线。这种情况常产生一些困难，因为为了有效地对所有中断提供服务并避免上述的一些问题，目前的设备接口控制器需要由微处理机提供大量的服务。因此，微处理机的实际工作、即计算工作的速度下降，并且受到设备接口控制器的约束。

因此，如果没有较完善的设备接口控制器，开发更快的外设或更快的微处理机没有多大价值。

因此，本发明的一个目的是提供一种有效的设备接口控制器，它能从实质上减少局部微处理机的工作量，并适于对多个不同的外部设备提供服务。

这个目的已由一种设备接口控制器达到，或至少已部分上实现，它支持多路访问高速总线并具有能提供为操作与其相联的多个不同外设所需的命令及控制指令的装置。

本发明的其它目的及其优点通过下文的解释并结合附加的权利要求书、附图将变得非常清楚。

图1是一个具有依照本发明的原理所实施的设备接口控制器的装置的框图。

图2是在图1中所示的设备接口控制器的电路图;

图3是适用于图2电路的一个典型的微处理机和程序控制器的电路图;

图4是图2电路中的设备的通用部分和专用部分的电路图;

图5是可用于图2的内存接口的电路图;

图6是可用于图2的局部存储器的电路图。

依照本发明的原理所实施的、在附图中标号为10的设备接口控制器包括：用于与设备总线14相接的装置12，用于与微计算机18相接的装置16，用于存储设备通用程序的装置20，用于存储设备特定程序的装置22，及专用微处理机24。

图1所示的控制器10是指用在一个特定的有效环境时的情况。在所述的应用中，控制器10作为数据传送控制器26中的一个部分。数据传送控制器26包括：通信总线控制器28，存储器30和前面提到的微计算机18。微型计算机18包括：微处理机32，与微处理机相联的局部总线34、挂在局部总线34上的随机存储器36（RAM）、只读存储器38（ROM）和本地服务程序40。题为“数据传送控制装置”，系列号为_的美国专利申请曾描述并讨论了一个特殊的数据传送控制器，这个专利申请与本文同日申请，并已转让给本受让人。在此特以该专利申请作为参考。

按照在上述作为参考的专利申请-题为“数据传送控制装置”、系列号为_-中所讨论的，在设备接口控制器10向微型计算机18之间仅有的直接连接通路是：用于从设备接口控制器10向微型计算机18传送中断申请信号的中断信号线42，及用于从微型计算机18向设备接口控制器10传送通道命令的通道引起注意线44。同样，通信总线控制器28与微型计算机18之间的直接通信只有中断请求线46和通道引起注意线48。然而，微型计算机18与存储器30通过总线50相联，用于传送其间的控制信息、地址信息和数据。此外，设备接口控制器10和通信总线控制器28分别通过地址线52和数据线54与存储器30相联。序列号分别为670，682和670，701的两份美国专利申请曾经举例描述并讨论了特别适应于用在数据传送控制器26中的通信总线控制器，这两份专利申请于1984年11月13日提出，已转让给本受让人。

按照图1的安排，包含设备接口控制器10的数据传送控制器26提供了外围接口设备56的基本功能。题为“通信子系统”和“为电路开关交换机提供数据服务的系统”的两份美国专利申请（系列号为_）曾描述并讨论了这样一个外围接口设备56，这两份专利申请与本文于同日申请，并已转让给本受让人，在此特以它们为参考。在题为“通信子系统”（系列号_）这份被参考的申请中，讨论了一个数据通信子系统，特别地，它至少具有一个外围接口设备56和一个通过子系统内部总线58联接的网络接口设备。正如文中所提，外围接口设备56和网络接口设备实际上是相同的。在题为“为电路开关交换机提供数据服务的系统”（系列号_）这份被参考的申请中，数据服务附件包括：一个语音/数据接口设备，用于服务一组双绞线。其中每对双绞线构成了仅有语言通信的一个用户通信回路。因此，虽然在图1中所描述的设备总线14是作为与多个外设60的连接线。但在适当的情况时，总线14也可作为从网络接口设备到数字开关网络这一类设备的输出总线。在这种配置下，设备接口控制器能支持8路全复式PCM通道这些设备。在这种配置下，每一个如图1中所示的外设60对应于全复式PCM通道中的一路。

设备接口控制器10的一个较佳实施方案的更详细的原理图示于图2，它包括：算术逻辑单元（ALU）62，微程序控制器64，本地存储器68（或称暂时缓冲器）和可编程只读存储器组（PROM）68。此外，设备接口控制器10包括：第一个三态缓冲器70，第二个三态缓冲器72，译码和锁存逻辑单元74，第一个和第二个地址锁存器76、78，第一与第二个多路转换器80、82，第一与第二个触发器84和86。此外，还有一个时钟门88，它的一个输入端用于连接外部主时钟。这一点未在图2中示出。

试图找出图2中的各元件与图1的各部件的严格对应关系是非常困难的。然而，为了方便读者，下面给出一般的比较。

算术逻辑单元62（ALU）、微程序控制器64、暂时缓冲存储器66及地址锁存器76和78组合在一起，其功能相当于专用微处理机24。可编程只读存储器组68（PROM）分别用作设备通用程序和设备专用程序的存储器，相当于20和22。第一个触发器84，多路转换器80和82及译码、锁存逻辑单元74所完成的功能相当于设备总线接口装置12，第二个触发器86与多路转换器80、82及译码、锁存逻辑单元74，其功能相当于内存/微型计算机接口16。与设备总线接口装置12和内存/微计算机接口16相关联的译码、锁存逻辑单元74，向高速并行总线14提供选通信号，同时提供经地址/数据线52到数据存储器30的选通信号。此外，还有一条多路地址/数据总线90，它由设备总线接口装置12和内存/微型计算机接口装置16共同分享。

系统工作时，根据微型计算机18的命令，设备接口控制器10使存储器30与外部设备60之间发生数据传送。为了下面讨论设备接口控制器10的一般工作程序，首先认为控制器10处于停顿状态。在这个状态中，微处理机24监测设备总线14和通道引起注意线44以决定是否外设60或微计算机18将准备传送数据。设备总线14的状态由第一个触发器84监测，而通道引起注意线由第二个触发器86监测。触发器84、86的输出信号送到与算述逻辑单元62（ALU）和微程序控制器64相联的第一、第二多路转换器80、86。这样，专用微处理机24通过不断地测试多路转换器80和82的输出，对设备总线14和通道引起注意线44的条件或状态进行监控。因此，至少就设备接口控制器10而论，专用微处理机总是知道相接的外设60及微型计算机18的状态。

在下面的讨论中，将假定数据被传送给某一个外设60，而这些数据通过通信总线控制器28或通过微计算机18已存储或已提供给存储器30。微计算机18控制并监测存储器30、通信总线控制器28及设备接口控制器10，微计算机18通过导线44向内存/微计算机接口16提供一个通道引起注意信号。例如，由第二个触发器86产生的二值电平变化的信号。当检测出这个状态时，微程序控制器64产生一个选通信号并送给存储器30，这样，就开始了从存储器30到暂时缓冲存储器66的数据传送过程。

然后，如有必要，则算术逻辑单元62将对暂时缓冲存储器66中的数据进行处理，同时，将指令信息送到可编程只读存储器组68（PROM）。提供给可编程只读存储器组68（PROM）的指令指明了将要接收数据的是哪个外设60，然后，可编程只读存储器组68中的设备通用程序部分完成为所有外设60所共有的必要操作。对于那个将要被提供数据的特殊的外设60，调用设备专用程序中相应的部分程序，并且将用于该特定外设60的专用指令通过第二个三态缓冲器72送到微程序控制器64。如图2所示，第一个三态缓冲器70和第二个三态缓冲器72在操作上是互斥的。也就是说，向微程序控制器64提供信息或者通过地址数据总线90，或者通过可编程只读存储器组68（PROM）。这种互斥操作是借助于反相器92确保的，这个反相器与两个三态缓冲器70、72的选通线94相联，并位于第二个三态缓冲器72与第一个三态缓冲器70之间。因此，假如选通了三态缓冲器70或72中的一个，则迭通信号的反相信号（二值电平）送到三态缓冲器72或70中的另一个，从而防止了数据的相交流动。

微程序控制器64一收到为那个特殊外设60设置的专用指令及外设的通用指令后，就立刻通过多路地址/数据总线90从暂时缓冲存储器66向被选中的特殊外设60提供信息。一旦调用特殊外设60所设置的专用指令并被微程序控制器64所接收，则位于存储器30与被选特殊外设60之间的实际数据传送就开始，即不需要进一步的指令干预。因此，先通过多路地址/数据总线90接收信息，并根据需要由算述逻辑单元62（ALU）对该信息加工处理，尔后通过多路地址/数据总线90被直接送回、或发向特定的外设60。

当存储器30中的全部数据传送结束时，通过译码、锁存逻辑单元74的中断请求线96向微计算机18提出中断信号。

当需要从某个外设60向存储器30传送信息时，数据和指令信息的流动与上面所述的相反，本设备接口控制器10的一个特殊优点是：设备通用程序设计得含有为连接在设备总线14上所有外设60所共有的全部指令。因此，设备的专用程序中仅需含有为单独外设所使用的那些指令。例如，设备的通用程序中可包含用于所有外设60的读指令和写指令。然而，由于试图向键盘“写”一条指令或数据是愚蠢的，所以与键盘相关的设备专用程序中删去了这种“写”指令。同样地，试图从一个高速打印机中读信息也是愚蠢的，因此，为打印机服务的设备专用程序中不包含这种指令。此外，所有与外设相关的信息均存储在可编程只读存储器组68（PROM）中，因此，不会使存储器的存储能力下降。

上面所述的设备通用程序和设备的专用程序在现有技术中已为人众所周知，并且，有关任何特殊程序的细节的详细讨论对于充分理解本发明并无多大价值。然而，必须强调的是：在其最佳的实施方案中，所有挂在设备总线14上的外设都是在同一个通信协议下工作的。题为“用于完成通信协议变换的方法和装置”的专利申请一文中已描述并讨论了能够完成上述实施方案的一个特殊的方法和装置，这份专利申请与本文同日申请，系列号_，并已转让给本受让人。在此，特以该申请作为参考。由于让每个外设接口卡仅执行一个通信协议变换，可将设备的通用程序通用化，并为这些外设60提供全部的指令和通信，这样，设备专用程序仅仅涉及每个单独外设60的特性，通常在上述讨论的情况下，一旦接入了外设接口设备56，就没有必要对设备专用程序作任何改动。然而，利用已知的可写入控制存储器（WCS）技术，设备专用程序能动态地进行改变。

暂时缓冲存储器66用于当从设备接口控制器10向存储器30传送数据时保持其中的数据，并使存储器30实际上完全由设备接口控制器10专用。存储器30的这种通用和专用的操作在上述题为“数据传送控制装置”这篇参考的专利申请中有所论述。因此，当从存储器向设备接口控制器10进行数据传送时，暂时缓冲存储器66将保持这些数据和地址，以有效地缓冲这些信息，而算术逻辑单元62正在对当前的信息进行加工。这样，在数据传送期间，算术逻辑单元62收到一个连续的信息流。因此，几乎不需要为等待需处理的信息而花费时间。

信息的步进式传送是由选通信号有效地进行控制的，这些信号通过译码、锁存逻辑74产生，并通过选通信号线98送到存储器30，通过选通信号线100送到数据总线14和被选中的外设60。

在一个如图3-6的典型应用中，设备接口控制器10包括：一个算术逻辑单元62。如图3所示，其型号为29116，由美国加利福尼亚、森尼韦尔的AMD公司制造并销售。微程序控制器64的型号为2910A，由AMD公司生产、销售。此外，图3中所示的多路转换器80、82，其型号为74AS352，由得克萨斯、达拉斯的得克萨斯仪器公司生产并销售。第一和第二个触发器84、86的型号为74ALS74，也由得克萨斯仪器公司生产、销售。另外，图3所示的第一、第二个三态缓冲器70和72，每个缓冲器包括3个74ALS1244，由得克萨斯仪器公司生产并销售。

参考图4所示的这个典型应用，可编程只读存储器（PROM）包括6个27S47，27S47由AMD公司生产、销售。每片27S47支持的可编程存储能力为16Kb（千位）。如此的存储能力已足以支持在给定的一个通信协议下控制多个外设工作所必需的设备通用程序和设备专用程序。

图5中示出译码、锁存逻辑单元74的一个典型实施。它包括振荡器组件102。其中，译码、锁存逻辑单元74包含两个由AMD公司生产并销售的PAL16R8L电路，及多个逻辑门电路。在这个实施方案中，振荡器组件的型号为K114A-6-00MHz，由美国亚利桑那州，菲尼克斯的蒙特罗拉公司生产并销售。

在图6中描述了实现暂时缓冲存储器66的一个较好的方案，其中包括第一和第二地址锁存器，分别为76和78。暂时缓冲存储器66包括一对随机存储器（RAM）HM65162，由佛罗里达，墨尔本的哈里斯公司生产并销售，每个随机存储器电路提供大约16Kb的存储能力。如图示，锁存器76、78的型号是74ALS373，由得克萨斯有限公司制造、销售。

有利的是，由于所有与外设有关的指令与存储待传送数据的存储器30分开，因此，仅在所有的数据被传送给指定的外设后，微计算机18才被中断。此外，微计算机不用提供像数据存储器30那样的指令。

再者，由于把外设的指令系统分解为设备通用程序和设备专用程序，由一个单独的控制器10即能控制多个外设，因而减少了对微计算机的中断次数。因此，上述的四种不利状态，即总线等待、总线占用、中断等待和中断服务时间实际上可完全被消除。这样，增加了由单个控制器所控制的外设的数目。

虽然已就一个典型的实施方案对本发明进行了描述，然而可知，按照本发明的观点还可以提出其它的配置和结构。因此，本发视仅视为由附加的权利要求书和其合理的解释所限制。

Claims (32)

1、一种设备接口控制器，包括：

微处理机（24），

用于将上述微处理机（24）与存储器（30）相接的存贮器接口装置（16），

用于将上述微处理机（24）与设备总线（14）相接的设备接口装置（12），该设备总线用于与至少一个数据通信装置（60）相连，

用于存贮与上述数据通信装置（60）有关的、发往微处理机（24）的指令的装置（20），该装置与上述存贮器相分开。

用于直接连接上述微处理机（24）与一个微计算机（18）的微计算机接口装置（16），

上述微处理机（24）在上述微计算机（18）的控制下专用于设备总线（14）与存贮器（30）之间的数据传送，

其特征在于，上述设备总线（14）适用于连接多个数据通信装置（60），上述设备接口控制器还包括用于存贮发往微处理机（24）的指令的装置（22），这些指令为每个数据通信装置（60）所特有的。

2、如权利要求1所述的设备接口控制器，其特征在于，微处理机（24）包括：

一个算术逻辑单元（62），

一个微程序控制器（64），上述算述逻辑单元（62）与具有一个暂时缓冲存储器（68）的上述微程序控制器（64）互相连接。

3、如权利要求2所述的设备接口控制器，其特征在于，上述指令存贮装置（20，22）包括：

多个可编程只读存贮器（68），

一条地址/数据总线，

用于调正微程序控制器（64）对地址/数据总线的访问及多个可编程只读存贮器（68）的输出的装置（70，72，92）。

4、如权利要求3所述的设备接口控制器，其特征在于，上述访问调正装置包括：

与存储器（30）和微程序控制器（64）之间的地址/数据总线相串联的第一个三态缓冲器（70），

与可编程只读存储器（68）的输出到微程序控制器（64）的通道相串联的第二个三态缓冲器（72），

用于互斥地选通上述第一个三态缓冲器（70）或第二个三态缓冲器（72）的装置（92）。

5、如权利要求4所述的设备接口控制器，其特征在于，上述互斥选通装置（92）是一个二值反相器，该二值反相器串接于第一个三态缓冲器（70）和第二个三态缓冲器（72）之间的选通线上。

6、如权利要求5所述的设备接口控制器，其特征在于，上述存贮器接口装置（16）包括一条地址/数据总线（90）。

7、如权利要求6所述的设备接口控制器，其特征在于还包括：

一个专用微处理机（24），该专用微处理机具有与其相连的暂时缓冲存储器（68），暂时微冲存贮器与地址/数据总线（90）相连。

8、如权利要求1所述的设备接口控制器，其特征在于，上述存贮装置（20）只存放数据通信装置在相同的通讯协议下进行工作所需需的指令。

9、如权利要求1所述的设备接口控制器，其特征在于：上述指令存贮装置（20）是多个可编程只读存贮器（68）。

10、如权利要求1所述的设备接口控制器，其特征在于，上述微计算机接口装置（16）限于接收由上述微计算机发出的通道注意信号和产生上述控制器的中断请求信号。

11、如权利要求10所述的设备接口控制器，其特征在于，上述直接微计算机接口装置（16）包括第一触发器（86）。

12、如权利要求11所述的设备接口控制器，其特征在于还包括：用于监测上述设备总线的装置。

13、如权利要求12所述的设备接口控制器，其特征在于，上述设备总线监测装置是第二触发器。

14、如权利要求13所述的设备接口控制器，其特征在于还包括：

一个专用微处理机（24），

用于将直接微计算机接口装置、设备总线监测装置与专用微处理机相连的装置（80，82，84，86）。

Images