KR840003861A - 데이타 처리 시스템에 있어 교환 가능한 인터페이스(interface)회로 배열 - Google Patents

데이타 처리 시스템에 있어 교환 가능한 인터페이스(interface)회로 배열 Download PDF

Info

Publication number
KR840003861A
KR840003861A KR1019830000738A KR830000738A KR840003861A KR 840003861 A KR840003861 A KR 840003861A KR 1019830000738 A KR1019830000738 A KR 1019830000738A KR 830000738 A KR830000738 A KR 830000738A KR 840003861 A KR840003861 A KR 840003861A
Authority
KR
South Korea
Prior art keywords
circuit
signal
interface
electrical
circuits
Prior art date
Application number
KR1019830000738A
Other languages
English (en)
Other versions
KR880001419B1 (ko
Inventor
로날드 카프리오 에이. (외 5)
Original Assignee
토마스 시. 시크만
디지탈 이퀴프먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토마스 시. 시크만, 디지탈 이퀴프먼트 코포레이션 filed Critical 토마스 시. 시크만
Publication of KR840003861A publication Critical patent/KR840003861A/ko
Application granted granted Critical
Publication of KR880001419B1 publication Critical patent/KR880001419B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25092—Customized control features, configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Selective Calling Equipment (AREA)
  • Complex Calculations (AREA)
  • Analogue/Digital Conversion (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음

Description

데이타 처리 시스템에 있어 교환 가능한 인터페이스(interface)회로 배열
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전체 시스템에 있어 교환 가능한 인터페이스(interface)회로 배열.

Claims (14)

  1. 중앙처리 회로장치, 기억장치, 제어논리회로장치, 이 세가지에 있어서, 데이타가 전달될 수 있도록 결합하는 버스 회로장치를 포함하는 데이타 처리장치에 있어서, 적어도 하나의 인터페이스 회로를 설치할 수 있도록 하는 다수의 회로 설치 장치와 전기한 회로 설치장치가 쉽게 교환될 수 있으며, 적어도 번지단자 하나를 포함하는 전기적인 단자를 형성하는 지지장치와, 전기한 회로를 통하여 버스 회로를 기억회로 장치에 연결시켜 전기한 지지장치를 구별하는 번지신호의 집합을 수신하여 복호화하는 제1회로와, 지지장치를 지정하는 번지신호가 복화화될 때 전기한 번지 단자가 동작 되도록 하는 전기한 번지단자와 함께 전기한 버스회로를 통하여 전기한 제1 회로와 연결된 제2 회로와, 전기적인 접촉단자를 형성하고, 전기한 회로 설치장치의 하나와 연결되고, 연관된 지지장치의 접촉단지와 연결되어 전기한 버스 회로에 연결되고, 각각 모두가 전기한 데이타 신호장치와 연결되어 어떤 인터페이스 회로가 번지지정된 지지장치에 위치하는 가를 전기한 데이타 처리장치에 알려주는 확인신호를 제공할 수 있는 다수의 인터페이스 회로를 포함하는 교환가능한 인터페이스 회로 배치.
  2. 제1항에서와 같은 데이타 처리장치에 있어서, 전기한 데이타처리장치는 동작중에 여러가지의 인터페이스 회로에 의하여 필요한 적어도 하나 이상의 데이타 통로를 가지며, 전기한 인터닐이스 회로는 프라이어리티 경정회로를 형성하며 전기한 하나이상의 프라이어리티 결정회로는 서로 연결되어 어떤 인터페이스회로가 데이타 흐름을 제어할 수 있도록 가장 높은 순위를 가진 인터페이스 회로중에서 하나를 선택하도록 된 교환가능한 인터페이스 회로배치.
  3. 제2항에서와 같은 데이타 처리장치에 있어서, 전기한 하나이상의 인터페이스 회로논프라이어리티 순위를 가지며, 이 프라이어티리티 결정회로에 연결된 조정회로를 포함하며, 전기한 하나이상의 인터페이스회로중에서, 전기한 프라이어리티 결정이 있고 난 후에 어떠한 인터페이스 회로가 데이타 통로를 제어할수 있는 가를 결정하며, 같은 프라이어리티 순위를 가진 하나 이상의 인터페이스 회로를 포함하는 교환가능한 인터페이스 회로 배치.
  4. 제1항에서와 같은 데이타 처리장치에 있어서, 전기한 버스를 통하여 전기한 기억회로 장치에 결합된 명령회로를 포함하는 자기배치 회로를 포함하여, 부분적으로 전기한 확인신호의 집합에 의하여 결정되어 번지에 전기한 확인 신호가 존재하는 인터페이스 회로의 지지장치의 번지를 표시하는 번지 신호의 집합들 전기한 기억회로장치가 저장하도록 신호를 제공하도록 하는 교환가능한 인터페이스 회로배치.
  5. 제1항에서와 같은 데이타 처리장치에 있어서, 각 인터페이스 회로의 부분으로서 진단프로그램이 저장된 진단 기억회로 장치를 포함하며, 그 진단 프로그램은 인터페이스 회로의 지시를 받고, 각 진단 기억장치는 전기한 데이타 처리장치에 명령을 데이타 신호로써 공급하여 각 진단 기억 회로장치에 의하여 제공된 데이타 신호 형태의 명령에 따라 전기한 각각의 인터페이스 회로에 각각 다른 테스트를 행하도록 하는 교환 가능한 인터페이스 회로배치.
  6. 제1항에서와 같은 데이타 처리장치에 있어서, 다수의 선택회로를 포함하되, 이 선택회로는 서로 다른 지지 장치와 연관되어 있고, 전기한 하나의 인터페이스 회로가 그와 연관된 전기적인 단자와 연결되어있을때 동작하도록 되어 있으며 또한 전기한 오떤 인터페이스 회로가 존재하는가를 지시하기 위하여 신호를 제공하기 위한 전기한 선택회로와 연결된 레지스터장치를 포함하는 교환가능한 인터닐이스 회로배치.
  7. 제2항에서와 같은 데이타 처리시스템에 있어서, 전기한 인터페이스 회로는 어떤 프라이어리티순위를 가지며, 프라이어리티 결정회로가 형성되어 제어신호를 요구하는 신호를 발생시키며, 래스트 룩(lastlook)회로를 포함하여 더 눌은 순위의 프라이어피티를 가진 인터닐이스 회로가 전기한 데이타 흐름통로의 제어를 요구하는 경우, 제어를 요구하는 신호를 발생한 후, 전기한 데이타흐름통로의 제어를 방지하도록 하는 교환 가능한 인터페이스 회로배치.
  8. 제7항에서와 같은 데이타 처리장치에 있어서, 전기한 래스트 룩 회로는 더 높은 프라이어리티 순위를 가진 회로의 요구를 계속적으로 감시하여 더 높은 프라이어리티 순위를 가진 회로에 의하여 제어 요구를 받은 경우, 전기한 제어가 인정된 후에라도 전기한 데이타 통로의 제어를 종료시키도록하는 교환 가능한 인터페이스 회로배치.
  9. 제2항에서와 같은 데이타 처리장치에 있어서, 입력신호를 받아프로그램의 발생에 따라 시스템의 한 부분을 이루는 인터페이스 회로의 프라이어리티 순위를 정하도록 하는 전기한 프라이어리티 결정회로의 한 부분으로서 프로그램 가능한 장치를 포함하는 교환가능한 인터닐이스 회로백치.
  10. 중앙처리회로장치, 기억회로장치, 제어논리회로장치, 이 세가지에 있어서 데이타가 전달될 수 있도록 결합하는 버스회로를 포함하는 데이타 처리장치에 있어서, 적어도 하나의 인터페이스 회로를 설치할수 있으며, 전기한 인터페이스 회로는 전기적 단자와 접촉하며, 적어도 하나의 전기한 전기적단자가 선택회로의 한 부분을 구성하는 다수의 회로 설치장치와, 전기적단자가 전기한 회로 지지장치와 결합되어 교환가능하도록 되어, 전기한 전기적단자는 선택회로의 한 부분을 구성하는 지지장치와, 적어도 하나의 전기한 전기적단자와 연결되거나, 접촉 가능한 단자와 연결되어 전기한 지지장치의 전기적 단자가 전기한 회로설치장치의 전기적 단자의 접합과 결합될때 선택회로 존재신호를 발생하여 전기한 데이타 처리장치와 함께 사용되기 위하여 데이타 신호 대응장치가 존재한다는 것을 알려주도록 하는 선택회로를 포함하는 회로장치.
  11. 각각 프라이어리티 순위를 가지며, 프라이어리티 요구신호를 수신하는 회로의 그룹중에서, 프라이어리티를 결정하되, 각 선로는 데이타 비트를 하여 적어도 세 가지의 프라이어리티 순위를 표시하고 전기한 각 회로그룹은 적어도 하나의 전기한 선로와 연결되도록 한 전압 신호를 전달할 적어도 두개의 신호선로와, 전기한 회로 그룹의 제일 처음 회로의 부분으로 배치되고, 그것으로부터 선취신호를 수신하기 위하여 첫째의 신호선로와 결합된 제1 논리회로를 포함하여 전기한 회로그룹의 두번째 및 세번째 회로로 하여금 전기한 첫째의 신호선로에 신호를 공급하도록 하고, 프라이어리티신호의 요구에 따라, 만약 전기한 회로 회룹의 제일 처음 것으로부터 신호를 받으면 동작하지 않게되는 회로장치.
  12. 제11항에서와 같이 회로그룹에서 프라이어리티를 결정하되, 전기한 회로그룹의 두번째것의 하나와 배치되고, 선취신호를 수신하기 위하여 전기한 신호 선로의 두번째 선로와 결합된 제2 논리회로를 포함하여 전기한 회로그룹의 세번째 회로로 하여금신호선로의 두번째 선로에 신호를 공급하게 하여 프라이어리티 요구 신호에 따라, 만약 전기한 회로그룹중의 두번째 것으로부터 신호를 받으면 동작하지 않고, 전기한 제2논리회로와, 전기한 신호선로의 처음것과 결합된 제3논리회로를 포함하여 두번째 신호선로로 부터 선취 신호가 없고 프라이어리티 요구 신호를 받으면 제3 논리회로는 신호를 전기한 첫번째 신호선로에 공급하여 전기한 회로그룹의 처음것에 선취신호를 제공하도록 하는 회로장치.
  13. 제12항에서와 같이 회로 그룹중에서 프라이어리티를 결정하되, 제4논리회로와, 이것에 연결된 제2 논리회로가 존재하여, 전기한 회로 그룹의 세번째 것에 연결되도록 배치되어 있고, 전기한 신호선로의 처음것과 두번째 선로에 결합되어 프라이어리티 요구 신호를 수신함에 대응하여 신호를 선로에 공급하여 이 선취 신호는 전기한 회로 그룹의 처음것의 하나와, 이와 연결된 두번째 것의 하나에 전달되도록 하는 회로장치.
  14. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830000738A 1982-02-24 1983-02-23 교환 가능한 인터페이스회로 배치 및 그 동작방법 KR880001419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/351,718 US4556953A (en) 1982-02-24 1982-02-24 Interchangeable interface circuitry arrangements for use with a data processing system
US351,718 1982-02-24

Publications (2)

Publication Number Publication Date
KR840003861A true KR840003861A (ko) 1984-10-04
KR880001419B1 KR880001419B1 (ko) 1988-08-01

Family

ID=23382077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830000738A KR880001419B1 (ko) 1982-02-24 1983-02-23 교환 가능한 인터페이스회로 배치 및 그 동작방법

Country Status (12)

Country Link
US (1) US4556953A (ko)
EP (1) EP0087367B1 (ko)
JP (1) JPS5932028A (ko)
KR (1) KR880001419B1 (ko)
AT (1) ATE52862T1 (ko)
AU (1) AU560049B2 (ko)
BR (1) BR8300865A (ko)
CA (1) CA1189978A (ko)
DE (1) DE3381573D1 (ko)
DK (1) DK78083A (ko)
FI (1) FI830538L (ko)
MX (1) MX152949A (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3586695T2 (de) * 1984-05-01 1993-02-11 Texas Instruments Inc Selbstpruefendes datenverarbeitungssystem mit pruefmasterarbitrierung.
US4775931A (en) * 1984-05-11 1988-10-04 Hewlett-Packard Company Dynamically configured computing device
DE3586557D1 (de) * 1984-10-26 1992-10-01 Ibm Datenverarbeitungsvorrichtung mit festem adressraum und variablem speicher.
CN1005658B (zh) * 1985-02-25 1989-11-01 国际标准电气公司 设备接口控制器
US4760553A (en) * 1985-06-03 1988-07-26 International Business Machines Corporation Terminal system configuration tracing method and apparatus
US4794523A (en) * 1985-09-30 1988-12-27 Manolito Adan Cache memory architecture for microcomputer speed-up board
US4825404A (en) * 1985-11-27 1989-04-25 Tektronix, Inc. Interface system which generates configuration control signal and duplex control signal for automatically determining the configuration of removable modules
DE3683778D1 (de) * 1986-10-30 1992-03-12 Ibm Datenverarbeitungsanordnung mit vorrichtungen zur automatischen adresszuordnung zur adressierung von schnittstellenmodulen.
JPS63172359A (ja) * 1987-01-12 1988-07-16 Fujitsu Ltd 直接メモリアクセスシステム
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
US4964038A (en) * 1987-10-28 1990-10-16 International Business Machines Corp. Data processing system having automatic address allocation arrangements for addressing interface cards
US5089953A (en) * 1987-12-28 1992-02-18 Sundstrand Corporation Control and arbitration unit
JPH01237785A (ja) * 1988-03-18 1989-09-22 Canon Inc 電子機器
JPH01248256A (ja) * 1988-03-30 1989-10-03 Toshiba Corp 入出力制御方式
US4975831A (en) * 1988-05-09 1990-12-04 Intel Corporation High-availability computer system with a predefinable configuration of the modules
JP2644554B2 (ja) * 1988-11-15 1997-08-25 株式会社日立製作所 情報処理システム
JPH02139611A (ja) * 1988-11-19 1990-05-29 Nec Corp 筐体内に於ける実装位置検出方式
US5121500A (en) * 1988-12-30 1992-06-09 International Business Machines Corporation Preliminary polling for identification and location of removable/replaceable computer components prior to power-up
US5590363A (en) * 1989-04-18 1996-12-31 Dell Usa, L.P. Circuit for detection of co-processor unit presence and for correction of its absence
US5237572A (en) * 1989-04-25 1993-08-17 International Business Machines Corporation Active remote module for the attachment of user equipments to a communication processing unit
EP0419869A3 (en) * 1989-09-29 1992-06-03 Kabushiki Kaisha Toshiba Personal computer for accessing two types of extended memories having different memory capacities
FR2663137B1 (fr) * 1990-06-12 1994-07-29 Sgs Thomson Microelectronics Dispositif electronique de connexion.
JP2547654B2 (ja) * 1990-06-29 1996-10-23 三洋電機株式会社 データ処理装置
US5237690A (en) * 1990-07-06 1993-08-17 International Business Machines Corporation System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options
JPH0823856B2 (ja) * 1991-02-22 1996-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータシステムおよびその動作方法
US5410717A (en) * 1991-03-22 1995-04-25 Allen-Bradley Company, Inc. Removable function card for a programmable controller processor
US5367640A (en) * 1991-04-30 1994-11-22 Hewlett-Packard Company System for configuring an input/output board in a computer
US5274771A (en) * 1991-04-30 1993-12-28 Hewlett-Packard Company System for configuring an input/output board in a computer
CA2092486C (en) * 1992-05-11 1999-05-11 Vincent Ferri Automatic slot identification and address decoding system
US5488694A (en) * 1992-08-28 1996-01-30 Maspar Computer Company Broadcasting headers to configure physical devices interfacing a data bus with a logical assignment and to effect block data transfers between the configured logical devices
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5689726A (en) * 1995-05-03 1997-11-18 United Microelectronics Corporation Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation
JPH0971024A (ja) * 1995-09-05 1997-03-18 Canon Inc 記録装置
KR100216870B1 (ko) 1997-05-28 1999-09-01 윤종용 컴퓨터의 바이오스 공용 장치 및 공용 방법
DE10111266C1 (de) * 2001-03-09 2002-04-18 Bosch Gmbh Robert Verfahren zur Überprüfung eines Schnittstellenbausteins
FR2944894B1 (fr) * 2009-04-22 2012-03-23 Regie Autonome Transports Systeme et procede de conduite de tests automatises

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3102767A (en) * 1960-12-08 1963-09-03 Kent Mfg Co Electrical connector for flat conductor cable
US3848233A (en) * 1971-11-01 1974-11-12 Bunker Ramo Method and apparatus for interfacing with a central processing unit
US4130865A (en) * 1974-06-05 1978-12-19 Bolt Beranek And Newman Inc. Multiprocessor computer apparatus employing distributed communications paths and a passive task register
US4001790A (en) * 1975-06-30 1977-01-04 Honeywell Information Systems, Inc. Modularly addressable units coupled in a data processing system over a common bus
US3983540A (en) * 1975-09-08 1976-09-28 Honeywell Inc. Rapid bus priority resolution
US4025906A (en) * 1975-12-22 1977-05-24 Honeywell Information Systems, Inc. Apparatus for identifying the type of devices coupled to a data processing system controller
US3997879A (en) * 1975-12-24 1976-12-14 Allen-Bradley Company Fault processor for programmable controller with remote I/O interface racks
US4124888A (en) * 1975-12-24 1978-11-07 Computer Automation, Inc. Peripheral-unit controller apparatus
US4171541A (en) * 1976-08-18 1979-10-16 American Manufacturing Company, Inc. Modular programmable controlling system
JPS5463634A (en) * 1977-10-03 1979-05-22 Nec Corp Bus controller
US4155115A (en) * 1977-12-30 1979-05-15 Honeywell Inc. Process control system with analog output control circuit
US4223380A (en) * 1978-04-06 1980-09-16 Ncr Corporation Distributed multiprocessor communication system
IT1100916B (it) * 1978-11-06 1985-09-28 Honeywell Inf Systems Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati
JPS5611532A (en) * 1979-07-11 1981-02-04 Yokogawa Hokushin Electric Corp Computer control system
GB2060960A (en) * 1979-10-10 1981-05-07 Magnuson Computer Systems Inc Data processing apparatus with parallel encoded priority
US4303993A (en) * 1979-10-10 1981-12-01 Honeywell Information Systems Inc. Memory present apparatus
JPS56121153A (en) * 1980-02-27 1981-09-22 Tamura Electric Works Ltd Self-diagnostic system of electronic apparatus
US4430584A (en) * 1980-05-29 1984-02-07 Texas Instruments Incorporated Modular input/output system
CA1158775A (en) * 1980-06-04 1983-12-13 Thomas L. Phinney Computer annotation system

Also Published As

Publication number Publication date
EP0087367B1 (en) 1990-05-16
AU560049B2 (en) 1987-03-26
CA1189978A (en) 1985-07-02
DK78083D0 (da) 1983-02-22
KR880001419B1 (ko) 1988-08-01
MX152949A (es) 1986-07-04
EP0087367A2 (en) 1983-08-31
FI830538A0 (fi) 1983-02-17
ATE52862T1 (de) 1990-06-15
JPS5932028A (ja) 1984-02-21
EP0087367A3 (en) 1987-08-05
US4556953A (en) 1985-12-03
BR8300865A (pt) 1983-11-16
JPS6143745B2 (ko) 1986-09-29
FI830538L (fi) 1983-08-25
AU1178383A (en) 1983-09-01
DE3381573D1 (de) 1990-06-21
DK78083A (da) 1983-08-25

Similar Documents

Publication Publication Date Title
KR840003861A (ko) 데이타 처리 시스템에 있어 교환 가능한 인터페이스(interface)회로 배열
KR910000589B1 (ko) 인접 어드레스 공간을 제공하는 메모리 시스템
EP0219413A3 (en) An array reconfiguration apparatus and method particularly adapted for use with very large scale integrated circuits
KR880004373A (ko) 대량 병렬 어레이 프로세싱 시스템
KR880014482A (ko) 반도체 집적회로 장치
EP0116440A2 (en) Integrated semiconductor circuit device for generating a switching control signal
KR830008242A (ko) 삽입된 큐우잉 장치를 가진 메모리 제어기
KR880011797A (ko) 반도체 기억장치
KR930702760A (ko) 반도체 기억장치
US4307379A (en) Integrated circuit component
KR880001972Y1 (ko) 전자미싱의 제어장치
US4093993A (en) Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device
JPS6472228A (en) Semiconductor file storage device
US20040124903A1 (en) On chip logic analyzer debug bus
EP0200198A2 (en) An arrangement for expanding memory capacity
JPS63175913A (ja) クロツク供給方式
KR900003884A (ko) 대규모 반도체 집적회로 장치
US5239214A (en) Output circuit and data transfer device employing the same
KR840003854A (ko) 상호 변경 가능 인터페이스 회로장치
KR0135895B1 (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
KR840008074A (ko) 반도체 기억 장치
JPH1145600A (ja) 複合データテスト回路が簡素化された半導体メモリ装置
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR840007196A (ko) 메모리
US4536738A (en) Programmable circuit arrangement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee