KR840007196A - 메모리 - Google Patents

메모리 Download PDF

Info

Publication number
KR840007196A
KR840007196A KR1019830006005A KR830006005A KR840007196A KR 840007196 A KR840007196 A KR 840007196A KR 1019830006005 A KR1019830006005 A KR 1019830006005A KR 830006005 A KR830006005 A KR 830006005A KR 840007196 A KR840007196 A KR 840007196A
Authority
KR
South Korea
Prior art keywords
memory
decoder
row
row decoder
address line
Prior art date
Application number
KR1019830006005A
Other languages
English (en)
Inventor
챨스 덤브리 오스틴 (외 1)
Original Assignee
오레그 이. 엘버
웨스던 일렉트릭 캄파니 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 엘버, 웨스던 일렉트릭 캄파니 인코포레이티드 filed Critical 오레그 이. 엘버
Publication of KR840007196A publication Critical patent/KR840007196A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 메모리에 대한 개략적 블럭선도.
제2도는 제1도의 메모리와 함께 사용될 수 있는 행 디코더에 대한 개략적 회로도.
제3도는 제1도의 메모리와 함께 사용될 수 있는 열 디코더에 대한 개략적 회로도.

Claims (15)

  1. 입력 어드레스 버퍼(14)를 구비하는 메모리(10)로서 열로 연결된 열 디코더(16)와 행으로 연결된 행디코더(18)를 구비하는 행렬메모리 셀의 배열상에서 상기 버퍼가 어드레스라인(RCAI, …RCAM)에 의해 열 디코더에 연결되어 있는 메모리(10)에 있어서, 열 디코더에 연결된 어드레스 라인을 어드레스라인(RCAI, …RAM)을 경유하여 행 디코더에 임의로 연결시키기 위해 멀티플렉서(20)는 어드레스라인과 행디코더에 연결되는 것을 특징으로 하는 메모리.
  2. 제1항에 있어서, 메모리 배열은 상단부분과 하단 부분을 포함하고, 행 디코더는 상단부분과 하단부분을 구비하며, 메모리 배열의 상단 부분은 행 디코더의 상단 부분에 의해 중앙에서 좌측 부분과 우측 부분으로 분리되며, 메모리 배열의 하단 부분은 행 디코더의 하단 부분에 의해 중앙에서 좌측 부분과 우측 부분으로 분리되며, 열 디코더는 좌측 부분과 우측부분을 구비하며, 열 디코더의 좌측 부분은 메모리배열의 상단 좌측 부분과 하단 좌측 부분 사이에 위치하며, 열 디코더의 우측 부분은 메모리 배열의 상단 우측 부분과 하단 우측 부분사이에 위치하며, 어드레스 라인을 공통 부분은 메모리 배열의 상단 좌측 부분과 하단 좌측 부분 사이에 위치하는 것을 특징으로 하는 메모리.
  3. 제2항에 있어서, 멀티플렉서는 각각 제어 단자와 제1 및 제2출력 단자를 갖춘 다수의 제1스위칭 장치를 구비하고, 스위칭 장치의 제어단자는 모든 스위칭 장치를 온 시키거나 오프 시키는 수단에 함께 연결되며, 각각의 스위칭 장치의 제1출력 단자는 어드레스 라인 중 분리된 한 라인에 연결되고 각각의 스위칭 장치의 제2출력 단자는 분리된 행 어드레스 라인을 경유하여 행 어드레스의 입력 단자중 분리된 한 단자에 연결되는 것을 특징으로 하는 메모리.
  4. 제3항에 있어서, 다수의 제1스위칭 장치를 온,오프 시키는 장치는 각각 제어 단자와 제1 및 제2단자를 갖춘 제2 및 제3 스위칭 장치를 구비하며, 제2스위칭 장치의 제2 출력 단자는 제3 스위칭 장치의 제1출력 단자와 다수의 제1스위칭 장치의 제어 단자에 연결되는 것을 특징으로 하는 메모리.
  5. 제4항에 있어서, 제2스위칭 장치의 제1출력 단자는 다수의 제1스위칭 장치의 제어 단자에 연결될 경우 온되는 극성 및 전위 레벨을 갖춘 전위원에 연결될 수 있으며, 제3스위칭 장치의 제2 출력 단자는 다수의 제1 스위칭 장치의 제어 단자에 연결될 경우 오프되는 극성 및 전위 레벨을 갖춘 전위원에 연결될 수 있는 것을 특징으로 하는 메모리.
  6. 제5항에 있어서, 각각의 행 디코더와 각각의 열 디코더는 디코더의 입력 단자로 이용되는 제어 단자를 각각 갖추면서 또한 제1 및 제2출력 단자를 갖춘 분리된 다수의 디코더 스위칭 장치를 구비하고, 분리된 수단은 이 수단의 전위를 임의로 제1레벨로 고정시키기 위해 분리된 다수의 디코더 스위칭 장치의 제1출력 단자에 연결되며 다수의 행 디코더 스위칭 장치의 제2 출력 단자는 제2전위 레벨을 갖춘 전위원에 연결될 수 있으며, 열 디코더 스위칭 장치의 제2출력단자는 제2전위 레벨을 갖춘 전위원에도 임의로 연결되는 제1 수단과 제2전전위레벨을 갖춘 전위원에도 임으로 연결되는 제2 수단에 연결될 수 있는 것을 특징으로 하는 메모리.
  7. 제6항에 있어서, 메모리의 모든 부분은 동일 칩상에 형성되는 것을 특징으로 하는 메모리.
  8. 제1항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  9. 제2항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  10. 제3항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  11. 제4항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  12. 제5항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  13. 제6항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  14. 제7항에 있어서, 열 디코더는 멀티플 렉서가 어드레스 라인을 행 디코더에 연결시킬 때 디스에이블 시키는 수단을 구비하는 것을 특징으로 하는 메모리.
  15. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830006005A 1982-12-22 1983-12-19 메모리 KR840007196A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/452,155 US4541078A (en) 1982-12-22 1982-12-22 Memory using multiplexed row and column address lines
US452155 1982-12-22

Publications (1)

Publication Number Publication Date
KR840007196A true KR840007196A (ko) 1984-12-05

Family

ID=23795276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830006005A KR840007196A (ko) 1982-12-22 1983-12-19 메모리

Country Status (8)

Country Link
US (1) US4541078A (ko)
EP (1) EP0129578A1 (ko)
KR (1) KR840007196A (ko)
CA (1) CA1204510A (ko)
ES (1) ES528170A0 (ko)
GB (1) GB2132799A (ko)
IT (1) IT1173689B (ko)
WO (1) WO1984002608A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954096A (ja) * 1982-09-22 1984-03-28 Hitachi Ltd ダイナミツク型ｍｏｓｒａｍ
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US5191555A (en) * 1990-07-31 1993-03-02 Texas Instruments, Incorporated Cmos single input buffer for multiplexed inputs
KR930008838A (ko) * 1991-10-31 1993-05-22 김광호 어드레스 입력 버퍼
US6072735A (en) * 1998-06-22 2000-06-06 Lucent Technologies, Inc. Built-in redundancy architecture for computer memories
KR100382555B1 (ko) * 2001-03-09 2003-05-09 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 입출력 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760384A (en) * 1970-10-27 1973-09-18 Cogar Corp Fet memory chip including fet devices therefor and fabrication method
US3806880A (en) * 1971-12-02 1974-04-23 North American Rockwell Multiplexing system for address decode logic
US4050061A (en) * 1976-05-03 1977-09-20 Texas Instruments Incorporated Partitioning of MOS random access memory array
JPS6023432B2 (ja) * 1977-12-09 1985-06-07 株式会社日立製作所 Ｍｏｓメモリ
US4200917A (en) * 1979-03-12 1980-04-29 Motorola, Inc. Quiet column decoder
DE2948159C2 (de) * 1979-11-29 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
JPS57118599U (ko) * 1981-01-14 1982-07-23

Also Published As

Publication number Publication date
IT8324251A0 (it) 1983-12-19
WO1984002608A1 (en) 1984-07-05
GB8332967D0 (en) 1984-01-18
US4541078A (en) 1985-09-10
CA1204510A (en) 1986-05-13
IT1173689B (it) 1987-06-24
IT8324251A1 (it) 1985-06-19
GB2132799A (en) 1984-07-11
ES8407615A1 (es) 1984-10-01
ES528170A0 (es) 1984-10-01
EP0129578A1 (en) 1985-01-02

Similar Documents

Publication Publication Date Title
KR920006997A (ko) 용장회로(冗長回路)
KR900006318B1 (en) Gate array intergrated circuit device and method thereof for various bit-word construstions
KR880011797A (ko) 반도체 기억장치
KR850004684A (ko) 반도체 기억 장치
KR890004334A (ko) 반도체 기억장치
KR910006996A (ko) 비휘발성 메모리 어레이
KR0135085B1 (ko) 메모리장치
KR890001090A (ko) 메모리 집적회로
KR950030151A (ko) 반도체 기억장치
KR880010422A (ko) 반도체 기억장치
KR850002637A (ko) 반도체 기억장치
KR930006736A (ko) 반도체 기억장치
KR880013168A (ko) 반도체 기억장치
DE69429225D1 (de) Ruhestromprüfbarer RAM
KR880010423A (ko) 반도체 기억장치
KR960019737A (ko) 반도체 기억장치
KR950015389A (ko) 반도체 메모리 장치
KR910010523A (ko) 마스터 슬라이스형 반도체 집적 회로
KR920008773A (ko) 반도체 기억장치
KR880009376A (ko) 반도체 기억장치
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR930003159A (ko) 반도체 기억장치
KR910008424A (ko) 검사회로를 갖는 반도체 집적회로 장치
KR890015270A (ko) 반도체메모리장치
KR840007196A (ko) 메모리

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid