KR910006996A - 비휘발성 메모리 어레이 - Google Patents

비휘발성 메모리 어레이 Download PDF

Info

Publication number
KR910006996A
KR910006996A KR1019900013618A KR900013618A KR910006996A KR 910006996 A KR910006996 A KR 910006996A KR 1019900013618 A KR1019900013618 A KR 1019900013618A KR 900013618 A KR900013618 A KR 900013618A KR 910006996 A KR910006996 A KR 910006996A
Authority
KR
South Korea
Prior art keywords
electrically connected
column
output
line
segment
Prior art date
Application number
KR1019900013618A
Other languages
English (en)
Other versions
KR0179361B1 (ko
Inventor
에프. 스크렉 존
제이. 돌비 데브라
Original Assignee
앤. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앤. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 앤. 라이스 머레트
Publication of KR910006996A publication Critical patent/KR910006996A/ko
Application granted granted Critical
Publication of KR0179361B1 publication Critical patent/KR0179361B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

비휘발성 메모리 어레이
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 한 실시예에 따른 세그먼트 비트라인 및 세그먼트 가상-접지 라인의 예에 대한 전기적 접속 상태를 부분 블럭 형태로 도시한 개략도.

Claims (11)

  1. 제1과 제2 전극 사이에 제어 전극 및 전류 경로를 갖고 있는 다수행의 메모리 셀및 다수 열의 메모리 셀을 각각 포함하는 다수의 행의 모듈, 각각의 상기 행의 메모리 셀 내의 각각의 메모리 셀의 상기 제어 전극에 각각 접속된 다수의 행 라인, 다수의 접지-열 라인 및 다수의 세그먼트 출력-열라인, 상기 접지-열라인에 접속된 상기 메모리 셀의 각각의 상기 제1전극, 제1 논리 스위치를 통해 입력/출력 라인에 각각 접속된 상기 세그먼트 출력-열라인에 접속된 상기 메모리 셀의 각각의 상기 제2 전극, 상기 행 라인을 선택 및 억세스 시키기 위한 행 디코드 수단, 및 상기 세그먼트 출력-열 라인을 선택 활성화 시키기 위한 열 디코드 수단 을 포함하고, 상기 모듈의 각각의 상기 워드라인이 그 밖의 다른 각각의 상기 모듈의 워드라인에 전기적으로 접속되며, 상기 열 디코드 수단의 출력들이 상기 제1 논리 스위치의 각각의 게이트에 전기적으로 접속되는 것을 특징으로 하는 비휘발성 메모리 어레이.
  2. 제1항에 있어서, 상기 메모리 어레이의 상기 접지-열 라인이 세그먼트되고, 각각의 상기 접지-열 라인이 전압 공급원의 한 단부에 전기적으로 접속되고 제2 논리 스위치를 통해 기준 전원의 다른 단부에 전기적으로 접속되며, 상기 열 디코드 수단의 출력이 상기 제2 논리 스위치의 각각의 게이트에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  3. 제1항에 있어서, 상기 모듈의 각각의 상기 제1논리 스위치가 제3 논리 스위치를 통해 상기 입력/출력 회로에 전기적으로 접속되고, 제3 논리 스위치가 상기 열 디코드 수단의 출력에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  4. 제1항에 있어서, 상기 메모리 어레이의 각각의 상기 접지-열 라인이 세그먼트 되고, 모듈의 상기 세그먼트 열의 셀내의 메모리 셀의 각각의 상기 제2 전극이 상기 세그먼트 접지-열 라인에 접속되며, 상기 접지-열 라인이 전압 공급원의 한 단부에 전기적으로 접속되고, 제2논리 스위치를 통해 기준 전원의 다른 단부에 전기적으로 접속되며, 상기 열 디코드 수단의 출력이 상기 제2 논리 스위치의 각각의 게이트에 전기적으로 접속되고, 상기 모듈의 각각의 상기 제2 논리 스위치가 제4 논리 스위치를 통해 상기 입력/출력 회로에 전기적으로 접속되며, 상기 제4 논리 스위치가 상기 열 디코드 수단의 출력에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  5. 소오스와 드레인 사이에 제어 게이트 및 전류 경로를 갖고 있는 다수 행의 메모리 셀 및 다수 열의 메모리 셀을 각각 포함하는 다수 행의 모듈, 각각의 상기 행의 메모리 셀내의 각각의 메모리 셀의 상기 제어 게이트에 각각 접속된 다수의 행 라인, 다수의 세그먼트 열 라인, 상기 세그먼트 열 라인에 접속된 상기 메모리 셀의 각각의 소오스, 양쪽 전원중 한 전원에 각각 접속되거나 제1 패스-게이트 트랜지스터를 통해 입력/출력 회로에 각각 접속된 다음 상기 세그먼트 열 라인에 접속된 상기 메모리 셀의 각각의 드레인, 상기 행 라인을 선택 및 억세스시키기 위한 행 디코드 회로, 상기 세그먼트 열 라인을 선택 및 활성화시키기 위한 열 디코드 회로를 포함하고, 상기 모듈의 각각의 사이 워드라인이 그밖의 다른 각각의 상기 모듈의 워드라인에 전기적으로 접속되며, 상기 열 디코드 회로의 출력들이 상기 제1패스-게이트 트랜지스터의 각각의 게이트에 전기적으로 접속되는 것을 특징으로 하는 비휘발성 메모리 어레이.
  6. 제5항에 있어서, 상기 세그먼트-열 라인을 각각 선택하는 것이 전압 공급원의 한 단부에 전기적으로 접속되고 제2 패스 게이트 트랜지스터를 통해 기준 전원의 다른 단부에 전기적으로 접속되고, 상기 열 디코드 회로의 출력들이 상기 제2 패스 게이트 트랜지시터의 각각의 게이트에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  7. 제5항에 있어서, 상기 모듈의 각각의 상기 제1 패스-게이트 트랜지스터가 제3패스-게이트 트랜지스터를 통해 상기 입력/출력 회로에 전기적으로 접속되고, 상기 제3패스-게이트 트랜지스터의 게이트가 상기 열 디코드 회로의 출력에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  8. 제5항에 있어서, 상기 메모리 어레이를 각각 선택하는 것이 전압 공급원의 한 단부에 전기적으로 접속되고 제2패스-게이트 트랜지스터를 통해 기준 전원의 다른 단부에 전기적으로 접속되고, 상기 열 디코드 회로의 출력들이 상기 제2패스-게이트 트랜지스터의 각각의 게이트에 전기적으로 접속되며, 상기 모듈의 각각의 상기 제2 패스-게이트 트랜지스터가 제4 패스-게이트 트랜지스터를 통해 상기 입력/출력 회로에 전기적으로 접속되고, 상기 제4 패스-게이트 트랜지스터의 게이트가 상기 열 디코드 회로의 출력에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  9. 제1과 제2전극 사이에 제어 전극 및 전류 경로를 갖고 있는 다수의 셀 및 다수의 열의 메모리 셀을 각각 포함하는 다수 행 및 열의 모듈, 각각의 상기 행의 메모리 셀 내의 각각 메모리 셀의 상기 제어 전극에 각각 접속된 다수의 행 라인, 다수의 접지-열 라인 및 다수의 세그먼트 출력-열라인, 최소한 한 전원에 접속된 상기 접지-열 라인에 접속된 상기 메모리 셀의 각각의 상기 제1 전극, 제1 스위치 및 제2 논리 스위치를 통해 입력/출력회로에 각각 접속된 상기 출력-열 라인에 접속된 상기 메모리 셀의 각각의 상기 제2 전극, 상기 행 라인을 선택 및 억세스 시키기 위한 행 디코드 회로, 및 상기 세그먼트 출력-열 라인을 선택 및 활성화시키기 위한 열 디코드 회로를 포함하고, 상기 모듈의 각각의 상기 워드라인이 그밖의 다른 각각의 상기 모듈의 워드라인에 전기적으로 접속되며, 상기 모듈의 각각의 상기 출력-열 라인이 그밖의 다른 각각의 상기 모듈의 출력-열 라인에 전기적으로 접속되고, 상기 열 디코드 회로의 출력이 상기 제1논리 스위치 및 상기 제3논리 스위치의 각각의 게이트에 전기적으로 접속되는 것을 특징으로 하는 비 휘발성 메모리 어레이.
  10. 제9항에 있어서, 상기 메모리 어레이의 상기 접지-열 라인이 세그먼트되고, 각각의 상기 접지-열 라인이 전압 공급원의 한 단부에 전기적으로 접속되고 제2논리 스위치를 통해 기준 전원이 다른 단부에 전기적으로 접속되며 상기 열 디코드 회로의 출력이 상기 제2논리 스위치의 각각의 게이트에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
  11. 제9항에 있어서, 상기 메모리 어레이의 각각의 상기 접지-열라인이 세그먼트 되고, 모듈의 상기 세그먼트-열의 셀내의 메모리 셀의 각각의 상기 제2 전극이 상기 세그먼트 접지-열 라인에 접속되며, 상기 접지-열라인이 전압 공급원에서 한 단부에 전기적으로 접속되고, 제2논리 스위치를 통해 기준 전원의 다른 단부에 전기적으로 접속되며, 상기 열 디코드 회로의 출력이 각각의 상기 제2논리 스위치에 전기적으로 접속되고, 상기 모듈의 각각의 상기 제2논리 스위치가 제4논리 스위치를 통해 상기 입력/출력 회로에 전기적으로 접속되며, 상기 제4논리 스위치가 상기 열 디코드 회로의 출력에 전기적으로 접속되는 것을 특징으로 하는 메모리 어레이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900013618A 1989-09-05 1990-08-31 비휘발성 메모리 어레이 KR0179361B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US402402 1989-09-05
US402,402 1989-09-05
US07/402,402 US5023837A (en) 1989-09-05 1989-09-05 Bitline segmentation in logic arrays

Publications (2)

Publication Number Publication Date
KR910006996A true KR910006996A (ko) 1991-04-30
KR0179361B1 KR0179361B1 (ko) 1999-04-15

Family

ID=23591734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013618A KR0179361B1 (ko) 1989-09-05 1990-08-31 비휘발성 메모리 어레이

Country Status (5)

Country Link
US (1) US5023837A (ko)
EP (1) EP0422347B1 (ko)
JP (1) JPH03171495A (ko)
KR (1) KR0179361B1 (ko)
DE (1) DE69026673T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624864B2 (ja) * 1990-02-28 1997-06-25 株式会社東芝 不揮発性半導体メモリ
US5719806A (en) * 1991-02-18 1998-02-17 Yamane; Masatoshi Memory cell array
KR940007639B1 (ko) * 1991-07-23 1994-08-22 삼성전자 주식회사 분할된 입출력 라인을 갖는 데이타 전송회로
US5618742A (en) * 1992-01-22 1997-04-08 Macronix Internatioal, Ltd. Method of making flash EPROM with conductive sidewall spacer contacting floating gate
US5526307A (en) * 1992-01-22 1996-06-11 Macronix International Co., Ltd. Flash EPROM integrated circuit architecture
EP0552531B1 (en) * 1992-01-22 2000-08-16 Macronix International Co., Ltd. Non-volatile memory cell and array architecture
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
JP2768880B2 (ja) * 1993-01-19 1998-06-25 株式会社東芝 半導体記憶装置
JPH07147095A (ja) * 1993-03-31 1995-06-06 Sony Corp 半導体不揮発性記憶装置およびデコーダ回路
JP3474614B2 (ja) * 1993-12-14 2003-12-08 マクロニクス インターナショナル カンパニイ リミテッド 不揮発性半導体メモリ装置及びその動作方法
US5422846A (en) * 1994-04-04 1995-06-06 Motorola Inc. Nonvolatile memory having overerase protection
EP0741415A1 (en) * 1995-05-05 1996-11-06 STMicroelectronics S.r.l. Flash-EEPROM memory with contactless memory cells
DE69514502T2 (de) * 1995-05-05 2000-08-03 St Microelectronics Srl Nichtflüchtige Speicheranordnung mit Sektoren, deren Grösse und Anzahl bestimmbar sind
EP0745995B1 (en) * 1995-05-05 2001-04-11 STMicroelectronics S.r.l. Nonvolatile, in particular flash-EEPROM, memory device
EP0830684B1 (en) * 1995-06-07 2004-08-25 Macronix International Co., Ltd. Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width
US5745422A (en) * 1996-11-12 1998-04-28 International Business Machines Corporation Cross-coupled bitline segments for generalized data propagation
US6023428A (en) * 1997-07-28 2000-02-08 Texas Instruments Incorporated Integrated circuit device having a memory array with segmented bit lines and method of operation
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
JP3779480B2 (ja) 1999-02-10 2006-05-31 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
US6462977B2 (en) * 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
KR100725093B1 (ko) * 2001-03-15 2007-06-04 삼성전자주식회사 노아 타입 플랫 셀을 가지는 반도체 메모리 장치 및 그의구동방법
US6556503B2 (en) 2001-08-21 2003-04-29 Micron Technology, Inc. Methods and apparatus for reducing decoder area
KR100525921B1 (ko) * 2001-12-20 2005-11-02 주식회사 하이닉스반도체 플래쉬 메모리 소자
US7313023B2 (en) * 2005-03-11 2007-12-25 Sandisk Corporation Partition of non-volatile memory array to reduce bit line capacitance
US7791976B2 (en) 2008-04-24 2010-09-07 Qualcomm Incorporated Systems and methods for dynamic power savings in electronic memory operation
US8576611B2 (en) 2010-07-08 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory with regulated ground nodes
US11355184B2 (en) 2020-03-05 2022-06-07 Silicon Storage Technology, Inc. Analog neural memory array in artificial neural network with substantially constant array source impedance with adaptive weight mapping and distributed power

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281397A (en) * 1979-10-29 1981-07-28 Texas Instruments Incorporated Virtual ground MOS EPROM or ROM matrix
US4301518A (en) * 1979-11-01 1981-11-17 Texas Instruments Incorporated Differential sensing of single ended memory array
US4387447A (en) * 1980-02-04 1983-06-07 Texas Instruments Incorporated Column and ground select sequence in electrically programmable memory
US4460981A (en) * 1981-12-24 1984-07-17 Intel Corporation Virtual ground memory

Also Published As

Publication number Publication date
JPH03171495A (ja) 1991-07-24
EP0422347A3 (en) 1992-06-24
EP0422347B1 (en) 1996-04-24
DE69026673T2 (de) 1996-09-19
US5023837A (en) 1991-06-11
KR0179361B1 (ko) 1999-04-15
EP0422347A2 (en) 1991-04-17
DE69026673D1 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
KR910006996A (ko) 비휘발성 메모리 어레이
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR910005314A (ko) 반도체 기억장치
KR960019315A (ko) 불휘발성 반도체 메모리장치
KR970003252A (ko) 불휘발성 반도체 메모리의 전압 센싱 방법
KR970017666A (ko) 불휘발성 반도체 메모리의 프로그램 방법
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
KR920008928A (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
KR930020695A (ko) 반도체 기억장치
KR890001101A (ko) 반도체 기억장치
DK384182A (da) Programmerbar hukommelsescelle og opstilling
KR970067340A (ko) 반도체 기억 장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR960005620A (ko) 비휘발성 메모리
KR940026952A (ko) 반도체 메모리 장치
KR970060215A (ko) 매트릭스 메모리
KR920017118A (ko) 불휘발성 반도체 기억장치
KR950020746A (ko) 바이어스 제어 회로를 갖는 반도체 메모리 디바이스
KR910010524A (ko) 불휘발성 반도체기억장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR970051299A (ko) 워드 드라이버 회로와 그를 이용한 메모리 회로
KR850008239A (ko) 반도체 기억장치
KR950034269A (ko) 비휘발성 반도체 메모리 장치
KR890001095A (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리
KR920010615A (ko) 전류 미러형 감지증폭기를 가진 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101029

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee