KR940026952A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR940026952A
KR940026952A KR1019940012217A KR19940012217A KR940026952A KR 940026952 A KR940026952 A KR 940026952A KR 1019940012217 A KR1019940012217 A KR 1019940012217A KR 19940012217 A KR19940012217 A KR 19940012217A KR 940026952 A KR940026952 A KR 940026952A
Authority
KR
South Korea
Prior art keywords
transistor
capacitor
bit line
memory cell
memory device
Prior art date
Application number
KR1019940012217A
Other languages
English (en)
Other versions
KR100277268B1 (ko
Inventor
아쯔시 다까스기
Original Assignee
가나미야지 준
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나미야지 준, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 가나미야지 준
Publication of KR940026952A publication Critical patent/KR940026952A/ko
Application granted granted Critical
Publication of KR100277268B1 publication Critical patent/KR100277268B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

RAM과 ROM을 혼용한 메모리셀 어레이 구성을 하므로서, 보다 경제적인 반도체 메모리 장치를 실현한다.
각 단위칼럼회로 301-301+2…내의 일부를, 메모리셀내의 트랜지스터와 전위배선과를 접속한 DROM메모리셀로 된 메모리셀 구성하고, 나머지를 종래 범용의 DROM메모리셀로 구성하고 단일의 메모리셀 어레이를 복수로 분할한다.
분할된 DROM영역에 대해, X데코더 수단(40) 및 Y데코더 수단(10)에 의해 메모리셀의 선택이 행하여, 그 선택된 메모리셀에 대해서 데이타의 액세스가 행하여진다.
나머지의 DRASM영역에 대해서는 X데코더 수단(40) 및 Y데코더 수단(10)에 의해 메모리셀의 선택이 행하여, 그것에 대해 데이타의 액세스가 행하여진다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 제1의 실시예를 표시한는 DROM의 요부 회로도, 제4도는 제1도의 개략의 구설 블록도, 제13도는 본 발명의 제1∼4실시예를 표시하는 DROM의 칼럼 단위의 회로도.

Claims (12)

  1. 제1, 제2, 제3의 전극을 가지는 제 1의 트랜지스터와 상기 제 1의 전극에 접속되는 제 1의 커패시터를 구비한 제 1의 메모리셀과, 제4, 제5, 제 6의 전극을 가지는 제2의 크랜지스터와 상기 제4의 전극에 접속되는 제2의 커패시터를 구비한 제2의 메모리셀과, 제2 및 제5의 전극에 접속되는 비트선과, 상기 비트선에 접속되어 상기 비트선상의 전위를 증폭하는 센스 증폭기와, 데이타 버스와, 제어신호에 응답하여 상기 비트선과 상기 데이타 버스를 연결하는 스위칭 회로와, 상기 제 1의 전극 및 상기 제 1의 커패시터 사이에 접속되어 소정의 전위를 공급하는 도전선을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 제 1의 메모리셀을 고정 데이타를 저장하고 상기 제2의 메모리셀은 가변 데이타를 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 각각이 트랜지스터와 커패시터를 포함하는 복수의 메모리셀들과, 상기 메모리셀에 접속되는 비트선과, 데이타 버스와, 인가되는 제어신호에 응답하여 상기 비트선을 상기 데이타 버스와 접소하는 스위치 회로와, 복수의 메모리셀들 중에 소정 데이타를 저장하는 선택된 메모리셀들의 트랜지스터와 커패시터 사이에 접속되는 도전선을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 소정 데이타는 고정 데이타이고, 비선택 메모리셀들은 가변 데이타를 기억하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 주표면을 가지는 반도체 기판과, 비트선과, 제1의 트랜지스터와 제1의 커패시터를 포함하고, 상기 제1의 트랜지스터의 소스 및 드레인 둘다는 상기 주표면에 형성되고, 상기 제1의 커패시터는 상기 제 1의 트랜지스터의 상기 소스에 전기적으로 접속되며, 상기 제 1의 트랜지스터의 상기 드레인은 상기 비트선에 접속되는 제1의 메모리셀과, 제2의 트랜지스터와 제2의 커패시터를 포함하고, 상기 제2의 트랜지스터의 소스 및 드레인 둘다는 상기 주표면에 형성되고, 상기 제2의 커패시터는 상기 제2의 트랜지스터의 상기소스에 전기적으로 접속되며, 상기 제2의 트랜지스터의 상기 드레인은 상기 비트선에 접속되는 제2의 메모리셀과, 제3의 트랜지스터와 제2의 커패시터를 포함하고, 상기 제3의 트랜지스터의 소스 및 드레인 둘다는 상기 주표면에 형성되고, 상기 제2의 커패시터는 상기 제3의 트랜지스터의 상기 소스에 전기적으로 접속되며, 상기 제3의 트랜지스터의 상기 드레인은 상기 비트선에 접속되는 제3의 메모리셀과, 제1, 제2 및 제3의 트랜지스터의 위에 형성되고, 소정 전위를 가지며, 상기 제1 및 제3의 트랜지스터의 소스에 접속되는 도전층을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 소정 전위는 전원전압의 전위와 동일한 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서, 사이 소정 전위는 접지전위의 동일한 것을 특징으로 하는 반도체 메모리 장치.
  8. 각각이 가변 데이타를 저장하는 제1의 복수의 메모리셀들과 상기 제1의 메모리셀들에 접속되는 비트선을 구비하고, 가변 데이타를 저장하는 제1의 메모리 그룹과, 각각의 셀들이 고정 데이타를 저장하고 사이 비트선에 접속되는 제2의 복수의 메모리셀들과 상기 제2의 복수의 메모리셀들에 접속되는 도전선을 구비하고, 고정데이타를 저장하는 제2의 메모리 그룹을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 도전선은 소정 전위를 가지는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제9항에 있어서, 상기 소정 전위는 전원전압의 전위와 동일한 것을 특징으로 하는 반도체 메모리 장치.
  11. 제9항에 있어서, 상기 소정 전위는 접지 전위와 동일한 것을 특징으로 하는 반도체 메모리 장치.
  12. 제8항에 있어서, 상기 제2의 복수의 메모리셀들은 각각 트랜지스터 및 커페시터를 구비하고, 상기 도전선은 트랜지스터 커패시터 사이에서 접속되는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940012217A 1993-05-31 1994-05-31 반도체 메모리장치 KR100277268B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-129814 1993-05-31
JP12981493A JP3365650B2 (ja) 1993-05-31 1993-05-31 半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR940026952A true KR940026952A (ko) 1994-12-10
KR100277268B1 KR100277268B1 (ko) 2001-01-15

Family

ID=15018887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012217A KR100277268B1 (ko) 1993-05-31 1994-05-31 반도체 메모리장치

Country Status (3)

Country Link
US (3) US5526302A (ko)
JP (1) JP3365650B2 (ko)
KR (1) KR100277268B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639001B1 (ko) * 1999-02-02 2006-10-25 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억장치
KR102206334B1 (ko) 2020-05-14 2021-01-22 (주)이지종합건축자재 보유 내구성 강화에 기인한 다목적 탄소섬유 복합재 및 그 제조방법과 탄소섬유 복합재 자동화 가공시스템

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19503782A1 (de) * 1995-02-04 1996-08-08 Philips Patentverwaltung Verzögerungsschaltung
KR960039006A (ko) * 1995-04-26 1996-11-21 김광호 디램버스에 접속가능한 불휘발성 반도체 메모리장치
DE19518348C1 (de) * 1995-05-18 1996-08-22 Siemens Ag Speicher mit dynamischen Speicherzellen
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
FR2784782B1 (fr) * 1998-10-16 2003-12-12 St Microelectronics Sa Architecture de memoire vive, morte et mixte
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
CN100362592C (zh) * 2000-08-09 2008-01-16 富士通株式会社 半导体存储器件及其操作方法和使用该存储器的蜂窝电话
US6545899B1 (en) * 2001-12-12 2003-04-08 Micron Technology, Inc. ROM embedded DRAM with bias sensing
US6747889B2 (en) * 2001-12-12 2004-06-08 Micron Technology, Inc. Half density ROM embedded DRAM
US20030185062A1 (en) * 2002-03-28 2003-10-02 Micron Technology, Inc. Proximity lookup for large arrays
US6785167B2 (en) * 2002-06-18 2004-08-31 Micron Technology, Inc. ROM embedded DRAM with programming
US6781867B2 (en) * 2002-07-11 2004-08-24 Micron Technology, Inc. Embedded ROM device using substrate leakage
US6865100B2 (en) * 2002-08-12 2005-03-08 Micron Technology, Inc. 6F2 architecture ROM embedded DRAM
DE102005000809B4 (de) * 2005-01-05 2012-09-13 Qimonda Ag Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten
US7598166B2 (en) * 2006-09-08 2009-10-06 International Business Machines Corporation Dielectric layers for metal lines in semiconductor chips
JP2019164868A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59225615A (ja) * 1983-06-06 1984-12-18 Nec Corp ゲ−トアレイ内のｒａｍ構成方法
JPS6047294A (ja) * 1983-08-26 1985-03-14 Nec Corp 半導体記憶回路
JPS648591A (en) * 1987-06-30 1989-01-12 Nec Corp Memory ic
JP2953708B2 (ja) * 1989-07-31 1999-09-27 株式会社東芝 ダイナミック型半導体記憶装置
JP2647527B2 (ja) * 1990-02-21 1997-08-27 シャープ株式会社 センス増幅回路
EP0446847B1 (en) * 1990-03-12 1998-06-17 Nec Corporation Semiconductor memory device having improved write function
JPH03269894A (ja) * 1990-03-19 1991-12-02 Fujitsu Ltd 半導体記憶装置
JP3179793B2 (ja) * 1990-05-30 2001-06-25 三菱電機株式会社 半導体記憶装置およびその読出方法
US5305263A (en) * 1991-06-12 1994-04-19 Micron Technology, Inc. Simplified low power flash write operation
JPH05182458A (ja) * 1991-12-26 1993-07-23 Toshiba Corp 半導体記憶装置
JP2716912B2 (ja) * 1992-07-23 1998-02-18 株式会社東芝 半導体記憶装置
JP3311059B2 (ja) * 1993-01-28 2002-08-05 沖電気工業株式会社 半導体メモリ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639001B1 (ko) * 1999-02-02 2006-10-25 마츠시타 덴끼 산교 가부시키가이샤 반도체 기억장치
KR102206334B1 (ko) 2020-05-14 2021-01-22 (주)이지종합건축자재 보유 내구성 강화에 기인한 다목적 탄소섬유 복합재 및 그 제조방법과 탄소섬유 복합재 자동화 가공시스템

Also Published As

Publication number Publication date
JP3365650B2 (ja) 2003-01-14
KR100277268B1 (ko) 2001-01-15
JPH06342591A (ja) 1994-12-13
US5526302A (en) 1996-06-11
US5663906A (en) 1997-09-02
US5544096A (en) 1996-08-06

Similar Documents

Publication Publication Date Title
KR940026952A (ko) 반도체 메모리 장치
US4825418A (en) Semiconductor memory
USRE32993E (en) Semiconductor memory device
KR940004645A (ko) 반도체 기억장치
KR950034835A (ko) 반도체 기억장치
KR940017213A (ko) 반도체 기억장치
KR850000798A (ko) 반도체 집적회로 장치
KR910006996A (ko) 비휘발성 메모리 어레이
KR890016573A (ko) 반도체기억장치
KR920013456A (ko) 반도체 기억장치
KR960002824A (ko) 계층적 전원구조를 갖는 반도체집적회로장치
KR930022375A (ko) 개량된 단일 비트선구성의 정적램(sram)장치
TW376583B (en) Layout for SRAM structure
KR930024162A (ko) 반도체 기억 장치
KR960008831A (ko) 누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스
KR970067772A (ko) 반도체 기억장치
KR960032485A (ko) 강유전체 기억장치
KR970067340A (ko) 반도체 기억 장치
KR890004334A (ko) 반도체 기억장치
KR950030360A (ko) 반도체 기억장치
JPH06119781A (ja) 半導体メモリ
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
TW344819B (en) Semiconductor memory device
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
KR960030233A (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee