KR960008831A - 누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스 - Google Patents

누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스 Download PDF

Info

Publication number
KR960008831A
KR960008831A KR1019950024913A KR19950024913A KR960008831A KR 960008831 A KR960008831 A KR 960008831A KR 1019950024913 A KR1019950024913 A KR 1019950024913A KR 19950024913 A KR19950024913 A KR 19950024913A KR 960008831 A KR960008831 A KR 960008831A
Authority
KR
South Korea
Prior art keywords
potential
semiconductor region
transistor
source
ferroelectric
Prior art date
Application number
KR1019950024913A
Other languages
English (en)
Other versions
KR0172017B1 (ko
Inventor
도루 기무라
히로끼 고이께
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960008831A publication Critical patent/KR960008831A/ko
Application granted granted Critical
Publication of KR0172017B1 publication Critical patent/KR0172017B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

비훠발성 강유전체 메모리 디바이스는 게이트 및 반도체 영역 내에 형성된 소스와 드레인 영역을 갖고 있는 트랜지스터, 및 제1 및 제2전극, 및 상기 제2와 제2전극 사이에 삽입된 강유전체층을 갖고 있는 강유전체 캐패시터를 포함하는 매트릭스 방식으로 제공된 다수의 메모리 셀을 포함한다. 제2전극은 트랜지스터의 소스 및 드레인 영역 중 한 영역에 접속된다. 메모리 디바이스는 다수의 비트 라인 쌍을 포함하되, 각각의 비드라인 쌍 중 각 비트 라인이 다수의 메모리 셀의 컬럼에서 각 메모리의 트랜지스터의 소스 및 드레인 영역 중 다른 영역에 접속되고, 다수의 메모리셀의 로우에서 각 메모리셀의 트랜지스터의 게이트에 접속된 다수의 워드 라인, 기준 전위와 하이 DC전압 사이의 중간에 제1선정된 전위를 발생하고, 제1전위를 다수의 메모리셀 각각의 제1전극에 공급하는 플레이트 전위부, 기준 전위에 대해 제2전위 보다 낮은 제2선정된 전위를 발생하고, 제2전위를 다수의 트랜지스터 각각의 반도체 영역에 공급하는 웰 전위부 및 다수의 비트 라인 쌍 각각의 비트 라인상의 전위를 사용하는 데이타를 감지하는 센스 증폭기부를 더 포함한다. 웰 전위부는 강유전체층으로부터 흐르는 누설 전류를 방지하는 방지부로서 기능한다.

Description

누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 실시예에 따른 비휘발성 강유전체 메모리 디바이스의 구조를 도시하는 블럭도.

Claims (10)

  1. 게이트 및 반도체 영역에 형성된 소스 및 드레인 영역을 갖고 있는 트랜지스터 및 제1 및 제2전극과 상기 제1 및 제2전극 사이에 삽입된 강유전체층을 갖고 있는 강유전체 캐패시터를 각각 포함하는 매트릭스 방식으로 제공된 다수의 메모리 셀을 포함하되; 상기 제2전극은 상기 트랜지스터의 상기 소스 및 드레인 영역중 한 영역에 접속되고, 다수의 비트 라인 쌍을 포함하되; 상기 각의 비트 라인 쌍 중 각 비트 라인이 상기 다수의 메모리 셀의 컬럼에서 각 메모리 셀의 상기 트랜지스터의 상기 소스 및 드레인 영역 중 다른 영역에 접속되며; 상기 다수의 메모리 셀의 로우에서 각 메모리 셀의 상기 트랜지스터의 상기 게이트에 각각 접속된 다수의 워드 라인; 기준 전위와 하이 DC전압 사이의 중간으로 선정된 플레이트 전위를 발생하고, 상기 플레이트 전위를 상기 다수의 메모리 셀 각각의 상기 제1전극에 공급하는 플레이트 전위 수단; 상기 다수의 비트라인 쌍 각각의 비트 라인의 전위를 사용하여 데이타를 감지하는 센스 증폭기 수단; 및 상기 강유전체층으로부터 누설 전류가 흐르는 것을 방지하는 방지 수단을 포함하는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  2. 제1항에 있어서, 상기 방지 수단은 상기 반도체 영역 전위가 반도체 영역에 의해 형성된 다이오드 및 상기 소스 및 드레인 영역 중 한 영역의 턴온 전압에 대응하는 전위보다 더 작도록 상기 반도체 영역 전위를 발생하여 발생된 전위를 상기 반도체 영역에 공급하는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  3. 제1항 또는 제2항에 있어서, 상기 방지 수단은 상기 각 워드 라인이 선택되지 않을 때, 상기 반도체 영역 전위가 상기 다수의 워드 라인 각각의 전위보다 더 높도록 상기 반도체 영역 전위를 발생하는 것을 특징으로하는 비휘발성 강유전체 메모리 디바이스.
  4. 제1항에 있어서, 상기 방지 수단은 기준 전위에 대해 상기 플레이트 전위보마 낮게 선정된 반도체 영역 전위를 발생하여, 상기 반도체 영역 전위를 상기 다수의 트랜지스터 각각의 반도체 영역에 공급하는 웰 전위 수단을 포함하는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  5. 제4항에 있어서, 상기 웰 진위 수단은 상기 플레이트 전위와 상기 반도체 영역 전위 사이의 전위 차가 상기 강유진체층의 항 전압보다 낮도록 상기 제2전위를 발생하는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 플레이트 전위 수단은(고전압-트랜지스터의 임계 전압)/2 내지 (고 전압)/2의 범위에서 상기 플레이트 전위를 발생하는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 및 제2전위는 각각 서정된 고정값을 갖고 있는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 다수의 워드 라인 각각의 전위는 상기 각 워드 라인이 선택되지 않을 때 상기 제2전위와 동일하거나 낮은 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스,
  9. 제1항에 있어서, 상기 제1 및 제2전압은 상기 DC전압이 인가되지 않을 때 서로 동일하고, 제1전압과 제2전위 사이의 전위 차가 항 전압보다 낮은 관계를 유지하는 것을 특징으로 하는 비휘발성 강유전체 메모리 디바이스.
  10. 게이트 및 반도체 영역내에 형성된 소스 및 드레인 영역을 갖고 있는 트랜지스터 및 제1 및 제2전극과 상기 제1과 제2전극 사이에 삽입된 강유전체층을 갖고 있는 강유전체 캐패시터를 각각 포함하고, 상기 제2전극이 상기 트랜지스터의 상기 소스 및 드레인 영역 중 한 영역에 접속되는 매트릭스 방식으로 제공된 다수의 메모리 셀을 포함하는 비휘발성 강유전체 메모리 디바이스에서, 메모리 셀로부티 소량의 누설 전류를 갖고 있는 메모리 디바이스를 동작하는 방법에 있어서, 상기 제1전위를 메모리 셀의 제2전극에 공급하도록 기준 전위와 하이 DC진위 사이의 중간으로 제1선정된 고정 전위를 발생하는 단계; 상기 제2전위를 트랜지스터의 반도체 영역에 공급하도록 기준 전위에 대해 상기 제1전위보다 더 낮은 제2선정된 고정 전위를 발생하는 단계; 및 메모리 셀이 선택될 때 메모리 셀에 접속된 비트 라인상의 전위를 사용하여 메모리 셀의 데이타를 감지하는 단계를 포함하는 것을 특징으로 하는 메모리 디바이스 동작 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950024913A 1994-08-12 1995-08-12 누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스 KR0172017B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19044894A JP2953316B2 (ja) 1994-08-12 1994-08-12 不揮発性強誘電体メモリ
JP94-190448 1994-08-12

Publications (2)

Publication Number Publication Date
KR960008831A true KR960008831A (ko) 1996-03-22
KR0172017B1 KR0172017B1 (ko) 1999-03-30

Family

ID=16258304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024913A KR0172017B1 (ko) 1994-08-12 1995-08-12 누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스

Country Status (4)

Country Link
US (1) US5615144A (ko)
JP (1) JP2953316B2 (ko)
KR (1) KR0172017B1 (ko)
TW (1) TW359817B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018304A (ko) * 1996-08-02 1998-06-05 로더리히 네테부쉬 집적 용량성 구조물의 제조 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798964A (en) * 1994-08-29 1998-08-25 Toshiba Corporation FRAM, FRAM card, and card system using the same
US5787044A (en) * 1995-10-23 1998-07-28 Micron Technology, Inc. Memory-cell array and a method for repairing the same
JP2937254B2 (ja) * 1996-04-25 1999-08-23 日本電気株式会社 強誘電体メモリの修復方法
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
JP2939973B2 (ja) * 1996-06-06 1999-08-25 日本電気株式会社 不揮発性半導体メモリ装置の駆動方法
JP3629099B2 (ja) * 1996-06-28 2005-03-16 株式会社東芝 半導体記憶装置
KR100224673B1 (ko) * 1996-12-13 1999-10-15 윤종용 불휘발성 강유전체 메모리장치 및 그의 구동방법
US6097624A (en) * 1997-09-17 2000-08-01 Samsung Electronics Co., Ltd. Methods of operating ferroelectric memory devices having reconfigurable bit lines
KR100297874B1 (ko) 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
KR100247934B1 (ko) 1997-10-07 2000-03-15 윤종용 강유전체 램 장치 및 그 제조방법
KR100275107B1 (ko) * 1997-12-30 2000-12-15 김영환 강유전체메모리장치및그구동방법
US6370057B1 (en) 1999-02-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor memory device having plate lines and precharge circuits
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
WO2000033316A1 (fr) * 1998-12-02 2000-06-08 Seiko Epson Corporation Procede de commande de memoire ferroelectrique remanente (feram) et dispositif de commande de cellule memoire
JP3604576B2 (ja) 1999-02-19 2004-12-22 シャープ株式会社 強誘電体メモリ装置
KR100296917B1 (ko) 1999-06-28 2001-07-12 박종섭 강유전체 메모리 소자의 기준 전압 발생 장치
JP2001076493A (ja) * 1999-09-03 2001-03-23 Nec Corp 強誘電体記憶装置
DE19948571A1 (de) 1999-10-08 2001-04-19 Infineon Technologies Ag Speicheranordnung
JP2002016232A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその駆動方法
JP2002016233A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその駆動方法
US6515889B1 (en) * 2000-08-31 2003-02-04 Micron Technology, Inc. Junction-isolated depletion mode ferroelectric memory
US6466473B2 (en) * 2001-03-30 2002-10-15 Intel Corporation Method and apparatus for increasing signal to sneak ratio in polarizable cross-point matrix memory arrays
JP3776857B2 (ja) * 2001-10-16 2006-05-17 株式会社東芝 半導体集積回路装置
US6661695B2 (en) 2002-05-01 2003-12-09 Ramtron International Corporation Capacitance sensing technique for ferroelectric random access memory arrays
KR100831799B1 (ko) * 2004-04-08 2008-05-28 가부시끼가이샤 르네사스 테크놀로지 반도체기억장치
WO2005098952A1 (ja) * 2004-04-08 2005-10-20 Renesas Technology Corp. 半導体記憶装置
US7209394B1 (en) * 2005-09-08 2007-04-24 Advanced Micro Devices, Inc. Memory structure for providing decreased leakage and bipolar current sensitivity
US10083973B1 (en) * 2017-08-09 2018-09-25 Micron Technology, Inc. Apparatuses and methods for reading memory cells
US10762944B2 (en) * 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US11081157B2 (en) * 2018-12-11 2021-08-03 Micron Technology, Inc. Leakage compensation for memory arrays
US11017831B2 (en) 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888630A (en) * 1988-03-21 1989-12-19 Texas Instruments Incorporated Floating-gate transistor with a non-linear intergate dielectric
JPH088339B2 (ja) * 1988-10-19 1996-01-29 株式会社東芝 半導体メモリ
JPH02110865A (ja) * 1988-10-19 1990-04-24 Mitsubishi Electric Corp ディジタル記録再生装置
US5303182A (en) * 1991-11-08 1994-04-12 Rohm Co., Ltd. Nonvolatile semiconductor memory utilizing a ferroelectric film
JP2930168B2 (ja) * 1992-10-09 1999-08-03 シャープ株式会社 強誘電体メモリ装置の駆動方法
JP3191549B2 (ja) * 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018304A (ko) * 1996-08-02 1998-06-05 로더리히 네테부쉬 집적 용량성 구조물의 제조 방법

Also Published As

Publication number Publication date
JPH0855484A (ja) 1996-02-27
JP2953316B2 (ja) 1999-09-27
US5615144A (en) 1997-03-25
KR0172017B1 (ko) 1999-03-30
TW359817B (en) 1999-06-01

Similar Documents

Publication Publication Date Title
KR960008831A (ko) 누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스
KR930024162A (ko) 반도체 기억 장치
KR960030240A (ko) 강유전체 램덤 액세스 메모리
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR970067772A (ko) 반도체 기억장치
KR880002181A (ko) 반도체 기억장치
KR950004286A (ko) 독출전용 기억장치
KR960032736A (ko) 반도체 메모리
KR960025784A (ko) 반도체 메모리
KR950004284A (ko) 반도체 집적회로
KR950006850A (ko) 선택기 회로
KR920018954A (ko) 반도체 메모리 장치
KR980006291A (ko) 강유전체 메모리
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
KR970017596A (ko) 임계값전압의 영향을 받지 않고 안정하게 중간 전위를 발생할 수 있는 전압발생회로
KR970003262A (ko) 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
KR940026952A (ko) 반도체 메모리 장치
KR930005017A (ko) 반도체 dram 장치
KR930022561A (ko) 반도체 기억장치
KR920013654A (ko) 반도체 장치
KR950014250B1 (ko) 다이내믹형 메모리 셀 및 다이내믹형 메모리
KR950012472A (ko) 비휘발성 반도체 메모리 장치
KR940018975A (ko) 반도체 메모리
KR950034269A (ko) 비휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee