KR970003262A - 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 - Google Patents

스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 Download PDF

Info

Publication number
KR970003262A
KR970003262A KR1019950047558A KR19950047558A KR970003262A KR 970003262 A KR970003262 A KR 970003262A KR 1019950047558 A KR1019950047558 A KR 1019950047558A KR 19950047558 A KR19950047558 A KR 19950047558A KR 970003262 A KR970003262 A KR 970003262A
Authority
KR
South Korea
Prior art keywords
bulk
memory device
semiconductor memory
mos transistor
ground power
Prior art date
Application number
KR1019950047558A
Other languages
English (en)
Other versions
KR0172422B1 (ko
Inventor
최병순
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950047558A priority Critical patent/KR0172422B1/ko
Priority to IT96MI001304A priority patent/IT1285211B1/it
Priority to DE19625660A priority patent/DE19625660C2/de
Priority to US08/672,663 priority patent/US5748531A/en
Priority to JP17114396A priority patent/JP3101570B2/ja
Publication of KR970003262A publication Critical patent/KR970003262A/ko
Application granted granted Critical
Publication of KR0172422B1 publication Critical patent/KR0172422B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
공통소오스라인 제어회로를 가지는 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
공통소오스라인 제어회로내에서 발생되는 스냅백 브레이크다운을 방지할 수 있는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지
반도체 기판표면내의 웰영역인 벌크와 접지전원사이에 접속되어 소거 전압 보호시 소거전압과 전원전압을 각기 인가받아트랜지스터에서 발생되는 스냅백 브레이크다운을 방지하기 위한 제1수단과, 상기 벌크와 접지전원사이에 상기 제1수단과병렬로 접속되어 소거전압 보호시 그라운드레벨의 전압과 전원전압을 각기 인가받아 데이타의 저장 및 독출하기위한 메모리 셀의 센싱 마진이 작아지는 것을 방지하기 위한 제2수단을 구비한다.
4. 발명의 중요한 용도
공통소오스라인 제어회로에 적합하게 사용된다.

Description

스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도는 본 발명에 따른 공통 소오스 라인 제어 회로도, 제4B도는 제4A도의 등가회로도.

Claims (7)

  1. 그라운드 레벨을 유지하는 공통 소오스 라인을 제어하기 위한 공통 소오스 라인 제어회로를 구비하는 반도체 메모리 장치에 있어서: 반도체 기판표면내의 웰영역인 벌크와 접지전원사이에 접속되어 소거 전압 보호시 소거전압과전원전압을 각기 인가받아 트랜지스터에서 발생되는 스냅백 브레이크다운을 방지하기 위한 제1수단과, 상기 벌크와 접지전원사이에 상기 제1수단과 병렬로 접속되어 소거전압 보호시 그라운드레벨의 전압과 전원전압을 각기 인가받아 데이타의저장 및 독출하기 위한 메모리 셀의 센싱 마진이 작아지는 것을 방지하기 위하나 제2수단을 구비하는 공통 소오스 라인제어회로를 구비함을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1수단은 상기 벌크와 접지전원사이에 제1공핍형 엔채널 모오스 트랜지스터와 저항과 제1엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 제2수단은 상기 벌크와 접지전원사이에 제2공핍형 엔채널 모오스 트랜지스터와 제2엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 제1수단은 상기 벌크와 접지전원사이에 저항과 제1공핍형 엔채널 모오스 트랜지스터와 제1엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제2수단은 상기 벌크와 접지전원사이에 제2공핍형 엔채널 모오스 트랜지스터와 제2엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 제1수단은 상기 벌크와 접지전원사이에 제1저항과 제1공핍형 엔채널 모오스 트랜지스터와 제2저항과 제1엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 제2수단은 상기 벌크와 접지전원사이에 제2공핍형 엔채널 모오스 트랜지스터와 제2엔모오스 트랜지스터가 직렬로 접속됨을 특징으로 하는 불휘발성 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047558A 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로 KR0172422B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950047558A KR0172422B1 (ko) 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
IT96MI001304A IT1285211B1 (it) 1995-06-30 1996-06-26 Circuito di controllo di linea di sorgente comune in grado di impedire rottura improvvisa
DE19625660A DE19625660C2 (de) 1995-06-30 1996-06-26 Halbleiterspeicherbaustein
US08/672,663 US5748531A (en) 1995-06-30 1996-06-28 Common source line control circuit for preventing snap back breakdown
JP17114396A JP3101570B2 (ja) 1995-06-30 1996-07-01 半導体メモリ装置の共通ソースライン制御回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR95-18962 1995-06-30
KR19950018962 1995-06-30
KR1019950047558A KR0172422B1 (ko) 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로

Publications (2)

Publication Number Publication Date
KR970003262A true KR970003262A (ko) 1997-01-28
KR0172422B1 KR0172422B1 (ko) 1999-03-30

Family

ID=26631123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047558A KR0172422B1 (ko) 1995-06-30 1995-12-07 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로

Country Status (5)

Country Link
US (1) US5748531A (ko)
JP (1) JP3101570B2 (ko)
KR (1) KR0172422B1 (ko)
DE (1) DE19625660C2 (ko)
IT (1) IT1285211B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059932A (ko) * 2014-11-19 2016-05-27 윈본드 일렉트로닉스 코포레이션 비휘발성 반도체 메모리 장치
KR20200058012A (ko) 2018-11-19 2020-05-27 (주)휴엔텍 제스처를 이용한 avn 컨트롤 시스템

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501916B2 (ja) * 1997-02-28 2004-03-02 シャープ株式会社 半導体記憶装置およびその一括消去ベリファイ方法
WO1999065036A1 (en) * 1998-06-12 1999-12-16 Macronix International Co., Ltd. Channel fn program/erase recovery scheme
US6219279B1 (en) 1999-10-29 2001-04-17 Zilog, Inc. Non-volatile memory program driver and read reference circuits
EP1349214A1 (en) * 2002-03-26 2003-10-01 eMemory Technology Inc. Nonvolatile semiconductor memory
JP4049641B2 (ja) * 2002-09-06 2008-02-20 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7071763B2 (en) * 2002-12-27 2006-07-04 Emosyn America, Inc. Transistor circuits for switching high voltages and currents without causing snapback or breakdown
JP4693375B2 (ja) * 2004-08-02 2011-06-01 株式会社東芝 半導体記憶装置
KR100572331B1 (ko) * 2004-10-25 2006-04-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 위한 프로그램 방법
KR100632637B1 (ko) * 2004-11-11 2006-10-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 소거 검증방법 및 그 낸드플래시 메모리 소자
KR100688545B1 (ko) * 2005-05-04 2007-03-02 삼성전자주식회사 메모리 장치의 소거 전압 디스차지 방법
KR100609615B1 (ko) 2005-06-14 2006-08-08 삼성전자주식회사 연결노드의 커플링 전압상승을 완화하는 불휘발성 반도체메모리 장치의 레이아웃
KR100855585B1 (ko) * 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US7518921B2 (en) * 2007-03-20 2009-04-14 Kabushiki Kaish Toshiba Semiconductor memory device which includes memory cell having charge accumulation layer and control gate
KR100875295B1 (ko) * 2007-03-30 2008-12-23 삼성전자주식회사 향상된 성능을 갖는 플래시 메모리 장치
KR100889780B1 (ko) * 2007-04-24 2009-03-20 삼성전자주식회사 패스 전압 윈도우를 향상시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
US7978518B2 (en) * 2007-12-21 2011-07-12 Mosaid Technologies Incorporated Hierarchical common source line structure in NAND flash memory
US9013938B1 (en) 2011-12-02 2015-04-21 Cypress Semiconductor Corporation Systems and methods for discharging load capacitance circuits

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025837B2 (ja) * 1978-09-14 1985-06-20 株式会社東芝 半導体記憶装置
US4653026A (en) * 1981-08-12 1987-03-24 Hitachi, Ltd. Nonvolatile memory device or a single crystal silicon film
US5010520A (en) * 1987-07-29 1991-04-23 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with stabilized data write characteristic
US5182725A (en) * 1987-11-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device with reduced variation in source potential of floating gate type memory transistor and operating method therefor
US5126808A (en) * 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
US5220528A (en) * 1990-11-19 1993-06-15 Intel Corporation Compensation circuit for leakage in flash EPROM
US5185718A (en) * 1991-02-19 1993-02-09 Catalyst Semiconductor Corporation Memory array architecture for flash memory
FR2688333B1 (fr) * 1992-03-06 1994-04-29 Sgc Thomson Microelectronics S Dispositif et procede d'effacement par secteurs d'une memoire flash eprom.
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5477499A (en) * 1993-10-13 1995-12-19 Advanced Micro Devices, Inc. Memory architecture for a three volt flash EEPROM
US5491657A (en) * 1995-02-24 1996-02-13 Advanced Micro Devices, Inc. Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells
US5546340A (en) * 1995-06-13 1996-08-13 Advanced Micro Devices, Inc. Non-volatile memory array with over-erase correction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059932A (ko) * 2014-11-19 2016-05-27 윈본드 일렉트로닉스 코포레이션 비휘발성 반도체 메모리 장치
KR20200058012A (ko) 2018-11-19 2020-05-27 (주)휴엔텍 제스처를 이용한 avn 컨트롤 시스템

Also Published As

Publication number Publication date
ITMI961304A0 (ko) 1996-06-26
ITMI961304A1 (it) 1997-12-26
JPH09102197A (ja) 1997-04-15
US5748531A (en) 1998-05-05
DE19625660A1 (de) 1997-01-02
KR0172422B1 (ko) 1999-03-30
DE19625660C2 (de) 2002-06-20
IT1285211B1 (it) 1998-06-03
JP3101570B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
KR970003262A (ko) 스냅백 브레이크다운 현상을 제거한 공통 소오스 라인 제어회로
KR940027179A (ko) 불휘발성 반도체 기억장치
EP0923135B1 (en) Ferroelectric memory device
KR960008831A (ko) 누설 방지 기능을 갖고 있는 비휘발성 강유전체 메모리 디바이스
KR950001775A (ko) 불휘발성 반도체 메모리장치
DE69333557D1 (de) Halbleiterspeicheranordnung
KR930022372A (ko) 반도체 기억장치
KR950021713A (ko) 반도체 집적회로장치
KR910019060A (ko) 불휘발성 반도체 기억장치
KR960042757A (ko) 불휘발성 반도체 메모리의 데이터 독출 회로
KR880009380A (ko) 불휘발성 반도체메모리
KR970076847A (ko) 소거 동작시 간단한 구조의 플래시 메모리 셀에 소거 가능 전압을 공급할 수 있는 비휘발성 반도체 기억 장치
KR970008166A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터 시스템
JPS6118840B2 (ko)
KR950704790A (ko) 플래시 메모리 장치, 및 이의 제조 및 사용방법(flash memory system, and methods of constructing and utilizing same)
KR910005312A (ko) 자외선 소거형 비휘발성 메모리 장치
US5956270A (en) Flash memory and microcomputer
KR100368317B1 (ko) 플래쉬 메모리 소자의 코드저장 셀
KR937000950A (ko) 비 휘발성 반도체 메모리 셀 필드가 있는 반도체 메모리
TW449751B (en) Non-volatile semiconductor memory device
KR910003815A (ko) 불휘발성 반도체 메모리장치
KR970017668A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터시스템
KR930017034A (ko) 비휘발성메모리 장치의 고전압 방전 회로
KR960042758A (ko) 낸드형 플래쉬 메모리의 리드전압 인가 방법
BR9708365A (pt) Dispositivo de memória de semicondutor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee