KR880009380A - 불휘발성 반도체메모리 - Google Patents

불휘발성 반도체메모리 Download PDF

Info

Publication number
KR880009380A
KR880009380A KR1019880000843A KR880000843A KR880009380A KR 880009380 A KR880009380 A KR 880009380A KR 1019880000843 A KR1019880000843 A KR 1019880000843A KR 880000843 A KR880000843 A KR 880000843A KR 880009380 A KR880009380 A KR 880009380A
Authority
KR
South Korea
Prior art keywords
voltage
gate electrode
semiconductor memory
data
diffusion layer
Prior art date
Application number
KR1019880000843A
Other languages
English (en)
Other versions
KR910000918B1 (ko
Inventor
타다시 마루야마
유키오 와다
도모히사 시게마츠
야소지 스즈키
마고토 요시자와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이콤 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이콤 엔지니어링 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR880009380A publication Critical patent/KR880009380A/ko
Application granted granted Critical
Publication of KR910000918B1 publication Critical patent/KR910000918B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 불휘발성 반도체메모리로 사용되는 메모리셀의 소자구성을 도시해 놓은 단면도.
제2도는 제1도에 도시된 소자의 등가회로도.
제3도는 제1도에 도시된 셀의 각 동작모드에서의 전압을 정리해서 도시해 놓은 도면.

Claims (19)

  1. 제1도 전형의 반도체기판(10) ; 상기 기판내에 설치된 제2도 전형의 제1확산층(11)과, 제2확산층(12), 제3확산층(13), 제4확산층(14) ; 상기 제1, 제2확산층(11)(12)의 상호간에 설치된 제1챈널영역(15) ; 상기 제2, 제3확산층(12)(13)의 상호간에 설치된 제2챈널영역(18) ; 상기 제3, 제4확산층(13)(14)의 상호간에 설치된 상기 제3챈널영역(24) ; 상기 제1챈널영역(15)위에 설치된 제1게이트전극(17)상기 제2챈널영역(18)위에 설치되어서 일부가 얇은 절연막을 통해 상기 제3확산층(13)위에 포개진 플로우팅게이트전극(20), 상기 플로우팅게이트전극(20)위에 설치된 제어게이트전극(23), 상기 제3챈널영역(24)위에 설치된 제2게이트전극(26), 데이터소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제4확산층(14)에 공급해주는 기록선(WL), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제2게이트전극(26)에 공급해주는 기록게이트선(WG), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 게이트전극(23)에 공급해주는 제어게이트선(CG), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제1게이트전극(17)에 공급해주는 독출게이트선(RG), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제1확산층(11)에 공급해주는 독출선(RL)등을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체메모리.
  2. 제1항에 있어서, 상기 기록선(WL)이 데이터의 기록시에는 제1의 전압을, 소거시 및 독출시에는 제1의 전압보다 낮은 제2의 전압을 각각 상기 제4확산층(14)에 공급해주고 ; 기록게이트선(WG)은 데이터의 소거시 및 기록시에 제1의 전압을, 데이터의 독출시에는 제1의 전압보다 낮으면서 상기 제2의 전압보다는 높은 제3의 전압을 상기 제2게이트전극(26)에 공급해주며 ; 제어게이트선(CG)은 데이터의 소거시에는 제1의 전압을, 데이터의 기록시 및 독출시에는 제2의 전압을 상기 제어게이트전극(23)에 공급해주고 ; 독출게이트선(RG)은 데이터의 소거시 및 기록시에 제2의 전압을 데이터의 독출시에는 제3의 전압을 상기 제1게이트전극(17)에 공급해주며 ;독출선(RL)은 데이터의 독출시에 제3의 전압을 상기 제1확산층(11)에 공급해주도록 구성된 것을 특징으로 하는 불휘발성 반도체메모리.
  3. 제2항에 있어서, 상기 독출선(RL)이 부하회로(34)를 통해서 전원에 접속되어 있고, 이 독출선(RL)의 신호가 감지증폭회로(35)에 공급되는 것을 특징으로 하는 불휘발성 반도체메모리.
  4. 제3항에 있어서, 상기 부하회로가 항상 도통되도록 된 MOS 트랜지스터(36)로 구성된 것을 특징으로 하는 불휘발성 반도체메모리.
  5. 제3항에 있어서, 상기 부하회로가 클럭신호(ø)에 의해서 일시적으로 도통상태로 제어되도록 된 MOS 트랜지스터(36)로 구성된 것을 특징으로 하는 불휘발성 반도체메모리.
  6. 제5항에 있어서, 상기 독출게이트선(RL)의 전압을 상기 클럭신호(ø)에 동기시키므로서 상기 제1게이트전극(17)으로 공급되는 것을 제어해주도록 된 것을 특징으로 하는 불휘발성 반도체메모리.
  7. 제3항에 있어서, 상기 감지증폭회로가 인버터회로(35)인 것을 특징으로 하는 불휘발성 반도체메모리.
  8. 제1항에 있어서, 상기 기록게이트선과 독출게이트선이 서로 접속되어 있는 것을 특징으로 하는 불휘발성 반도체메모리.
  9. 제1항에 있어서, 상기 제어게이트선과 독출게이트선이 서로 접속되어 있는 것을 특징으로 하는 불휘발성 반도체메모리.
  10. 제1도 전형의 반도체기판(10)과 ; 상기 기판(10)내에 설치된 제2도 전형의 제1확산층(11), 제2확산층(13), 제3확산층(14) ; 상기 제1, 제2확산층(11)(13)의 상호간에 직렬로 설치된 제1챈널영역(15) 및 제2챈널영역(18) ; 상기 제2, 제3확산층(13)(14)의 상호간에 설치된 제3챈널영역(24) ; 상기 제1챈널영역(15)위에 설치된 제1게이트전극(17), 상기 제2챈널영역(18)위에 설치되어서 일부가 얇은 절연막을 통해 상기 제2확산층(13)위에 포개진 플로우팅게이트전극(20), 상기 플로우팅게이트전극(20)위에 설치된 제어게이트전극(23), 상기 제3챈널영역(24)위에 설치된 제2게이트전극(26), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제3확산층(14)에 공급해주는 기록선(WL), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제2게이트전극(26)에 공급해주는 기록게이트선(WG), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제어게이트전극(23)에 공급해 주는 제어게이트선(CG), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제1게이트전극(17)에 공급해주는 독출게이트선(RG), 데이터의 소거시와 기록시 및 독출시에 각각 소정의 전압을 상기 제1확산층(11)에 공급해주는 독출선(RL)등을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체메모리.
  11. 제10항에 있어서, 상기 기록선(WL)이 데이터의 기록시에는 제1의 전압을, 소거시 및 독출시에는 제1의 전압보다 낮은 제2의 전압을 각각 상기 제3확산층(14)에 공급해주고 ; 기록케이트선(WG)은 데이터의 소거시 및 기록시에는 제1의 전압을, 데이터의 독출시에는 제1의 전압1보다 낮고 상기 제2의 전압보다는 높은 제3의 전압을 상기 제2게이트전극(26)에 공급해주며 ; 제어게이트선(CG)은 데이터의 소거시에는 제1의 전압을, 데이터의 기록시 및 독출시에는 제2의 전압을 상기 제어게이트전극(23)에 공급해주고 ; 독출게이트선(RG)은 데이터의 소거시 및 기록시에는 제2의 전압을, 데어터의 독출시에는 제3의 전압을 상기 제1게이트전극(17)에 공급해주며, 독출선(RL)은 데이터의 독출시에 제3전압을 상기 제1확산층(11)에 공급해주도록 구성되는 것을 특징으로 하는 불휘발성 반도체 메모리.
  12. 제10항에 있어서, 상기 독출선(RL)이 부하회로(34)를 통해서 전원에 접속되어 있으며, 이 독출선(RL)의 신호가 감지증폭회로(34)에 공급되는 것을 특징으로 하는 불휘발성 반도체메모리.
  13. 제12항에 있어서, 상기 부하회로가 항상 도통되도록 된 MOS 트랜지스터로 구성되어 있는 것을 특징으로 하는 불휘발성 반도체메모리.
  14. 제12항에 있어서, 상기 부하회로가 클럭신호에 의해 일시적으로 도통상태로 제어되도록 된 MOS 트랜지스터로 구성된 것을 특징으로 하는 불휘발성 반도체메모리.
  15. 제14항에 있어서, 상기 독출게이트선(RG)의 전압을 상기 클럭신호에 동기시키므로써 상기 제1게이트전극(17)으로 공급되는 것을 제어해주도록 된 것을 특징으로 하는 불휘발성 반도체메모리.
  16. 제12항에 있어서, 상기 감지증폭회로(34)가 인버터회로인 것을 특징으로 하는 불휘발성 반도체메모리.
  17. 제10항에 있어서, 상기 기록게이트선(WG)과 독출게이트선(RG)이 서로 접속되어 있는 것을 특징으로 하는 불휘발성 반도체메모리.
  18. 제10항에 있어서, 상기 제어게이트선(CG)과 독출게이트선(RG)이 서로 접속되어 있는 것을 특징으로 하는 불휘발성 반도체메모리.
  19. 제10항에 있어서, 상기 제1게이트전극(17)과 제어게이트전극(23)이 서로 접속되어 있는 것을 특징으로 하는 불휘발성 반도체메모리.
    ※ 참고사항 ; 최초출원 내용에 의하여 공개하는 것임.
KR1019880000843A 1987-01-31 1988-01-30 불휘발성 반도체메모리 KR910000918B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2108887A JPH0777078B2 (ja) 1987-01-31 1987-01-31 不揮発性半導体メモリ
JP62-21088 1987-01-31

Publications (2)

Publication Number Publication Date
KR880009380A true KR880009380A (ko) 1988-09-15
KR910000918B1 KR910000918B1 (ko) 1991-02-18

Family

ID=12045117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000843A KR910000918B1 (ko) 1987-01-31 1988-01-30 불휘발성 반도체메모리

Country Status (5)

Country Link
US (1) US4870615A (ko)
EP (2) EP0284724B1 (ko)
JP (1) JPH0777078B2 (ko)
KR (1) KR910000918B1 (ko)
DE (2) DE3875767T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645585B2 (ja) * 1989-03-10 1997-08-25 工業技術院長 半導体不揮発性メモリ及びその書き込み方法
JPS63252481A (ja) * 1987-04-09 1988-10-19 Toshiba Corp 不揮発性半導体メモリ
US5051796A (en) * 1988-11-10 1991-09-24 Texas Instruments Incorporated Cross-point contact-free array with a high-density floating-gate structure
US5238855A (en) * 1988-11-10 1993-08-24 Texas Instruments Incorporated Cross-point contact-free array with a high-density floating-gate structure
JPH0738274B2 (ja) * 1988-12-22 1995-04-26 株式会社東芝 不揮発性半導体メモリシステム
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH02260298A (ja) * 1989-03-31 1990-10-23 Oki Electric Ind Co Ltd 不揮発性多値メモリ装置
US5065362A (en) * 1989-06-02 1991-11-12 Simtek Corporation Non-volatile ram with integrated compact static ram load configuration
US5283758A (en) * 1989-06-13 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device
US5170373A (en) * 1989-10-31 1992-12-08 Sgs-Thomson Microelectronics, Inc. Three transistor eeprom cell
US5355007A (en) * 1990-11-23 1994-10-11 Texas Instruments Incorporated Devices for non-volatile memory, systems and methods
US5331590A (en) * 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
KR930011000A (ko) * 1991-11-29 1993-06-23 김광호 이이피롬 장치
JP3293893B2 (ja) * 1991-12-09 2002-06-17 株式会社東芝 半導体不揮発性記憶装置の製造方法
US5793081A (en) * 1994-03-25 1998-08-11 Nippon Steel Corporation Nonvolatile semiconductor storage device and method of manufacturing
US5471422A (en) * 1994-04-11 1995-11-28 Motorola, Inc. EEPROM cell with isolation transistor and methods for making and operating the same
WO1995030226A1 (en) * 1994-04-29 1995-11-09 Atmel Corporation High-speed, non-volatile electrically programmable and erasable cell and method
US5550072A (en) * 1994-08-30 1996-08-27 National Semiconductor Corporation Method of fabrication of integrated circuit chip containing EEPROM and capacitor
JP3457106B2 (ja) * 1995-10-13 2003-10-14 ローム株式会社 スイッチング用半導体素子、プログラム可能な機能装置およびプログラム可能な機能装置の動作方法
US6201732B1 (en) 1997-01-02 2001-03-13 John M. Caywood Low voltage single CMOS electrically erasable read-only memory
US5986931A (en) * 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
US6420753B1 (en) 1997-06-30 2002-07-16 Winbond Memory Laboratory Electrically selectable and alterable memory cells
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JP3344331B2 (ja) * 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US7881118B2 (en) * 2007-05-25 2011-02-01 Cypress Semiconductor Corporation Sense transistor protection for memory programming
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
IT1397228B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria con singolo transistore di selezione
IT1397227B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria con programmazione e cancellazione basata su effetto fowler-nordheim
IT1397229B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria ftp programmabile e cancellabile a livello di cella

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123799A (en) * 1977-09-19 1978-10-31 Motorola, Inc. High speed IFGET sense amplifier/latch
US4181980A (en) * 1978-05-15 1980-01-01 Electronic Arrays, Inc. Acquisition and storage of analog signals
US4258378A (en) * 1978-05-26 1981-03-24 Texas Instruments Incorporated Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
JPS6046554B2 (ja) * 1978-12-14 1985-10-16 株式会社東芝 半導体記憶素子及び記憶回路
US4256970A (en) * 1979-06-25 1981-03-17 Eugene Pascucci Apparatus for the exploitation of underwater currents for the production of electrical energy
JPS5833638B2 (ja) * 1979-09-21 1983-07-21 株式会社日立製作所 メモリ装置
JPS5713677U (ko) * 1980-06-24 1982-01-23
DE3176713D1 (en) * 1980-11-26 1988-05-26 Fujitsu Ltd Nonvolatile memory
JPS5834628A (ja) * 1981-08-24 1983-03-01 Hitachi Ltd Ｍｏｓインバ−タ回路
US4479203A (en) * 1981-11-16 1984-10-23 Motorola, Inc. Electrically erasable programmable read only memory cell
US4558344A (en) * 1982-01-29 1985-12-10 Seeq Technology, Inc. Electrically-programmable and electrically-erasable MOS memory device
JPS58161198A (ja) * 1982-03-19 1983-09-24 Ricoh Co Ltd 半導体メモリ
NL8300497A (nl) * 1983-02-10 1984-09-03 Philips Nv Halfgeleiderinrichting met niet-vluchtige geheugentransistors.
JPS6031267A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体記憶装置
JPS60182174A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
EP0183235B1 (en) * 1984-11-26 1993-10-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JPH0746515B2 (ja) * 1984-12-28 1995-05-17 日本電気株式会社 デコ−ダ回路
JPH0783064B2 (ja) * 1985-01-18 1995-09-06 株式会社日立製作所 半導体記憶装置
US4599706A (en) * 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4752912A (en) * 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
JPS62266793A (ja) * 1986-05-13 1987-11-19 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JPS63188897A (ja) 1988-08-04
DE3851444D1 (de) 1994-10-13
JPH0777078B2 (ja) 1995-08-16
EP0284724A3 (en) 1989-03-08
EP0284724A2 (en) 1988-10-05
DE3851444T2 (de) 1995-01-19
EP0440265A2 (en) 1991-08-07
DE3875767T2 (de) 1993-03-25
US4870615A (en) 1989-09-26
EP0440265A3 (en) 1991-08-21
EP0284724B1 (en) 1992-11-11
KR910000918B1 (ko) 1991-02-18
EP0440265B1 (en) 1994-09-07
DE3875767D1 (de) 1992-12-17

Similar Documents

Publication Publication Date Title
KR880009380A (ko) 불휘발성 반도체메모리
US4725983A (en) Nonvolatile semiconductor memory device
US5412596A (en) Semiconductor storage device with a ferroelectric transistor storage cell
US6144579A (en) Ferroelectric memory device
KR880009379A (ko) 불휘발성 반도체메모리
KR950002049A (ko) 반도체 기억장치
KR880002181A (ko) 반도체 기억장치
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
KR880005621A (ko) 불휘발성 반도체 기억장치
KR900003885A (ko) 불휘발성 반도체메모리
KR980006291A (ko) 강유전체 메모리
US4760556A (en) Nonvolatile semiconductor memory device
KR930020698A (ko) 라이트 및 리드용 트랜지스터를 갖는 반도체 메모리 및 그의 제조방법과 그의 사용방법
KR870009396A (ko) 불휘발성 반도체 기억장치
KR900015163A (ko) 불휘발성 반도체 메모리
US4803662A (en) EEPROM cell
KR890008846A (ko) 불휘발성 다이나믹반도체기억장치
JPS6322626B2 (ko)
JPS5953637B2 (ja) 記憶回路
US6480420B2 (en) Semiconductor memory device having source areas of memory cells supplied with a common voltage
JPH03230397A (ja) 不揮発生メモリ装置
JPH03101168A (ja) 半導体不揮発性メモリ
TW457714B (en) Nonvolatile SRAM
JPS59162694A (ja) 半導体メモリ
KR960039364A (ko) 병렬형 불휘발성 반도체기억장치 및 그 장치의 사용방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee