KR890008846A - 불휘발성 다이나믹반도체기억장치 - Google Patents

불휘발성 다이나믹반도체기억장치 Download PDF

Info

Publication number
KR890008846A
KR890008846A KR1019880015188A KR880015188A KR890008846A KR 890008846 A KR890008846 A KR 890008846A KR 1019880015188 A KR1019880015188 A KR 1019880015188A KR 880015188 A KR880015188 A KR 880015188A KR 890008846 A KR890008846 A KR 890008846A
Authority
KR
South Korea
Prior art keywords
bit line
transistor
data
circuit means
high level
Prior art date
Application number
KR1019880015188A
Other languages
English (en)
Other versions
KR910007406B1 (ko
Inventor
마사키 모모도미
고이치 도이타
야스오 이토
요시히사 이와타
후지오 마스오카
마시히코 치바
테츠오 엔도
리이치로 시로타
료헤이 기리사와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890008846A publication Critical patent/KR890008846A/ko
Application granted granted Critical
Publication of KR910007406B1 publication Critical patent/KR910007406B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음

Description

불휘발성 다이나믹반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 불휘발성 반도체기억장치로서 작용되는 EEPROM의 주요회로구성부를 나타낸 도면.
제2도는 제1도에 도시된 EEPROM에 제공되면서 선택트랜지스터와 함께 NAND 셀구조를 이루는 직렬접속의 메모리셀트랜지스터가 포함되어 구성된 NAND 셀블럭의 평면도.
제7도는 본 발명의 제2실시예에 따른 EEPROM의 주요회로 구성부를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 접속구멍
14 : 알루미늄배선 16 : 절연층
18 : 제1다결정실리콘층(부유게이트) 20 : 열산화절연층
22 : 제2다결정실리콘층(제어게이트) 24 : 열산화절연층
30, 32, 34, 36, 38, 40, 42 : N+형 확산층
50(50-1,…,50-m,50-i) : 중간전압발생회로
52(52-1,…,52-m,52-i) : 제어회로 54 : 감지회로
56 : 데이터판별회로 58 : 기록제어회로
60 : 감지증폭기 80 : 알루미늄층
82 : 기판 86(86i) : 중간전압공급회로

Claims (17)

  1. (a) 반도체기판과, (b) 이 반도체기판상에 형성된 병렬의 비트선, (C) 이 비트선에 접속되면서 각기 캐리어축적층과 제어게이트를 갖춘 메모리셀트랜지스터의 직렬어레이로 이루어진 NAND 셀블럭으로 구성되어 데이터의 재기록이 가능한 메모리셀, (d) 상기 반도체기판상에 형성되면서 상기 메모리셀트랜지스터의 제어게이트에 접속된 병렬의 워드선(WL), (e) 데이터의 기록모드시 선택된 메모리셀에 데이터를 기록해 주기 위해 NAND 셀블럭에서의 상기 선택메모리셀트랜지스터에 접속된 워드선에 로우레벨전압을 인가해 주면서, 상기 NAND 셀블럭과 그 NAND 셀블럭에 결합된 특정 비트선사이의 접속마디와 상기 선택된 워드선사이에 위치되는 워드선 또는 복수의 워드선에 하이레벨전압을 인가해 줌과 더불어, 상기 특정 비트선에는 기록되는 데이터에 대응되는 전압을 인가해 줌으로써 상기 선택된 메모리셀트랜지스터를 도통상태로 해서 그 선택된 메모리셀에서의 터널링에 의해 데이터를 기록해 주는 제어회로수단을 구비하여 구성된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  2. 제1항에 있어서, 기록되는 데이터가 0데이터인 경우 상기 제어회로수단이 상기 특정 비트선에도 중간전압(Vm)을 인가해 주도록 된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  3. 제1항에 있어서, 상기 제어회로 수단은 상기 비트선에 접속되면서 데이터기록모드시 중간전압(Vm)을 발생시키는 제1회로수단(50,86)과 상기 비트선에 접속되면서 데이터기록모드시 하이레벨전압을 발생시켜 기록되는 데이터가 논리 "1" 데이터인 경우 상기 특정 비트선의 선택에 응답해서 그 특정 비트선에만 하이레벨전압을 인가해 주는 제2회로수단(52)으로 구성된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  4. 제3항에 있어서, 상기 제2회로수단(52)은 상기 비트선에 각각 제공되는 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  5. 제3항에 있어서, 상기 비트선이 소정수의 비트선으로 이루어진 다수의 비트선그룹으로 분할되고, 상기 제2회로수단(52)이 상기 비트선그룹에 각각 제공되는 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  6. 제5항에 있어서, 상기 소정수의 비트선과 상기 제2회로수단(52) 사이에는 스위칭트랜지스터수단(Q10∼Q13)이 접속되어, 각 비트선그룹에서 1개의 비트선이 선택되는 경우 상기 제2회로수단(52)을 상기 선택된 비트선에만 전기적으로 접속시켜 주면서 잔여의 비트선을 상기 제2회로수단(52)으로부터 전기적으로 분리시키도록 된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  7. 제1항에 있어서, 상기 각 NAND 셀블럭에는 대응되는 비트선에 접속된 선택 트랜지스터가 포함되어 구성되고, 상기 메모리셀트랜지스터의 직렬어레이가 상기 선택트랜지스터의 일단마디에 접속되며, 상기 제어회로수단은 상기 선택된 메모리셀이 포함된 상기 NAND 셀블럭의 선택트랜지스터를 도통시켜 상기 NAND 셀블럭을 상기 특정 비트선에 접속시키도록 된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  8. 제1항에 있어서, 상기 캐리어축적층이 부유게이트로서 기능하고, 이 부유게이트와 기판사이의 결합용량이 상기 부유게이트와 제어게이트사이의 결합용량보다 작게 설정된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  9. 제1항에 있어서, 상기 제어회로수단은 데이터소거모드시 상기 특정의 NAND 셀블럭에 포함된 모든 메모리셀의 제어게이트에 접속된 워드선에다 하이레벨전압에 상당하는 충분히 높은 전압을 인가해 줌으로써 상기 메모리셀을 일괄적으로 소거시키도록 된 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  10. 제1항에 있어서, 하이레벨전압이 VPP로 표시되는 경우 중간전압(Vm)은,
    로 표시되는 식을 만족시키도록 선정되는 것을 특징으로 하는 불휘발성 다이나믹반도체기억장치.
  11. (a) 반도체기판과, (b) 이 반도체기판상에 형성된 병렬의 비트선, (c) 이 비트선과 교차되게 상기 반도체기판상에 형성되는 병렬의 워드선, (d) 상기 비트선과 워드선의 마디에 접속되어 메모리셀로서 기능하면서, 대응되는 워드선에 접속된 제어게이트층과 캐리어축적층으로서 기능하는 부유게이트층을 갖추고 NAND 셀구조를 이루는 셀트랜지스터의 직렬어레이로 구성되는 2중 게이트형 전계효과 트랜지스터 및, (e) 상기 비트선과 상기 워드선에 접속되고, 데이터기록모드시 상기 셀어레이에 구성된 메모리셀에서 특정의 셀이 선택된 경우 상기 셀어레이에서 선택된 셀에 접속된 워드선에다 로우레벨전압을 인가해 주면서, 상기 셀블럭과 이 셀블럭에 결합된 선택 비트선사이의 접속마디와 상기 선택워드선사이에 위치되는 워드선 또는 복수의 워드선에 하이레벨을 인가해 줌과 더불어, 상기 선택된 비트선에는 기록되는 논리데이터에 따라 하이레벨전압 또는 이 하이레벨과 로우레벨사이의 중간전압중 어느 하나의 전압을 인가해 주면서, 비선택 비트선에는 중간전압을 인가해 줌으로써 상기 소망의 셀을 제외한 비선택셀에서 과도소거(over-erasing)를 방지하면서 소정의 순서로 상기 소정셀에다 터널링에 의해 데이터를 기록해 주는 제어수단으로 구성된 것을 특징으로 하는 EEPROM.
  12. 제11항에 있어서, 상기 제어수단은 상기 비트선에 각각 접속되면서 데이터기록모드시 대응되는 비트선에 인가되는 중간전압을 발생시키는 중간전압발생회로수단(50,86)과 상기 비트선에 접속되어 데이터기록모드시 기록되는 데이터가 논리 "1" 데이터인지, 논리 "0" 데이터인지를 점검함과 더불어, 상기 선택된 비트선에 인가되는 하이레벨전압을 발생시키는 하이레벨전압발생수단(52,56)으로 구성되고, 상기 하이레벨전압이 인가되는 경우 상기 선택된 비트선에 접속된 중간전압발생회로수단은 자동적으로 컷오프되는 것을 특징으로 하는 EEPROM.
  13. 제12항에 있어서, 상기 중간전압발생회로수단(50)은 상기 비트선에 각각 접속되면서 중간전압을 수신해서 충전하는 충전용 트랜지스터(Q1)와, 이 충전용 트랜지스터(Q1)와 대응되는 비트선사이에 접속되어 스위칭트랜지스터로서 기능하는 트랜지스터(Q2)의 직렬회로로 구성된 것을 특징으로 하는 EEPROM.
  14. 제13항에 있어서, 상기 충전용 트랜지스터(Q1)는 중간전압이 인가되는 드레인전극에 게이트전극이 접속된 것을 특징으로 하는 EEPROM.
  15. 제12항에 있어서, 상기 하이레벨전압발생회로수단(56,58)은 각각 상기 비트선에 접속되면서 드레인전극에 접속된 게이트전극과 대응되는 비트선에 접속된 소오스전극을 갖춘 제1트랜지스터(Q6)와, 이 제1트랜지스터(Q6)의 소오스에 접속된 게이트전극과 하이레벨전압이 인가되는 제1트랜지스터(Q6)의 드레인에 접속된 소오스전극을 갖춘 제2트랜지스터(Q7)의 직렬회로와, 상기 제1트랜지스터(Q6)의 게이트에 접속되면서 그 제1트랜지스터(Q6)와 더불어 펌핑회로(pumping circuit)를 구성하는 캐패시터(64)로 구성된 것을 특징으로 하는 EEPROM.
  16. 제12항에 있어서, 상기 비트선은 각각 소정수의 비트선으로 이루어진 비트선그룹으로 분할되고, 상기 소정수의 비트(BL11∼BL14)에 공통으로 제공되면서, 그 드레인전극에 상호 접속된 게이트전극 및 대응되는 비트선에 접속된 소오스전극을 갖춘 제1트랜지스터(Q6)와, 이 제1트랜지스터(Q6)의 소오스에 접속된 게이트전극과 하이레벨전압이 인가되는 제1트랜지스터(Q6)의 드레인에 접속된 소오스전극을 갖춘 제2트랜지스터(Q7), 다이오드접속된 상기 제1트랜지스터(Q6)의 게이트에 접속되면서 그 제1트랜지스터(Q6)와 더불어 펌핑회로를 구성하는 캐패시터(64) 및 상기 제1, 제2트랜지스터(Q6,Q7)의 직렬회로와 상기 소정수의 비트선사이에 접속되어 상기 소정수의 비트선에서 하나의 비트선이 선택 비트선으로서 지정되는 경우 그 지정된 비트선만을 상기 제1 및 제2트랜지스터(Q6,Q7)의 직렬회로에 전기적으로 접속시켜 주는 스위칭회로수단으로 구성된 것을 특징으로 하는 EEPROM.
  17. 제16항에 있어서, 상기 스위칭회로수단은 상기 소정수의 비트선에 접속되면서 비트선을 지정선택해 줌에 응답해서 도통되는 트랜지스터(Q10∼Q13)로 구성된 것을 특징으로 하는 EEPROM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015188A 1987-11-18 1988-11-18 불휘발성 다이나믹반도체기억장치 KR910007406B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP29085887 1987-11-18
JP87-290858 1987-11-18
JP11162088 1988-05-10
JP88-111620 1988-05-10
JP20467088A JP2732601B2 (ja) 1987-11-18 1988-08-19 不揮発性半導体メモリ装置
JP88-204670 1988-08-19

Publications (2)

Publication Number Publication Date
KR890008846A true KR890008846A (ko) 1989-07-12
KR910007406B1 KR910007406B1 (ko) 1991-09-25

Family

ID=26450974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015188A KR910007406B1 (ko) 1987-11-18 1988-11-18 불휘발성 다이나믹반도체기억장치

Country Status (3)

Country Link
US (1) US5440509A (ko)
JP (1) JP2732601B2 (ko)
KR (1) KR910007406B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
KR960008823B1 (en) * 1993-11-30 1996-07-05 Samsung Electronics Co Ltd Non-volatile semiconductor memory device
US5646901A (en) * 1996-03-26 1997-07-08 Advanced Micro Devices, Inc. CMOS memory cell with tunneling during program and erase through the NMOS and PMOS transistors and a pass gate separating the NMOS and PMOS transistors
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
JP3930074B2 (ja) * 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
WO1998035344A2 (en) * 1997-02-12 1998-08-13 Hyundai Electronics America, Inc. A nonvolatile memory structure
JPH11224495A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd 半導体集積回路装置
JP3583052B2 (ja) * 2000-03-31 2004-10-27 九州日本電気株式会社 半導体記憶装置
JP2002261239A (ja) * 2001-02-28 2002-09-13 Sharp Corp 不揮発性半導体メモリ装置の昇圧回路
US6512694B2 (en) * 2001-03-16 2003-01-28 Simtek Corporation NAND stack EEPROM with random programming capability
KR100720221B1 (ko) * 2005-11-25 2007-05-21 주식회사 하이닉스반도체 전압 발생기
US9424938B2 (en) 2011-06-09 2016-08-23 Micron Technology, Inc. Reduced voltage nonvolatile flash memory
JP2019160379A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233526A (en) * 1977-04-08 1980-11-11 Nippon Electric Co., Ltd. Semiconductor memory device having multi-gate transistors
JPS5654693A (en) * 1979-10-05 1981-05-14 Hitachi Ltd Programable rom
JPS5771587A (en) * 1980-10-22 1982-05-04 Toshiba Corp Semiconductor storing device
JPS608559A (ja) * 1983-06-29 1985-01-17 Hitachi Ltd 摩擦変速機
JPS60182162A (ja) * 1984-02-28 1985-09-17 Nec Corp 不揮発性半導体メモリ
US4933904A (en) * 1985-11-29 1990-06-12 General Electric Company Dense EPROM having serially coupled floating gate transistors
JPS62155568A (ja) * 1985-12-27 1987-07-10 Nec Corp 不揮発性半導体記憶装置
JPS62219296A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体集積回路装置
US5050125A (en) * 1987-11-18 1991-09-17 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND cellstructure

Also Published As

Publication number Publication date
JPH0264995A (ja) 1990-03-05
JP2732601B2 (ja) 1998-03-30
US5440509A (en) 1995-08-08
KR910007406B1 (ko) 1991-09-25

Similar Documents

Publication Publication Date Title
KR920001917B1 (ko) 불휘발성 반도체기억장치
US5402373A (en) Electrically erasable programmable read-only memory with electric field decreasing controller
KR920002122B1 (ko) 불휘발성 반도체 기억장치
USRE35838E (en) Electrically erasable programmable read-only memory with NAND cell structure
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
US6141250A (en) Non-volatile semiconductor memory device
KR930004173B1 (ko) Nand형 메모리셀블럭을 갖춘 불휘발성 반도체기억장치
KR930000818B1 (ko) Nand 메모리셀 구조를 갖춘 eeprom
US4425632A (en) Nonvolatile semiconductor memory device
KR970004072B1 (ko) 플로팅 게이트를 갖는 불휘발성 반도체 기억장치
JP3625383B2 (ja) 不揮発性半導体メモリ装置
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
KR20030010476A (ko) 반도체 기억 장치의 데이터 기입 방법 및 반도체 집적회로 장치
JPS58115691A (ja) 単一トランジスタを有した電気的に消去可能なプログラマブルリ−ドオンリメモリセル
JPS5858759B2 (ja) メモリ装置
KR970004070B1 (ko) 불휘발성 반도체메모리장치
KR890008846A (ko) 불휘발성 다이나믹반도체기억장치
US3851317A (en) Double density non-volatile memory array
TW412861B (en) Non-volatile semiconductor memory
KR20010040060A (ko) 불휘발성 메모리 및 그 구동방법
JP2004103161A (ja) 不揮発性半導体メモリ
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
JP2726432B2 (ja) 不揮発性半導体メモリ装置
JP2021044463A (ja) 半導体記憶装置
JP2001110192A (ja) 不揮発性メモリおよびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 18

EXPY Expiration of term