JPS60182162A - 不揮発性半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は不揮発性半導体メモリに関し、特に浮遊ゲート
を肩するＭＩＳ電界効果−トランジスタからなる電気的
書込み並びに消去可能な不揮発性半導体メモリに関する
。

（従来技術） 書込み可能で消去可能、すなわち記憶内容の書換えが可
能な不揮発性半導体記憶装置は、主としてＲＯＭ（Ｒｅ
ａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）として用いられ、その
動作機構からＥＰＲＯＭ　（Ｅｒａｓａｂｌｅ　Ｐｒｏ
ｇｒａｒｒｍａｂｌｅＲ，ＯＭ）と称せられる。

現在よく知られているＢＦＲＯＭの１つに浮遊ゲートに
電荷を蓄積する浮遊ゲート型かめる。書込み、消去は浮
遊ゲートに電荷を注入抽出することによってなされる。

電荷の注入、すなわち書込みはアバランシェブレークダ
ウンによるホットエレクトロン注入、或いはチャネル内
の高電界を利用スルホットエレクトロン注入によって行
なわれ、消去は紫外線により浮遊ゲート中の電子を励起
し自己電界によシ放出させることによって行なわれる０
　′ 第１図（ａ）　、　ｔｂ）は従来のｇＦＲＯＭの一例の
平面図及びＡ−Ａ’断面図、第２図は第１図（ａ）に示
すｇＰＲ，ＯＭの等価回路図である。

とのｇＦＲＯＭはチャネルからのホットエレクトロン注
入による書込みと紫外線照射による電子放出による消去
を行なうＮチャネルｇＰＲＯＭであって、図には４×２
ビット分のメモリセルを示す。

第１図（ａ）　、　（ｂｌにおいて、Ｗｌ−Ｗ４はポリ
シリコンからなるワード線＋　ＤｌｙＩ）！はアルミニ
ウムからなるディジット線である。メモリトランジスタ
Ｎ１３゜Ｍ２１　、　ＭＢ２　、　Ｍ４１のドレイン３
はコンタクト７を介してディジット線Ｄ１に接続され、
Ｍ１□、　Ｍ２２　、　Ｍ３□１Ｍ４２のドレイン３は
コンタクト７を介してディジット線Ｌ）２に接続される
。ちらに各メモリトランジスタのソース２はコンタクト
６を介してアルミニウムからなるＶＳＳ線に接続されて
いる。

例えば、メモリトランジスタＭｌｌを書込む場合、ワー
ド線Ｗ！に約２０Ｖを印加しデイツク）　？ｆＭ　Ｄ　
ｓに約１４Ｖを印加しワード線Ｗ＋　、ｗ３．ｗ、とデ
ィジット線Ｄ２とＶＳＳ線とＰ型基板１を接地する。こ
の時、メモリトランジスタＭ２１のみがオンし、メモリ
トランジスタＭ２Ｈのドレイン近傍のピンチオフ領域で
キャリアである電子が高電界に加速されて第１のゲート
酸化膜４のバリアを越えるに十分な程にホットとなり浮
遊ゲート方向に注入され浮遊ゲートＦＧ２１に注入トラ
ップされる。また、例えばメモｌ／　）ランジスタＭ３
２を読出す場合はワード線に約５■、デ・ｆジット線Ｄ
２に約２．５Ｖ印加し、ワード線とディジット線の交点
にあるメモリトランジスタＭ１２のオン・オフを判定す
る。従って、ＭＢ２が書込まれていれば、浮遊ゲートに
蓄積された電子によシ浮遊ゲート電位が低下するためコ
ントロールゲートすなわちワード線ＦＧ３２からみたし
きい値電位が高くなっているため、約５Ｖ程度ではオフ
し、逆に書込んでいないセルのしきい値電位は５ｖ以下
に設定しであるためオンする。

第３図はＮチャネルトランジスタのホットエレクトロン
注入によるゲート電流のゲート電位とビレ４フ１１位へ
の依存性を示す特性図である。

ホットエレクトロンがゲート酸化膜に注入されてゲート
電極に達することによ電流れるゲート電流輸はゲート電
位■２．ドレイン電位■。に依存する。このゲート電流
■２はゲート電位Ｖｇがドレイン電位ＶＤにほぼ同じに
なったとき最大となり、またドレイン電位ＶＤが大きく
なる程ゲート電流が大きくなる。この二つのことが特徴
となっている。

Ｆ３ＦＲＯＭメモリトランジスタの場合、第３図のゲー
ト電位に相当するのは浮遊ゲートの電位であるが、令書
込もうとするメモリトランジスタＭ　２１の浮遊グー）
ＦＧ、１の電位は容量カップリングからほぼ１４Ｖとな
シ、大きなホットエレクトロン注入ゲート電流を得て注
入された電子は浮遊ゲートＦＧ、、に注入されトラップ
される。この′時、同じデイツク）ｔ６１ｊｌＤｔに接
続されているメモＩＪ　ｌ−ラングスタＭ４１　、　Ｍ
Ｂ２　、　Ｍ４１はワード線が接地されているために浮
遊ゲートＰＧ■、　ＦＧ３．、　ＦＧ４．の電位はほぼ
接地電位となっており、ホットエレクトロン注入は生じ
ない。また、同じワード線Ｗ２にあるメモリトランジス
タＭ２２はディジット線Ｄ２の電位が接地されているた
めホットエレクトロン注入は生じない。さらに、メモリ
トランジスタＭ１２　、　ＭＢ２　、　Ｍ６はディジッ
ト線Ｄ２、ワード線Ｗ１．Ｗ３．Ｗ４ともに接地である
ためホットエレクトロン注入は全く生じない。この様に
、第３図のゲート電流のゲート電位、ドレイン電位依存
性の特命を利用することによシ、非選択メモリトランジ
スタへの誤書込みは防止される。

以上最も一般的なＮチャネルＥＰＲＯＭについて述べた
が、この場合、メモリセルアレイはディジット線にメモ
リトランジスタが並列に接続されていることが最大の特
徴となっている。従って、第１図のセルアレイでも、デ
イツクｌ−９とメモリトランジスタのドレインとのコン
タクトがメモリトランジスタ２個に対し必ず１つ必要で
のり、ソースの拡散層配線も同様にメモリトランジスタ
２個に対し必ず１つ必要となる。このため、高集積密度
化が阻害さ扛ているという欠点があった。

（発明の目的） 本発明の目的は、ト記欠点を除去し、メモＩＪ　）ラン
ジスタのドレインとディジット線とのコンタクト数及び
ソースの拡散層配線を減らし、高集積密度化を実現し、
しかも信頼性を向上させた不揮発性半導体メモリを提供
することにある。

（発明の構成） 本発明の不揮発性半導体メモリは、浮遊ゲートを有する
ＰチャネルＭＩ８電界効果トランジスタからなるメモリ
トランジスタを少くとも２個直列に接続してメモリトラ
ンジスタ群を構成したことを特徴とする。

（実施例） 次に、本発明の実施例について図面を用いて説明する。

第４図は一実施例の回路図、第５図（ａ）　、　（ｂ）
は第４図に示す実施例の回路全半導体基板に形成したも
のの平面図及びＨ−Ｂ’断面図でめる。

この実施例の不揮発性半導体メモリは、ＰチャネルＭｉ
８″ｉ界効果トランジスタＭ／ｍｎ　（／　”　ｌ　＊
２、ｍ＝１．２，３，４、ｎ＝１＃２）を直列に接続し
てメモリトランジスタ群ヲ構成していることが特徴であ
る。

更に詳しく説明すると、ＰチャネルＭＴＳ電界効果トラ
ンジスタＭ／１ＴＩＩ、は浮遊ゲートＦＧ／ｌＴｌｌ１
ｔ−有し、複数個が直列接続されて、ディジット線とＶ
ＳＳ線との間にセレクトトランジスタ５Ｚｆｌを介して
接続される。換言すれば、トランジスタＭ／１ｎ＃　Ｍ
１２ｎｐＭ／３ｎ、　Ｍｇ２拉その最上段のトランジス
タ陶、。がセレクトトランジスタ”／ｎを介してディジ
ット線Ｄｎに接続し、最下段のトランジスタＭ／４　Ｉ
ｌがＶＳＳ線に接続する。そして、ワード線Ｗ／ｒｌｌ
はトランジスタＭ／ｍｌ　ｌ　Ｍ／ｍ２のゲートに接続
する。直列に接続されたトランジスタＭ／１ｎ、　Ｍ／
２ｎ、　Ｍ／３ｎ、　Ｍ／４ｎは１つのメモリトランジ
スタ群を構成する。

ワード線Ｗ１．．．とＷ２．、、（具体的にはＷｌｌと
ｗ、、　、　ｗ１２とＷ２．、Ｗ、３とＷ、３．　Ｗ、
４とＷ２４）にはそれぞれ同じデコーダ出力が入力され
る。セレク）　ｄ　８．はセレクトトランジスタＳｌｎ
のゲートに接続し、メモリトランジスタ群Ｍｚ１ｎ、　
Ｍｌ！２ｎ、　Ｍ７＋３ｎ、　Ｍ７？４ｎとディジット
線Ｄｎとの接続あるいは切離しを行う。

これらのトランジスタＭ／ｒｎｎはＰチャネルであるか
ら、この実施例の半導体メモリは、第５図（ａ）。

（ｂ）に示すようにＮ型半導体基板８にＰ型のソース及
びドレイン領域９を設け、第１ゲート酸化膜１゜介して
浮遊ゲートＦＧ／ｎ、ｎ１第２ゲート酸化膜１１を介し
てワード線（制御ゲートを兼ねる）Ｗムを設けることに
よ多形成される。更に最下段のトランジスタＭ７＋　４
ＩＴｌはコンタクト１３を介してＶｓｓＳに接続し、セ
レクトトランジスタＳ／ｎのドレイン３はコンタク）１
２ｔｒ介してディジット線り、ｌに接続する。従って、
メモリトランジスタをｍ個直列接続する場合ディジット
線とのコンタクトはメモリトランジスタ２×ｍ個に１つ
とな、り　ＶＳ８拡散層配線も同様にメモリトランジス
タ２×ｍ個に１つとなυ、セレクトトランジスタが直列
接続されたメモリトランジスタ群に１つずつ加わるもの
の、その数はメモリトランジスタｎ１個に１つでちゃ、
直列接続するメモリトランジスタの数ｍが増えるほどデ
ィジット線とのコンタクト１Ｖ８Ｂ拡散層配線及びセレ
クトトランジスタのメモリセルアレイに占める割合は小
さくなり、高集積化が実現する。

また、セレクトトランジスタは１つに限らず、複数個用
いても同様である。さらに、直列に接続されるメモリト
ランジスタの間隔は単にワード線を形成するポリシリコ
ンのパターンコンタで決シ、目合せマージンをとる必要
がないだめ、リングラフイーとエツチングの技術的限界
まで小さくすることが可能である。このようにしてコン
タクト数とＶ８８拡散層配線、即ちソース拡散層配線を
減らすことができ高集積密度化が実現できる。更に、コ
ンタクト数を減らすことは筒軸性の向上にもなシ、高信
頼性が実現される。

次に、この実施例の動作について説明する。

このメモリにおいては、書込み動作はＰチャネルトラン
ジスタのホットエレクトロン注入によるゲート電流を利
用しているので、誉込み動作を説明する前に、その原理
でめるＰチャネルトランジスタにおけるホットエレクト
ロン注入によるゲート電流について説明する。

Ｐテヤイ・ルトランジスタのキャリアで必る正孔はＮチ
ャネルトランジスタの電子と同様にドレイン近傍のピン
チオフ領域で高電界に加速され高エネルギーを得る。し
かしながら、ゲート酸化膜の障壁の冒さは正孔に対し約
４．３ｅＶであシ、電子の約３．１ｅＶに対して高く、
ホットな正孔注入によるゲート電流は生じにくい。しか
し、正札が高エネルギーを得ることによりインパクトイ
オン化が激しくな勺、多数の止子−電子対が発生する。

生成される電子の数は、インパクトイオン化が激しいほ
ど多いから、ピンチオフ領域のドレイン近傍での電界が
大きい程、またキャリアの数が大きい程激しく、両者の
かねあいからゲーｔｎｔ圧ｌ　Ｖｃ　ｌがしさい値電圧
よシ１〜２Ｖ高い電圧の時、生成される電子の数は最大
となる。ピンチオフ領域の電界が大きい程キャリアＣり
る正孔が高エネルギーとなり、生成される電子がホット
となる可能性も高く、さらに生成された電子が電界に加
速式れホットとなる可能性が高い。従って、ホットな電
子の数は生成される電子数が多い条件はど多くなる０ この様にして生成されたホットエレクトロンに対するゲ
ート酸化膜の障壁高さは３．１ｅＶでホットな正孔より
注入が生じやすい。また、注入はホットエレクトロンが
ゲート方向の電界に引寄せられてなされるから、ゲート
方向電位の方が低いＩＶＧＩ＞ＩＶＤＩではゲート電流
はない。

第６図はＰチャネルトランジスタのホットエレクトロン
注入によるケート電流のゲート電位及びドレイン電位へ
の依存性を示す特性図である。

ゲート電流はゲート電圧１Ｖｏｌが小さい所にピークを
持ち、ＩＶＧＩ＞ＩＶＤＩではゲート電流は流れないこ
と、ＩＶＤＩが大きいほどゲート電流が大きくなること
の２点に特徴がある。

次に、この実施例の銅込み動作全説明する。

今、例えば、メモリトランジスタＭ　１２１　ｋ　書込
むとする。説明の便宜上、Ｎ型基板電位を接地電位とす
る。メモリトランジスタＭ１２１の接続されているディ
ジット線Ｄｌに約−１６■、セレクト線Ｓ１に約−２０
Ｖを印加し、他ディジット線、セレクト線は接地し、ワ
ード線Ｗ１２（二Ｗ２２）以外のワード線に約−２０Ｖ
ｆ、印加し、Ｗ１２　（＝Ｗ２２　）　’Ｃ接地あるい
は０〜約−３■を印加し、■８８線は接地する。これら
のバイアスによりメモリトランジスタＭｘ２ｚ！＝ｉｆ
列に接続されているトランジスタ群（Ｍｌｌｌ　、　Ｍ
１２＋　。

Ｍ　１３１　、　Ｍ　１４　）ではセレクトトランジス
タ５ｌｌｙメモリトランジスタＭｌｌ、がオンしてＭ１
２．のドレインには十分絶対値の大きい電圧が印加され
、さらに、ＭＩ３１１Ｍ１４１がオンするからＭ１２１
のソース電位の絶対値は十分に小さく、Ｗ貫□の電位は
接地レベルであるから。

Ｍ１２、の浮遊ゲー）ＦＧｘ２□の電位の絶対値は十分
小さく、第６図に示す様に十分大きなホットエレクトロ
ン注入ゲート電流■２が得られ、トランジスタＭＩ２１
の浮遊ゲートに電子が注入される。この時、ワードＨＷ
１２に接地電位にしてもトランジスタＭ１２１のドレイ
ンにかかる電圧がドレインでアバラン７エブレークダウ
ンが生じる電圧以上であれは初期的にアバラン７エブレ
ークダウンによるホットエレクトロンが注入され、浮遊
ゲート酸化膜が低下し、Ｍ、２．がオンしてキャリアで
める正孔に起因したインパクトイオン化によるホットな
電子が注入される。電子が浮遊ゲー）ＦＧ１２１に注入
されることによりトランジスタＭ　１．、のしきい値は
正シフトして正値となり、トランジスタＭ　１．、はデ
プレッション動作する様になる。この書込み動作時、ト
ランジスタＩＶ４２１と直列接続されているトランジス
タＭ、０．　。

Ｍ、３１．　Ｍ！、、では、　Ｍ＋２１の書込みが進ん
でデプレッション動作して、オン抵抗が小さくなυ、各
メモリトランジスタの５ＤｒＩＪ１電位が抵抗分割され
る様になっても８Ｄ間電位は３〜４Ｖであり、しかもデ
ィジット線Ｄ１の電位は一２０Ｖであるから、浮遊ゲー
トＦＧｌｔｉ　＊　Ｆ　Ｇ　１１１　、川１４、の電位
は容量カップリングから約−１４Ｖで、その絶対値は８
１）間室位差よりも十分大キく、第６図から明らかな様
に、ホットエレクトロン注入電流はない。従って、誤書
込みは生じない。また、同じデイツク）　＃　Ｄｌに接
続されている直列接続されたメモＩＪ　）ランジスタ群
Ｍ、、、　、　Ｍ、、、　、　Ｍ２３１　、　Ｍ２４１
はセレクトトランジスタ８２１がオフしているだめ誤書
込みは生じない。また他ディジット線Ｄ２に接続されて
いるメモＩＪ　）ランジスタ群ではディジット線Ｄ２の
電位が接地電位であるため書込みは生じない。

次に、読出し動作について説明する。

読出し動作は、例えば、メモリトランジスタＭＨ＋を読
出す場合、ディジット線り、に約−３Ｖ、セレクト線Ｓ
ｔに約−５Ｎを印加し、他ディジット線Ｄ２、セレクト
線Ｓ２は接地し、ワード線Ｗ＋２　（＝Ｗｎ　）以外の
ワード線に約−５Ｖを印加し、ワード線Ｗ、２（”＝Ｗ
ｚｔ　）　全接地する。メモリトランジスタＭ１２．が
書込んであればオンし、書込んでなければオフし７デー
タを識別する。

消去は紫外巌ヲ照射することによシ浮遊ゲートに蓄積さ
れたエレクトロンを放出することによって行なう。

（発明の効果） 以上詳細に説明したように、本発明によれは、十分な高
信頼性を有し、安定に大記憶容量化が可能な高集積度性
を有する不揮発性半導体メモリを得ることができる。

【図面の簡単な説明】

第１図ｔａ）、　、ｆｌ））は従来のｇｐｇｏＭの一例
の平面図及び断面図、第２図は第１図（ａ）に示すＥＰ
ＲＯＭの等価回路図、第３図はＮチャネルトランジスタ
のホットエレクトロン注入によるゲート電流のゲート電
位とドレイン電位への依存性を示す特性図、第４図は本
発明の一実施例の回路図、第５図（ａ）。 （ｂ）は第４図に示す実施例の回路を半導体基板に形成
したものの平面図及び断面図、第６図はＰチャネルトラ
ンジスタのホットエレクトロン注入によるゲート電流の
ゲート電位とドレイン電位への依存性を示す特性図であ
る。 ■・・・・・・Ｐ型基板、２・・・・・・ソース、３・
旧・・ドレイン、４・・・・・・第１ゲート酸化膜、５
・・・・・・第２ゲート酸化膜、６，７・・・・・・コ
ンタクト、８・・・・・・Ｎ型半導体基板、９・・・・
・・Ｐ型拡散層、１０・・・・・・第１ゲート酸化膜、
１１・・・・・・第２ゲート酸化膜、１２，１３・・・
・・・コンタクト、Ｄ８．Ｄ２・・・・・・ディジット
線、ＦＧｒｎｎ（ｍ＝ｌ　、２，３，４、ｎ＝１．２）
・・・・・・浮遊ゲート、ＦＧ／、Ｔｌｎ（ｌ＝１，２
、ｍ＝１，２，３，４、ｎ＝ｉ　、　２　）・・・・・
・浮遊ゲート、Ｍ、、、（ｍ＝１．２，３，４、ｎ＝１
゜２）・・・・・・メモリトランジスタｓ　Ｍ／ｍｎ　
（ｌ”　１　、２、ｍ＝１．２，３，４、ｎ＝ｔ、ｚ）
・・・・・・メモリトランジスタ、Ｓ、、Ｓ、−・・・
セレクト線、８　／　ｎ　（ｌ　＝１　＋　２、ｎ＝１
．２）・・・・・・セレクトトランジスタ、Ｗｌ〜Ｗ４
・・・・・・ワード線、ｗ、ｎ、（ｔｌ　＝　ｉ　、　
２、ｍ”’　Ｉ　Ｈ２Ｈ３ｐ４）・・・・・・ワード線
。 （ｂ） 　ｌ　ｍ ８２図 し’Ｌｊ（Ｖノー　づ４η　３　図 第４　図 ｖ９　ｒｖ）−＄ｙ＞（ｇ 苧 ＣＱ

Claims (1)

【特許請求の範囲】
1. 浮遊ゲートを有するＰチャ坏ルＭＩＳ電界効果トランジ
   スタからなるメモリトランジスタを少なくとも２個直列
   に接続してメモリトランジスタ群を構成したことを特徴
   とする不揮発性半導体メモリ。