KR980006291A - 강유전체 메모리 - Google Patents

강유전체 메모리 Download PDF

Info

Publication number
KR980006291A
KR980006291A KR1019960059791A KR19960059791A KR980006291A KR 980006291 A KR980006291 A KR 980006291A KR 1019960059791 A KR1019960059791 A KR 1019960059791A KR 19960059791 A KR19960059791 A KR 19960059791A KR 980006291 A KR980006291 A KR 980006291A
Authority
KR
South Korea
Prior art keywords
transistor
source
gate electrode
drain
read
Prior art date
Application number
KR1019960059791A
Other languages
English (en)
Other versions
KR100210733B1 (ko
Inventor
시게노부 다이라
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR980006291A publication Critical patent/KR980006291A/ko
Application granted granted Critical
Publication of KR100210733B1 publication Critical patent/KR100210733B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

기판측에 전류가 흘러서 동작 불량이 되는 것을 해결한다.
강유전체막의 잔류 분극을 이용한 메모리에 있어서, 일도전형의 반도체 기판표면에 형성된 반대 도전형의 소스와 드레인 영역을 갖는 기입용 트랜지스터 및 독출용 트랜지스터와; 반도체 기판 표면에 형성된 반대도전형의 웰영역에 형성된 일도전형의 소스 및 드레인 영역과, 그 채널 영역상에 강유전체막을 사이에 두고 형성된 게이트 전극을 갖는 기억용 트랜지스터를 포함하며, 기입용 트랜지스터의 소스 또는 드레인 영역과 기억용 트랜지스터의 게이트 전극이 접속되고 기억용 트랜지스터의 소스 또는 드레인 영역과 독출용 트랜지스터의 소스 또는 드레인 영역이 접속되어 메모리셀을 구성하며, 웰영역과 기억용 트랜지스터의 게이트 전극의 사이에 소정의 전압을 인가함으로써 강유전체막에 분극 작용을 발생시켜 기입 또는 소거 동작을 행하고 그 잔류 분극에 따라 발생하는 기억용 트랜지스터의 드레인 전류를 독출용 트랜지스터를 통해 검출하여 독출을 행하는 것을 특징으로 한다.

Description

강유전체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 실시 형태의 강유전체 메모리의 단면도.

Claims (8)

  1. 강유전체막의 잔류 분극을 이용하는 강유전체 메모리에 있어서, 일도전형의 반도체 기판 표면에 형성된 반대 도전형의 소스 및 드레인 영역을 갖는 기입용 트랜지스터와; 상기 일도전형의 반도체 기판 표면에 형성된 반대 도전형의 소스 및 드레인 영역을 갖는 독출용 트랜지스터와; 상기 일도전형의 반도체 기판 표면에 형성된 반대 도전형의 웰영역에 형성된 일도전형의 소스 및 드레인 영역과, 그 채널 영역상에 강유전체막을 사이에 두고 형성된 게이트 전극을 갖는 기억용 트랜지스터를 포함하며, 상기 기입용 트랜지스터의 소스 또는 드레인 영역과 상기 기억용 트랜지스터의 게이트 전극이 접속되고, 상기 기억용 트랜지스터의 소스 또는 드레인 영역과 상기 독출용 트랜지스터의 소스 또는 드레인 영역이 접속되어 메모리셀을 구성하며, 상기 웰영역과 상기 기억용 트랜지스터의 게이트 전극의 사이에 소정전압을 인가함으로써 상기 강유전체막에 분극 작용을 발생시켜 기입 또는 소거를 행하고, 그 잔류 분극에 따라 발생하는 상기 기억용 트랜지스터의 드레인 전류를 상기 독출용 트랜지스터를 통해 검출하여 독출을 행하는 것을 특징으로 하는 강유전체 메모리.
  2. 제 1 항에 있어서, 상기 반도체 기판이 제 1 전위로 유지되고, 상기 기입 또는 소거시에 상기 웰영역에 인가되는 전위가 상기 반도체 기판과 웰영역의 사이의 접합을 역바이어스로 하는 전위인 것을 특징으로 하는 강유전체 메모리.
  3. 제 1 항에 있어서, 상기 기입용 트랜지스터의 다른쪽의 소스 또는 드레인 영역에 기입 전압이 인가되는 기입용 비트선이 접속되고 그 게이트에 기입용 워드선이 접속되며, 상기 독출용 트랜지스터의 다른 쪽의 소스 또는 드레인 영역에 상기 드레인 전류를 검출하는 독출용 비트선이 접속되고 그 게이트에 독출용 워드선이 접속되는 것을 특징으로 하는 강유전체 메모리.
  4. 제 3 항에 있어서, 복수의 상기 기입용 및 독출용 워드선이 행방향으로 연장되어 배치되고, 복수의 상기 기입용 및 독출용 비트선이 상기 행방향과 교차하는 열방향으로 연장되어 배치되며, 그들의 교차부에 상기 메모리셀이 배치되는 것을 특징으로 하는 강유전체 메모리.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 웰영역에 상기 기입 또는 소거시에 상기 웰영역에 인가되는 전위를 공급하는 웰영역 제어선이 접속되는 것을 특징으로 하는 강유전체 메모리.
  6. 제 1 항에 있어서, 상기 반도체 기판이 P형의 불순물을 함유하고, 상기 반도체 기판이 접지전위에 접속되고, 상기 웰영역과 상기 기억용 트랜지스터의 소스 또는 드레인 영역에 상기 접지전위 이상의 전위가 인가되는 것을 특징으로 하는 강유전체 메모리.
  7. 강유전체막의 잔류 분극 작용을 이용하는 강유전체 메모리에 있어서, 절연성 기판상의 게이트 전극과, 상기 게이트 전극위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 소스, 드레인 및 채널 영역이 형성되는 반도체막을 갖는 기입용 트랜지스터와; 상기 절연성 기판상의 게이트 전극과, 상기 게이트 전극위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 소스, 드레인 및 채널 영역이 형성되는 반도체막을 갖는 독출용 트랜지스터와; 상기 절연성 기판상의 게이트 전극과, 상기 게이트 전극 위에 형성된 강유전체막과, 그 위에 형성된 소스, 드레인 및 채널 영역이 형성되는 반도체막을 갖는 기억용 트랜지스터를 포함하며, 상기 기입용 트랜지스터의 소스 또는 드레인 영역과 상기 기억용 트랜지스터의 게이트 전극이 접속되고, 상기 기억용 트랜지스터의 소스 또는 드레인 영역과 상기 독출용 트랜지스터의 소스 또는 드레인 영역이 접속되어 메모리셀을 구성하며, 상기 기억용 트랜지스터의 채널 영역과 게이트 전극의 사이에 소정 전압을 인가함으로써 상기 강유전체막에 분극 작용을 발생시켜 기입 또는 소거를 행하고, 그 잔류 분극에 따라서 발생하는 상기 기억용 트랜지스터의 드레인 전류를 상기 독출용 트랜지스터를 통해 검출하여 독출을 행하는 것을 특징으로 하는 강유전체 메모리.
  8. 강유전체막의 잔류 분극작용을 이용하는 강유전체 메모리에 있어서, 일도전형의 반도체 기판 표면에 형성된 반대 도전형의 소스 및 드레인 영역을 갖는 기입용 트랜지스터와; 상기 일도전형의 반도체 기판 표면에 형성된 반대 도전형의 소스 및 드레인 영역을 갖는 독출용 트랜지스터와; 상기 반도체 기판상에 형성된 절연막상의 게이트 전극과, 상기 게이트 전극 위에 형성된 강유전체막과, 그 위에 형성된 소스, 드레인 및 채널 영역이 형성되는 반도체막을 갖는 기억용 트랜지스터를 포함하며, 상기 기입용 트랜지스터의 소스 또는 드레인 영역과 상기 기억용 트랜지스터의 게이트 전극이 접속되고, 상기 기억용 트랜지스터의 소스 또는 드레인 영역과 상기 독출용 트랜지스터의 소스 또는 드레인 영역이 접속되어 메모리셀을 구성하며, 상기 기억용 트랜지스터의 채널 영역과 게이트 전극의 사이에 소정 전압을 인가함으로써 상기 강유전체막에 분극 작용을 발생시켜 기입 또는 소거를 행하고, 그 잔류 분극에 따라 발생하는 상기 기억용 트랜지스터의 드레인 전류를 상기 독출용 트랜지스터를 통해 검출하여 독출을 행하는 것을 특징으로 하는 강유전체 메모리.
KR1019960059791A 1996-06-18 1996-11-29 강유전체 메모리 KR100210733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15708896A JPH104148A (ja) 1996-06-18 1996-06-18 強誘電体メモリ
JP96-157088 1996-06-18

Publications (2)

Publication Number Publication Date
KR980006291A true KR980006291A (ko) 1998-03-30
KR100210733B1 KR100210733B1 (ko) 1999-07-15

Family

ID=15641991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059791A KR100210733B1 (ko) 1996-06-18 1996-11-29 강유전체 메모리

Country Status (3)

Country Link
US (1) US5737261A (ko)
JP (1) JPH104148A (ko)
KR (1) KR100210733B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067244A (en) * 1997-10-14 2000-05-23 Yale University Ferroelectric dynamic random access memory
US6101117A (en) * 1999-03-22 2000-08-08 International Business Machines Corporation Two transistor single capacitor ferroelectric memory
US6370056B1 (en) * 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
KR100311496B1 (ko) * 1999-08-16 2001-10-18 김영환 불휘발성 강유전체 메모리 장치 및 그 제조방법
JP2001127265A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 半導体記憶装置およびその駆動方法
JP2001168296A (ja) * 1999-12-14 2001-06-22 Matsushita Electronics Industry Corp 不揮発性記憶装置およびその駆動方法
CN1170320C (zh) * 2000-03-13 2004-10-06 松下电器产业株式会社 半导体装置及其制造方法
US6266269B1 (en) * 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
JP2002133876A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体記憶装置
US6768668B2 (en) * 2001-06-12 2004-07-27 Infineon Technologies Aktiengesellschaft Converting volatile memory to non-volatile memory
US6787835B2 (en) * 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
KR100596828B1 (ko) * 2004-12-24 2006-07-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치
US7450431B1 (en) 2005-08-24 2008-11-11 Xilinx, Inc. PMOS three-terminal non-volatile memory element and method of programming
US7687797B1 (en) 2005-08-24 2010-03-30 Xilinx, Inc. Three-terminal non-volatile memory element with hybrid gate dielectric
US7544968B1 (en) 2005-08-24 2009-06-09 Xilinx, Inc. Non-volatile memory cell with charge storage element and method of programming
US7420842B1 (en) 2005-08-24 2008-09-02 Xilinx, Inc. Method of programming a three-terminal non-volatile memory element using source-drain bias
TWI382530B (zh) * 2009-04-03 2013-01-11 Acer Inc A method and device for utilizing thin film transistor as nonvolatile memory
KR101395086B1 (ko) * 2010-06-08 2014-05-19 한국전자통신연구원 메모리 셀 및 이를 이용한 메모리 장치
KR101783933B1 (ko) 2010-11-23 2017-10-11 한국전자통신연구원 메모리 셀 및 이를 이용한 메모리 장치
JP5677254B2 (ja) * 2011-09-26 2015-02-25 株式会社東芝 半導体装置
KR101730633B1 (ko) 2015-04-20 2017-04-27 주식회사 삼보산업 산업용 밸브 액츄에이터
CN107533860B (zh) * 2015-05-28 2022-02-08 英特尔公司 具有非易失性留存的基于铁电的存储器单元
US11087818B2 (en) * 2017-04-03 2021-08-10 Sony Semiconductor Solutions Corporation Semiconductor storage element, semiconductor storage device, semiconductor system, and control method
CN109087949A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电场效应晶体管、铁电内存与数据读写方法及制造方法
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
EP3621078B1 (en) * 2018-09-10 2021-10-27 IMEC vzw Non-volatile memory based on ferroelectric fets

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290571A (ja) * 1988-09-28 1990-03-30 Toshiba Corp 半導体装置
JPH02158173A (ja) * 1988-12-12 1990-06-18 Seiko Epson Corp 記憶装置
JPH02185789A (ja) * 1989-01-12 1990-07-20 Seiko Epson Corp 強誘電体集積回路
JPH05152578A (ja) * 1991-11-29 1993-06-18 Olympus Optical Co Ltd 強誘電体メモリ装置
JP3176114B2 (ja) * 1992-01-27 2001-06-11 ローム株式会社 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法
JPH0676562A (ja) * 1992-08-28 1994-03-18 Olympus Optical Co Ltd 強誘電体メモリ
JP2921812B2 (ja) * 1992-12-24 1999-07-19 シャープ株式会社 不揮発性半導体記憶装置
JPH07122661A (ja) * 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
JP3361615B2 (ja) * 1994-06-06 2003-01-07 シャープ株式会社 強誘電体素子

Also Published As

Publication number Publication date
US5737261A (en) 1998-04-07
KR100210733B1 (ko) 1999-07-15
JPH104148A (ja) 1998-01-06

Similar Documents

Publication Publication Date Title
KR980006291A (ko) 강유전체 메모리
US6370056B1 (en) Ferroelectric memory and method of operating same
US5350938A (en) Nonvolatile semiconductor memory circuit with high speed read-out
TWI441319B (zh) 單一電晶體動態隨機存取記憶體單元結構及其形成方法
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
KR880002181A (ko) 반도체 기억장치
US7274593B2 (en) Nonvolatile ferroelectric memory device
US5412596A (en) Semiconductor storage device with a ferroelectric transistor storage cell
US4336603A (en) Three terminal electrically erasable programmable read only memory
KR950002049A (ko) 반도체 기억장치
US5850091A (en) Semiconductor memory device and method of reading a data therefrom
KR970004044A (ko) 불휘발성반도체기억장치
KR960032485A (ko) 강유전체 기억장치
KR880009380A (ko) 불휘발성 반도체메모리
KR890011094A (ko) 불휘발성 반도체기억장치
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
KR960005621A (ko) 비휘발성 반도체 기억장치 및 그 구동방법
US7710759B2 (en) Nonvolatile ferroelectric memory device
KR910005313A (ko) 메모리블럭으로 분할된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치
EP0055803B1 (en) Semiconductor memory
KR890008846A (ko) 불휘발성 다이나믹반도체기억장치
JP3474758B2 (ja) 不揮発性半導体記憶装置
JP2529885B2 (ja) 半導体メモリ及びその動作方法
KR910004321B1 (ko) 불휘발성 반도체기억장치
JP2002270789A (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee