JPH02158173A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記憶装置に関する。

〔従来の技術〕

従来、ＩＥＤＭ８７Ｐ５６０〜５６３に記載されている
ような、通常のＭｏＳトランジスタコントロールゲート
、フローティングゲート、消去ゲートを具備せしめた記
憶装置が知られていた。

［発明が解決しようとする課題］ しかし、従来の記憶装置は次のような課題を有していた
。第１に構造が複雑であるため１ビツトを記憶するに必
要な面積を広（取らなくてはならないため、記憶容量を
上げることができない、第２に、複雑な工程を要するの
でコスト高となりビット単価を下げれないことである。

本発明は従来のこのような課題を解決するもので目的と
するところは、大きな記憶容量を持ち、ビット単価の安
い記憶装置を提供することである。

〔課題を解決するための手段］ 本発明の記憶装置は、絶縁基板上に形成された第１の電
極、前記第１の電極上に形成された強誘電体層、前記強
誘電体層上に形成され前記第１の電極と交差する第２の
電極と、前記第１及び第２の電極に接続され、前記絶縁
基板上に形成された薄膜素子より成る駆動回路を具備し
たことを特徴とする特 ［実　施　例］ 以下に、本発明の実施例を図面に基づいて説明する。第
１図（ａ）、（ｂ）は本発明にががる記憶装置の構成を
示す、第１図（ｂ）は同図Ａ−Ｂ間の断面を示す。ガラ
ス基板から成る絶縁基板１上に八εから成る第１の電極
２がストライブ状に設けられており、第１の電極２上に
フッ化ビニリデン（以下ＶＤＦと略記する。）とトリフ
ルオロエチレン（以下ＴｒＦＥと略記する。）との共重
合体から成る強誘電体層３が設けられており１強誘電体
層３上にＡＪ２から成る第２の電極４がストライブ状に
設けられている。第１の電極２と第２の電極４は絶縁基
板ｌ上に設けられた薄膜素子より成る駆動回路であるロ
ウデコーダおよびセンスアンプ、Ｉ１０ゲート、カラム
デコーダへ結ばれている６０ウデコーダ、センスアップ
Ｉ１０ゲート、カラムデコーダについては特に図示しな
いが、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、
薄膜容量等の薄膜素子から構成されている。

また、それらの７１膜素子は通常の半導体プロセスを用
いて形成される。

第１図において、第１の電極２と第２の電極４間に挟ま
れて保持されている強誘電体層３が記憶を行い、１本の
第１の電極２と１本の第２の電極４に挟まれた強誘電体
層３が１セルを形成する６第１図中には、８Ｘ８＝６４
セルが存在する。このように各セルの構造が非常にシン
プルであるため、１セルの占める面積が少く、大きな記
憶容量を具備することが可能である。例えば、ｌｌｔｍ
ルールで５ｍｍ角の半導体基板１上に形成すると１２．
５ＸＩＯ’個のセルが形成される６また後に述べるよう
に各セルは２値ではなく多値あるいはアナログ量も記憶
できることがら本発明の記憶装置の記憶容量はほとんど
無限大となる。また、本発明の記憶装置の各セルを形成
する工程は非常に短く簡単であることも明らかであるた
め、ビット単位の極端に安い記憶装置である。また、同
一基板上にロウデコーダ、カラムデコーダ、センスアン
プ、Ｉ１０ゲートが通常の半導体プロセスを用いて形成
されるため、小さく、高性能で低コストの記憶装置であ
る。

第１図（ａ）、（ｂ）において、絶縁基板１として用い
られる基板はガラス基板に限る必要は無く、例えば石英
、サファイア、酸化マグネシウムやセラミック、プラス
チック等を用いても良い。

また、第１の電極２や第２の電極４に用いられる材料は
Ａｆ２に限る必要は無く他の金属や超伝導材料、導電性
高分子、シリサイド、半導体などを用いても良い。また
、強誘電体層１４に用いられる材料はＶＤＦとＴｒＦＥ
との共重合体に限る必要はなく、他の強誘電体材料、例
えば、ＢａＴｉ○、、ＰｂＴｉ０ａ　、ＷＯ２などのペ
ロブスカイト型強誘電体、ロッシェル塩、重水素ロッシ
ェル塩、酒石酸塩などのロッシェル塩系強誘電体、ＫＤ
Ｐ、リン酸塩、ひ酸塩、リン酸二水素カリウム、リン酸
二重水素カリウムなどのリン酸二水素アルカリ系強誘電
体、ＧＡＳＨ，ＴＧＳなどのグアニジン系強誘電体、ニ
オブ酸カリウム、グリシン硫酸塩、硫酸アンモニウム、
亜硝酸ナトリウム、ヘキサシアノ鉄（＋１　）酸カリウ
ム（黄血塩）、ヨウ化硫化アンチモン、あるいはＬｉＮ
ｂ０　ｓ　、　Ｌ　ｉ　Ｔ　ａ　Ｏ３，Ｐ　ｂ　Ｔ　Ｉ
Ｏ３などの非晶質強誘電体、ポリフッ化ビニリデンおよ
びその共重合体、ＶＤＦとＴｅＦＥ　（テトラフルオロ
エチレン）などとの共重合体、シアン化〈ニリデンと酢
酸ビニルの共重合体、ＶＤＦとＴｒＦＥなどとの共重合
体などの高分子強誘電体、Ｂ１４Ｔｉ３０．２、Ｆｅ−
Ｂ−０系、エレクトレットなどを単結晶あるいは非単結
晶で用いても良い。また、前記強誘電体の２種類以上の
合成物、あるいは常誘電体との合成物を用いていも良い
、ＢａＴｉ０−などの無機の強誘電体は大きな残留分極
と早いスイッチングスピードを持つ特徴があり、非晶質
強誘電体は大面積に均一な強誘電体層を得やすいという
特徴があり、有機の強誘電体はスピンコード法で得られ
るため、大面積に均一に低コストで得られるという特徴
がある。また、はとんどの強誘電体は実使用温度におい
て、誘電率や残留分極の変化がほとんどないため、温度
特性は安定している。

第２図を用いて、本発明の記憶装置の基本的な動作１つ
のセルを用いて説明する。簡単化のため、第１の電極２
はグランド電位に保たれて、第２の電極４にデータ読み
出し電圧＋Ｖｃが印加された場合を考える０強誘電体層
３を形成するＶＤＦとＴｒＦＥとの共重合体は、多結晶
であるので、第２図（ａ）〜（Ｃ）に示すように、各多
結晶毎に独立な分極の方向を持つことができる。

第２図（ａ）、（ｂ）、（ｃ）はそれぞれ書き込まれた
データが、無い、有る、中間レベル（無いと有りの間を
意味する）で有ることを示している。自発分極が第１の
電極２を向いている際が、データの書き込みが有ること
を示しており、その自発分極の量により、中間レベルが
決定される。

＋Ｖｃが印加されデータが読み出される際の強誘電体層
３中に流れる電流は、表１のようになる。

（Ｉｑｒ　　ｌ＞ＩＱＦ’ｌ） 表１ 表１中００は、強誘電体層３の誘電体として持つ容量に
充電される電荷であり、Ｑ−、Ｑｐ’は強誘電体層３が
持つ自発分極が回転する際に流れる電荷である。このよ
うに、データの有無により流れる電荷量が異なるため、
この電荷量をセンスアンプ部で検出し、データを判断、
読み取ることが可能となる。また、中間レベルも存在す
るので、Ｑｌの大小を用いて２値だけで無く、多値記憶
装置あるいはアナログ記憶装置として用いることも可能
である。読み出し終了後はセル内のほとんどすべての自
発分極が同一方向を向いていることが望ましいが、必ず
しもこの限りでは無い。

データを読み出した後は、第２図に示すように、自発分
極はすべて同じ方向を向いている。そのため、読み出し
たデータと同じデータを読み出したセルに再度書き込ま
なくてはならない、これは第１及び第２の電極を用いて
読み出し時の逆極性の電圧を強誘電体層３に印加するこ
とにより行われる。

また、本発明の記憶装置は以上説明したように不揮発性
のメモリー性を持つ自発分極をデータの記憶の起源とし
て用いているため、電圧を切った後もデータが消えるこ
とが無い不揮発性の記憶装置である。

また、本発明の記憶装置に用いられる強誘電体層は以上
説明したことから非単結晶であることが望ましい。

〔発明の効果１ 本発明の効果を以下に説明する。

（１）本発明の記憶装置は極端に大きな記憶容量を持つ
。

（２）本発明の記憶装置のビット単位は極端に安い。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の記憶装置の上視図、断
面図。 第２図（ａ）はｌセル当りの自発分極の読み出し前のデ
ータ無しを示す図。 第２図（ｂ）は１セル当りの自発分極の読み出し前のデ
ータ有りを示す図。 第２図（Ｃ）は１セル当りの自発分極の読み出し前の中
間レベルのデータ有りを示す図。 第２図（ｄ）は１セル当りの自発分極の読み出し後のデ
ータ無しを示す図。 第２図（ｅ）はｌセル当りの自発分極の読み出し後のデ
ータ有りを示す図。 第２図（ｆ）は１セル当りの自発分極の読み出し後の中
間レベルのデータ有りを示す図。 １・・・絶縁基板 ・第１の電極 ・強誘電体層 ・第２の電極 以 上

Claims (1)

【特許請求の範囲】
1. 絶縁基板上に形成された第１の電極、前記第１の電極上
   に形成された強誘電体層、前記強誘電体層上に形成され
   前記第１の電極と交差する第２の電極と、前記第１及び
   第２の電極に接続され、前記絶縁基板上に形成された薄
   膜素子より成る駆動回路を具備したことを特徴とする記
   憶装置。