JP2708194B2 - 半導体装置の駆動方法 - Google Patents
半導体装置の駆動方法Info
- Publication number
- JP2708194B2 JP2708194B2 JP63246405A JP24640588A JP2708194B2 JP 2708194 B2 JP2708194 B2 JP 2708194B2 JP 63246405 A JP63246405 A JP 63246405A JP 24640588 A JP24640588 A JP 24640588A JP 2708194 B2 JP2708194 B2 JP 2708194B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- polarization
- semiconductor device
- concentration impurity
- impurity regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 5
- 239000010408 film Substances 0.000 claims description 28
- 230000010287 polarization Effects 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 9
- 230000005684 electric field Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に係り、特に強誘電体を用いた
MOSトランジスタに関する。
MOSトランジスタに関する。
(従来の技術) MOS型半導体集積回路で広く用いられている信号伝達
用素子として第4図(a)および第4図(b)に等価回
路および断面図を示すようなMOSFETがある。
用素子として第4図(a)および第4図(b)に等価回
路および断面図を示すようなMOSFETがある。
MOSFETは、例えばp型(第1の導電型)の半導体基板
1の一主面上に、相対向して配設されたn型(第2の導
電型)を有する一対の高濃度不純物領域からなるソース
・ドレイン領域2A,2Bと、これらソース・ドレイン領域2
A,2Bに挾まれた半導体基板表面にゲート絶縁膜3を介し
てゲート電極4が形成されてなるものである。
1の一主面上に、相対向して配設されたn型(第2の導
電型)を有する一対の高濃度不純物領域からなるソース
・ドレイン領域2A,2Bと、これらソース・ドレイン領域2
A,2Bに挾まれた半導体基板表面にゲート絶縁膜3を介し
てゲート電極4が形成されてなるものである。
ここでノードAの電圧は、ゲート電圧によってきまる
所定の値になったとき、トランジスタをオンすることに
より、他方のノードBに伝達される。
所定の値になったとき、トランジスタをオンすることに
より、他方のノードBに伝達される。
この場合、MOSFETは、単にノードAとノードBを電気
的に接続するだけの作用をしている。
的に接続するだけの作用をしている。
しかしながら、回路によっては第5図に示すように、
パルス信号のうちH(高い)レベルの信号のみ伝達した
り(第5図(a))、逆にL(低い)レベルの信号のみ
伝達したり(第5図(b))する必要が生じる。
パルス信号のうちH(高い)レベルの信号のみ伝達した
り(第5図(a))、逆にL(低い)レベルの信号のみ
伝達したり(第5図(b))する必要が生じる。
このような機能を有する素子を実現するには、複数個
のトランジスタを用いた回路を構成する必要があった。
のトランジスタを用いた回路を構成する必要があった。
(発明が解決しようとする課題) このように、従来、オンオフのみならず、複数のレベ
ルで信号を別々に制御しようとする場合、複数のトラン
ジスタを用いた複雑な回路構成をしなければならないと
いう問題があった。
ルで信号を別々に制御しようとする場合、複数のトラン
ジスタを用いた複雑な回路構成をしなければならないと
いう問題があった。
本発明は、前記実情に鑑みてなされたもので、1つの
トランジスタで複合的な伝達機能を有する半導体装置を
提供することを目的とする。
トランジスタで複合的な伝達機能を有する半導体装置を
提供することを目的とする。
(課題を解決するための手段) そこで本発明では、第1の導電型を有する半導体基板
の一主面上に、相対向して配設された第2の導電型を有
する一対の高濃度不純物領域と、これら高濃度不純物領
域に挾まれた半導体基板表面に順次積層された絶縁膜お
よび電極とからなる半導体装置において、前記絶縁膜の
少なくとも一部が強誘電体薄膜からなり、該強誘電体薄
膜が、その分極方向が前記高濃度不純物領域間で変化す
るように、前記一対の高濃度不純物領域には互いに異な
る電圧が印加されるとともに、前記ゲート電極には、こ
の半導体装置をオンすることのできる電圧が印加される
ように構成したことを特徴とする。
の一主面上に、相対向して配設された第2の導電型を有
する一対の高濃度不純物領域と、これら高濃度不純物領
域に挾まれた半導体基板表面に順次積層された絶縁膜お
よび電極とからなる半導体装置において、前記絶縁膜の
少なくとも一部が強誘電体薄膜からなり、該強誘電体薄
膜が、その分極方向が前記高濃度不純物領域間で変化す
るように、前記一対の高濃度不純物領域には互いに異な
る電圧が印加されるとともに、前記ゲート電極には、こ
の半導体装置をオンすることのできる電圧が印加される
ように構成したことを特徴とする。
また、第1の導電型を有する半導体基板の一主面上
に、相対向して配設された第2の導電型を有する一対の
高濃度不純物領域と、これら高濃度不純物領域に挟まれ
た半導体基板表面に順次積層され、少なくとも一部が強
誘電体薄膜からなる絶縁膜とゲート電極とからなる半導
体装置を駆動するに際し、前記ゲート電極には、この半
導体装置をオンすることのできる電圧を印加し、データ
の書き込みに際しては、その分極方向が前記高濃度不純
物領域間で変化するように、前記一対の高濃度不純物領
域には互いに異なる電圧を印加することで駆動する。
に、相対向して配設された第2の導電型を有する一対の
高濃度不純物領域と、これら高濃度不純物領域に挟まれ
た半導体基板表面に順次積層され、少なくとも一部が強
誘電体薄膜からなる絶縁膜とゲート電極とからなる半導
体装置を駆動するに際し、前記ゲート電極には、この半
導体装置をオンすることのできる電圧を印加し、データ
の書き込みに際しては、その分極方向が前記高濃度不純
物領域間で変化するように、前記一対の高濃度不純物領
域には互いに異なる電圧を印加することで駆動する。
すなわち、本発明では、上記半導体装置において、強
誘電体薄膜の分極が5極管動作に形成される電界分布に
よって形成されるように構成している。
誘電体薄膜の分極が5極管動作に形成される電界分布に
よって形成されるように構成している。
(作用) 上記構成の半導体装置は、基本的には、MOS型トラン
ジスタであって、ゲート絶縁膜に強誘電体を用いたもの
と考えられる。
ジスタであって、ゲート絶縁膜に強誘電体を用いたもの
と考えられる。
この素子に5極管動作させた場合を考える。
チャネルからゲート電極に向かう電界の向きは、ソー
ス2の近傍では、ゲート電極4からチャネルに向かう
が、いわゆるピンチオフ点を過ぎると電界の向きは逆転
し、チャネルからゲートへ向かう。
ス2の近傍では、ゲート電極4からチャネルに向かう
が、いわゆるピンチオフ点を過ぎると電界の向きは逆転
し、チャネルからゲートへ向かう。
ところで、強誘電体であるゲート絶縁膜の分極はこの
電界分布を反映し、ソースからドレインにかけて逆転し
た分布を示す。この状態で、すべての端子電圧を0にし
ても、強誘電体の性質により、分極はそのまま残存し、
ソース近傍には正の電位がかかり、ドレイン近傍では負
の電位がかかる。
電界分布を反映し、ソースからドレインにかけて逆転し
た分布を示す。この状態で、すべての端子電圧を0にし
ても、強誘電体の性質により、分極はそのまま残存し、
ソース近傍には正の電位がかかり、ドレイン近傍では負
の電位がかかる。
いいかえれば、ソース近傍では半導体表面は反転し易
く、ドレイン近傍では反転しにくい状態が形成される。
く、ドレイン近傍では反転しにくい状態が形成される。
次に、端子電圧としては、前記強誘電体の分極状態を
著しく変化させない程度の電圧を印加し、5極管動作さ
せると、先に5極管動作させた場合と同様に同じソース
・ドレインでは、通常の電流が流れるのに対し、ソース
・ドレインを入れ替えると、今度はソース近傍に反転し
にくい領域が存在するため、電流はほとんど流れなくな
る。
著しく変化させない程度の電圧を印加し、5極管動作さ
せると、先に5極管動作させた場合と同様に同じソース
・ドレインでは、通常の電流が流れるのに対し、ソース
・ドレインを入れ替えると、今度はソース近傍に反転し
にくい領域が存在するため、電流はほとんど流れなくな
る。
この結果、この装置では、一方向にのみ電流が流れ易
く、他方向には電流がほとんど流れなくなり、ソース・
ドレインに対し非対称な特性を有することになる。
く、他方向には電流がほとんど流れなくなり、ソース・
ドレインに対し非対称な特性を有することになる。
また、この半導体装置を3極管動作させて、強誘電体
の分極がゲートからチャネルに向かうよう一方向に揃え
れば、端子Aの入力電圧をそのまま端子Bに伝達するこ
とができる。
の分極がゲートからチャネルに向かうよう一方向に揃え
れば、端子Aの入力電圧をそのまま端子Bに伝達するこ
とができる。
このように、この半導体装置では、端子電圧を変化さ
せることにより、強誘電体の分極を自由に変えることが
でき、一方向性の伝達特性を持たせることもできるし、
従来素子のように両方向性をもたせることもできる。
せることにより、強誘電体の分極を自由に変えることが
でき、一方向性の伝達特性を持たせることもできるし、
従来素子のように両方向性をもたせることもできる。
また、本発明によれば、ソース(ビット線)からの書
き込みが可能である。通常のメチルセルの構成におい
て、ビット線容量は、ワード線(ゲート電極)より小さ
くなる。従ってビット線からの書き込み操作は、高速か
つ低消費電極で行うことができる。
き込みが可能である。通常のメチルセルの構成におい
て、ビット線容量は、ワード線(ゲート電極)より小さ
くなる。従ってビット線からの書き込み操作は、高速か
つ低消費電極で行うことができる。
(実施例) 以下、本発明の実施例について図面を参照しつつ詳細
に説明する。
に説明する。
第1図は、本発明実施例の半導体装置の構造を示す断
面図である。
面図である。
この半導体装置は、不純物濃度1×1016cm-3程度のp
型シリコン基板1の表面にゲート絶縁膜3としてのジル
コンチタン酸鉛(PZT:Pb(ZrxTi1-x)O3)3を介して形成
されたタングステン膜Wからなるゲート電極4と、n型
不純物領域からなるソース・ドレイン領域2A,2Bとから
構成されている。
型シリコン基板1の表面にゲート絶縁膜3としてのジル
コンチタン酸鉛(PZT:Pb(ZrxTi1-x)O3)3を介して形成
されたタングステン膜Wからなるゲート電極4と、n型
不純物領域からなるソース・ドレイン領域2A,2Bとから
構成されている。
次に、この半導体装置の製造工程について説明する。
また、不純物濃度1×1016cm-3程度のp型のシリコン
基板1内に、スパッタ法により膜厚10nmのジルコンチタ
ン酸鉛を堆積し、ついで、スパッタ法により膜厚400nm
のタングステン膜を堆積し、フォトリソ法および反応性
イオンエッチング法によってこれらをパターニングし、
ゲート絶縁膜3およびゲート電極4を形成する。
基板1内に、スパッタ法により膜厚10nmのジルコンチタ
ン酸鉛を堆積し、ついで、スパッタ法により膜厚400nm
のタングステン膜を堆積し、フォトリソ法および反応性
イオンエッチング法によってこれらをパターニングし、
ゲート絶縁膜3およびゲート電極4を形成する。
この後、このゲート電極4をマスクとしてヒ素イオン
を加速電圧40KeV、ドーズ量1×1015cm-2でイオン注入
し、ランプアニールによりヒ素イオンを活性化し、ソー
ス・ドレイン領域2A,2Bとなるn型不純物領域をセルフ
・アラインで形成する。
を加速電圧40KeV、ドーズ量1×1015cm-2でイオン注入
し、ランプアニールによりヒ素イオンを活性化し、ソー
ス・ドレイン領域2A,2Bとなるn型不純物領域をセルフ
・アラインで形成する。
そしてこのようにして形成された半導体装置のソース
・ドレイン領域2A,2Bのうち一方を入力端子(ソース)2
A、他方を出力端子(ドレイン)2Bとし、この入力端子2
A、出力端子2Bおよびゲート4に対し、それぞれ0V、5
V、3Vを印加し、5極管動作させた場合について考え
る。
・ドレイン領域2A,2Bのうち一方を入力端子(ソース)2
A、他方を出力端子(ドレイン)2Bとし、この入力端子2
A、出力端子2Bおよびゲート4に対し、それぞれ0V、5
V、3Vを印加し、5極管動作させた場合について考え
る。
チャネルからゲートへ向かう電界の向きは、第2図
(a)に示すように、入力端子(ソース)2Aの近傍で
は、ゲート4からチャネルへ向かうが、いわゆるピンチ
オフ点を過ぎると電界の向きは逆転し、チャネルからゲ
ートへ向かう。そして強誘電体の分極はこの電界の分布
を反映し、入力端子(ソース)からドレインにかけて逆
転した分布を示す。
(a)に示すように、入力端子(ソース)2Aの近傍で
は、ゲート4からチャネルへ向かうが、いわゆるピンチ
オフ点を過ぎると電界の向きは逆転し、チャネルからゲ
ートへ向かう。そして強誘電体の分極はこの電界の分布
を反映し、入力端子(ソース)からドレインにかけて逆
転した分布を示す。
この状態ですべての端子電圧を0にしても強誘電体の
性質により、分極状態は第2図(b)に示すように、そ
のまま残存し、入力端子(ソース)近傍は、正の電位と
なり、出力端子(ドレイン)近傍は負の電位を有するこ
とになる。
性質により、分極状態は第2図(b)に示すように、そ
のまま残存し、入力端子(ソース)近傍は、正の電位と
なり、出力端子(ドレイン)近傍は負の電位を有するこ
とになる。
この状態で、ゲート端子に3Vの電圧が印加されている
として、第3図(a)に示すように、入力端子2AにHレ
ベル(5V)からLレベル(0V)に一瞬変化するパルス電
圧が印加されるとき、あらかじめ5Vに設定されている出
力端子2Bの電位は、次に示すように変化する。
として、第3図(a)に示すように、入力端子2AにHレ
ベル(5V)からLレベル(0V)に一瞬変化するパルス電
圧が印加されるとき、あらかじめ5Vに設定されている出
力端子2Bの電位は、次に示すように変化する。
すなわち、入力端子2Aの印加電圧が5Vから0Vに下がる
とき、このトランジスタは5極管動作し、導通する。そ
して出力端子2Bの電圧は3V付近まで低下する。
とき、このトランジスタは5極管動作し、導通する。そ
して出力端子2Bの電圧は3V付近まで低下する。
一方、入力端子2Aの電圧が5Vにもどると、今度は出力
端子2Bがソースとなるため、トランジスタは導通せず、
出力電圧は3V付近に維持される。
端子2Bがソースとなるため、トランジスタは導通せず、
出力電圧は3V付近に維持される。
また、ゲート端子に3Vの電圧が印加されているとし
て、第3図(b)に示すように、入力端子2AにLレベル
(0V)からHレベル(5V)に一瞬変化するパルス電圧が
印加されるとき、あらかじめ0Vに設定されている出力端
子2Bの出力電圧は、次に示すように変化する。
て、第3図(b)に示すように、入力端子2AにLレベル
(0V)からHレベル(5V)に一瞬変化するパルス電圧が
印加されるとき、あらかじめ0Vに設定されている出力端
子2Bの出力電圧は、次に示すように変化する。
すなわち、書き込み操作は、第3図(a)および
(b)に示すようにしてなされる。第3図(a)におい
て入力電圧が0Vに下がる時、第2図(a)に示すように
強誘電体膜が不均一に分極し、例えば「1」の書き込み
が行われる。この状態ですべての端子電圧を0にして
も、第2図(b)に示すように分極状態は残る。一方第
3図(b)において入力電圧が5Vにあがる時、強誘電体
膜3は、第2図(a)および(b)に示したのとは逆の
方向に不均一に分極し、例えば「0」の書き込みが行わ
れる。この場合、入力電圧が0Vに下がったとき、すなわ
ち第2図(b)の状態のときは、その逆の時に比べ、し
きい値は低い。そして、強誘電体膜の分極を変化させな
いようなバイアスを印加してそのしきい値の差を読取る
ことによりデータを識別することができる。
(b)に示すようにしてなされる。第3図(a)におい
て入力電圧が0Vに下がる時、第2図(a)に示すように
強誘電体膜が不均一に分極し、例えば「1」の書き込み
が行われる。この状態ですべての端子電圧を0にして
も、第2図(b)に示すように分極状態は残る。一方第
3図(b)において入力電圧が5Vにあがる時、強誘電体
膜3は、第2図(a)および(b)に示したのとは逆の
方向に不均一に分極し、例えば「0」の書き込みが行わ
れる。この場合、入力電圧が0Vに下がったとき、すなわ
ち第2図(b)の状態のときは、その逆の時に比べ、し
きい値は低い。そして、強誘電体膜の分極を変化させな
いようなバイアスを印加してそのしきい値の差を読取る
ことによりデータを識別することができる。
すなわち、入力端子2Aの印加電圧が0Vから5Vに上がる
とき、このトランジスタは出力端子2Bをソースとして5
極管動作し、導通する。そして出力端子2Bの電圧は3Vま
で上昇する。
とき、このトランジスタは出力端子2Bをソースとして5
極管動作し、導通する。そして出力端子2Bの電圧は3Vま
で上昇する。
一方、入力端子2Aの電圧が0Vにもどると、今度は出力
端子2Bがソースとなるため、トランジスタは導通せず、
出力電圧は3V付近に維持される。
端子2Bがソースとなるため、トランジスタは導通せず、
出力電圧は3V付近に維持される。
このようにこの半導体装置は5極管領域で動作するこ
とになり、ゲート絶縁膜はソースからドレインにかけて
逆転した分極を示し、一方向性の制御素子として動作す
る。
とになり、ゲート絶縁膜はソースからドレインにかけて
逆転した分極を示し、一方向性の制御素子として動作す
る。
一方、ソース、ドレインおよびゲートに対し、それぞ
れ0V、1V、5Vを印加すると、ゲート絶縁膜は再び同一方
向に揃い、両方向性の伝達特性を持つようになる。
れ0V、1V、5Vを印加すると、ゲート絶縁膜は再び同一方
向に揃い、両方向性の伝達特性を持つようになる。
このように、各端子に印加する電圧を変化させること
で、強誘電体の分極を自由に変えることができ、第3図
(a)および第3図(b)に示したように一方向性の伝
達特性を持たせることもできるし、従来素子のように両
方向性を持たせることもできる。
で、強誘電体の分極を自由に変えることができ、第3図
(a)および第3図(b)に示したように一方向性の伝
達特性を持たせることもできるし、従来素子のように両
方向性を持たせることもできる。
なお、前記実施例では、ゲート絶縁膜として、ジルコ
ニウムチタン酸鉛を用いたが、チタン酸バリウム(BaTi
O3)、チタン酸鉛(PbTiO3)など、電界により分極し
て、ヒステリシスにより残留分極を有するものであれ
ば、他の強誘電体薄膜を用いてもよいことはいうまでも
ない。また、これら強誘電体薄膜のみならず、酸化シリ
コン膜などの絶縁膜との複合膜でもよい。
ニウムチタン酸鉛を用いたが、チタン酸バリウム(BaTi
O3)、チタン酸鉛(PbTiO3)など、電界により分極し
て、ヒステリシスにより残留分極を有するものであれ
ば、他の強誘電体薄膜を用いてもよいことはいうまでも
ない。また、これら強誘電体薄膜のみならず、酸化シリ
コン膜などの絶縁膜との複合膜でもよい。
また、強誘電体薄膜の形成に際し、前記実施例では、
スパッタ法を用いたが、他の方法を用いても良い。
スパッタ法を用いたが、他の方法を用いても良い。
さらにまた、ゲート電極としてはタングステン膜を用
いたが、必ずしもタングステン膜に限定されるものでは
なく、適宜変更可能である。
いたが、必ずしもタングステン膜に限定されるものでは
なく、適宜変更可能である。
以上説明してきたように、本発明の半導体装置によれ
ば、ゲート絶縁膜の少なくとも一部を、その分極方向が
前記高濃度不純物領域間で変化するように構成された強
誘電体薄膜で構成するようにしているため、単に3端子
の印加電圧を制御するのみで一方向性および両方向性の
素子を実現でき、多機能高密度集積回路を実現すること
ができる。
ば、ゲート絶縁膜の少なくとも一部を、その分極方向が
前記高濃度不純物領域間で変化するように構成された強
誘電体薄膜で構成するようにしているため、単に3端子
の印加電圧を制御するのみで一方向性および両方向性の
素子を実現でき、多機能高密度集積回路を実現すること
ができる。
また、本発明によれば、ビット線からの書き込みが可
能であり、高速かつ低消費電力でデータの書き込みを行
うことができる。
能であり、高速かつ低消費電力でデータの書き込みを行
うことができる。
第1図は本発明実施例の半導体装置を示す図、第2図
(a)および第2図(b)はそれぞれこの半導体装置の
電圧印加時および印加後のゲート絶縁膜の分極状態を示
す図、第3図(a)および第3図(b)は、それぞれこ
のトランジスタの動作例を示す図、第4図(a)および
第4図(b)は従来のMOSFETの等価回路図および構造を
示す図、第5図(a)および第5図(b)はトランジス
タに求められる動作特性の例を示す図である。 1……p型のシリコン基板、2A,2B……ソース・ドレイ
ン領域、3……ゲート絶縁膜、4……ゲート電極。
(a)および第2図(b)はそれぞれこの半導体装置の
電圧印加時および印加後のゲート絶縁膜の分極状態を示
す図、第3図(a)および第3図(b)は、それぞれこ
のトランジスタの動作例を示す図、第4図(a)および
第4図(b)は従来のMOSFETの等価回路図および構造を
示す図、第5図(a)および第5図(b)はトランジス
タに求められる動作特性の例を示す図である。 1……p型のシリコン基板、2A,2B……ソース・ドレイ
ン領域、3……ゲート絶縁膜、4……ゲート電極。
Claims (2)
- 【請求項1】第1の導電型を有する半導体基板の一主面
上に、相対向して配列された第2の導電型を有する一対
の高濃度不純物領域を有し、少なくとも一部が強誘電体
薄膜である絶縁膜とゲート電極とが該一対の高濃度不純
物領域に挟まれた半導体基板表面に順次積層された半導
体装置の駆動方法において、 前記ゲート電極にしきい値電圧を超える所定の電圧を印
加した状態で、該所定の電圧に比して高低の互いに異な
る電圧を前記一対の高濃度不純物領域に印加する5極管
動作を行って前記絶縁膜に形成される分極の分極方向を
前記一対の高濃度不純物領域間で変化させ、 前記絶縁膜は、前記5極管動作後に、前記分極方向の変
化に応じて異なった分極方向をもつ分極状態を保持する
ことを特徴とする半導体装置の駆動方法。 - 【請求項2】前記絶縁膜に保持される分極状態は、前記
5極管動作時に前記一対の高濃度不純物領域に対して印
加される高低の互いに異なる電圧の印加配置に対応して
形成され、 当該印加配置に対応して形成された分極状態の違いをデ
ータとして書き込むことを特徴とする請求項(1)記載
の半導体装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246405A JP2708194B2 (ja) | 1988-09-30 | 1988-09-30 | 半導体装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246405A JP2708194B2 (ja) | 1988-09-30 | 1988-09-30 | 半導体装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0294571A JPH0294571A (ja) | 1990-04-05 |
JP2708194B2 true JP2708194B2 (ja) | 1998-02-04 |
Family
ID=17148012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63246405A Expired - Fee Related JP2708194B2 (ja) | 1988-09-30 | 1988-09-30 | 半導体装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2708194B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3374216B2 (ja) * | 1991-10-26 | 2003-02-04 | ローム株式会社 | 強誘電体層を有する半導体素子 |
JPH11297942A (ja) | 1998-04-08 | 1999-10-29 | Nec Corp | 強誘電体メモリ装置およびその製造方法 |
JP2001135798A (ja) | 1999-11-10 | 2001-05-18 | Nec Corp | 強誘電体メモリおよび強誘電体メモリ製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5632464U (ja) * | 1979-08-17 | 1981-03-30 | ||
JPS5847864B2 (ja) * | 1981-01-20 | 1983-10-25 | 日本電信電話株式会社 | 電界効果トランジスタ |
JPS60113474A (ja) * | 1983-11-25 | 1985-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
-
1988
- 1988-09-30 JP JP63246405A patent/JP2708194B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0294571A (ja) | 1990-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0490240B1 (en) | Ferroelectric capacitor and method for forming local interconnection | |
JP3287460B2 (ja) | 電界効果トランジスタ | |
JP3692450B2 (ja) | 不揮発性ラッチ回路及びその駆動方法 | |
TW548825B (en) | Semiconductor device | |
US5768185A (en) | Non-volatile semiconductor memory of a metal ferroelectric field effect transistor | |
US6091621A (en) | Non-volatile multistate memory cell using a ferroelectric gate fet | |
US6787830B2 (en) | Semiconductor device and method for fabricating the same | |
WO2010131311A1 (ja) | 半導体メモリセルおよびその製造方法 | |
US6352864B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistors cells, and method for driving the same | |
JP3089671B2 (ja) | 半導体記憶装置 | |
KR0178817B1 (ko) | 상보형 금속 산화 반도체 인버터 저장 셀을 가진 반도체 메모리 장치 | |
US10354711B2 (en) | Dual mode memory system and method of working the same | |
JP2708194B2 (ja) | 半導体装置の駆動方法 | |
JP3131340B2 (ja) | 強誘電体記憶素子 | |
US6944044B2 (en) | Method for reading out or in a status from or to a ferroelectrical transistor of a memory cell and memory matrix | |
JP4042351B2 (ja) | 記憶装置 | |
US6205048B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same | |
JP2929909B2 (ja) | 電界効果型トランジスタ | |
JP2000349251A (ja) | 半導体装置 | |
JP2982652B2 (ja) | 半導体装置 | |
US7161202B2 (en) | Semiconductor memory device and method of reading data | |
JP2009283877A (ja) | 半導体記憶装置 | |
JP2006237776A (ja) | 強誘電体コンデンサラッチ回路 | |
WO1992002049A1 (en) | Semiconductor device | |
JP3095271B2 (ja) | 薄膜電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |