JP2708194B2

JP2708194B2 - 半導体装置の駆動方法

Info

Publication number: JP2708194B2
Application number: JP63246405A
Authority: JP
Inventors: 信吉見
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-09-30
Filing date: 1988-09-30
Publication date: 1998-02-04
Anticipated expiration: 2013-02-04
Also published as: JPH0294571A

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、半導体装置に係り、特に強誘電体を用いた
MOSトランジスタに関する。

（従来の技術） MOS型半導体集積回路で広く用いられている信号伝達
用素子として第４図（ａ）および第４図（ｂ）に等価回
路および断面図を示すようなMOSFETがある。

MOSFETは、例えばｐ型（第１の導電型）の半導体基板
１の一主面上に、相対向して配設されたｎ型（第２の導
電型）を有する一対の高濃度不純物領域からなるソース
・ドレイン領域2A,2Bと、これらソース・ドレイン領域2
A,2Bに挾まれた半導体基板表面にゲート絶縁膜３を介し
てゲート電極４が形成されてなるものである。

ここでノードＡの電圧は、ゲート電圧によってきまる
所定の値になったとき、トランジスタをオンすることに
より、他方のノードＢに伝達される。

この場合、MOSFETは、単にノードＡとノードＢを電気
的に接続するだけの作用をしている。

しかしながら、回路によっては第５図に示すように、
パルス信号のうちＨ（高い）レベルの信号のみ伝達した
り（第５図（ａ））、逆にＬ（低い）レベルの信号のみ
伝達したり（第５図（ｂ））する必要が生じる。

このような機能を有する素子を実現するには、複数個
のトランジスタを用いた回路を構成する必要があった。

（発明が解決しようとする課題）このように、従来、オンオフのみならず、複数のレベ
ルで信号を別々に制御しようとする場合、複数のトラン
ジスタを用いた複雑な回路構成をしなければならないと
いう問題があった。

本発明は、前記実情に鑑みてなされたもので、１つの
トランジスタで複合的な伝達機能を有する半導体装置を
提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）そこで本発明では、第１の導電型を有する半導体基板
の一主面上に、相対向して配設された第２の導電型を有
する一対の高濃度不純物領域と、これら高濃度不純物領
域に挾まれた半導体基板表面に順次積層された絶縁膜お
よび電極とからなる半導体装置において、前記絶縁膜の
少なくとも一部が強誘電体薄膜からなり、該強誘電体薄
膜が、その分極方向が前記高濃度不純物領域間で変化す
るように、前記一対の高濃度不純物領域には互いに異な
る電圧が印加されるとともに、前記ゲート電極には、こ
の半導体装置をオンすることのできる電圧が印加される
ように構成したことを特徴とする。

また、第１の導電型を有する半導体基板の一主面上
に、相対向して配設された第２の導電型を有する一対の
高濃度不純物領域と、これら高濃度不純物領域に挟まれ
た半導体基板表面に順次積層され、少なくとも一部が強
誘電体薄膜からなる絶縁膜とゲート電極とからなる半導
体装置を駆動するに際し、前記ゲート電極には、この半
導体装置をオンすることのできる電圧を印加し、データ
の書き込みに際しては、その分極方向が前記高濃度不純
物領域間で変化するように、前記一対の高濃度不純物領
域には互いに異なる電圧を印加することで駆動する。

すなわち、本発明では、上記半導体装置において、強
誘電体薄膜の分極が５極管動作に形成される電界分布に
よって形成されるように構成している。

（作用）上記構成の半導体装置は、基本的には、MOS型トラン
ジスタであって、ゲート絶縁膜に強誘電体を用いたもの
と考えられる。

この素子に５極管動作させた場合を考える。

チャネルからゲート電極に向かう電界の向きは、ソー
ス２の近傍では、ゲート電極４からチャネルに向かう
が、いわゆるピンチオフ点を過ぎると電界の向きは逆転
し、チャネルからゲートへ向かう。

ところで、強誘電体であるゲート絶縁膜の分極はこの
電界分布を反映し、ソースからドレインにかけて逆転し
た分布を示す。この状態で、すべての端子電圧を０にし
ても、強誘電体の性質により、分極はそのまま残存し、
ソース近傍には正の電位がかかり、ドレイン近傍では負
の電位がかかる。

いいかえれば、ソース近傍では半導体表面は反転し易
く、ドレイン近傍では反転しにくい状態が形成される。

次に、端子電圧としては、前記強誘電体の分極状態を
著しく変化させない程度の電圧を印加し、５極管動作さ
せると、先に５極管動作させた場合と同様に同じソース
・ドレインでは、通常の電流が流れるのに対し、ソース
・ドレインを入れ替えると、今度はソース近傍に反転し
にくい領域が存在するため、電流はほとんど流れなくな
る。

この結果、この装置では、一方向にのみ電流が流れ易
く、他方向には電流がほとんど流れなくなり、ソース・
ドレインに対し非対称な特性を有することになる。

また、この半導体装置を３極管動作させて、強誘電体
の分極がゲートからチャネルに向かうよう一方向に揃え
れば、端子Ａの入力電圧をそのまま端子Ｂに伝達するこ
とができる。

このように、この半導体装置では、端子電圧を変化さ
せることにより、強誘電体の分極を自由に変えることが
でき、一方向性の伝達特性を持たせることもできるし、
従来素子のように両方向性をもたせることもできる。

また、本発明によれば、ソース（ビット線）からの書
き込みが可能である。通常のメチルセルの構成におい
て、ビット線容量は、ワード線（ゲート電極）より小さ
くなる。従ってビット線からの書き込み操作は、高速か
つ低消費電極で行うことができる。

（実施例）以下、本発明の実施例について図面を参照しつつ詳細
に説明する。

第１図は、本発明実施例の半導体装置の構造を示す断
面図である。

この半導体装置は、不純物濃度１×10¹⁶cm^-3程度のｐ
型シリコン基板１の表面にゲート絶縁膜３としてのジル
コンチタン酸鉛（PZT:Pb(Zr_xTi_1-x)O₃）３を介して形成
されたタングステン膜Ｗからなるゲート電極４と、ｎ型
不純物領域からなるソース・ドレイン領域2A,2Bとから
構成されている。

次に、この半導体装置の製造工程について説明する。

また、不純物濃度１×10¹⁶cm^-3程度のｐ型のシリコン
基板１内に、スパッタ法により膜厚10nmのジルコンチタ
ン酸鉛を堆積し、ついで、スパッタ法により膜厚400nm
のタングステン膜を堆積し、フォトリソ法および反応性
イオンエッチング法によってこれらをパターニングし、
ゲート絶縁膜３およびゲート電極４を形成する。

この後、このゲート電極４をマスクとしてヒ素イオン
を加速電圧40KeV、ドーズ量１×10¹⁵cm^-2でイオン注入
し、ランプアニールによりヒ素イオンを活性化し、ソー
ス・ドレイン領域2A,2Bとなるｎ型不純物領域をセルフ
・アラインで形成する。

そしてこのようにして形成された半導体装置のソース
・ドレイン領域2A,2Bのうち一方を入力端子（ソース）2
A、他方を出力端子（ドレイン）2Bとし、この入力端子2
A、出力端子2Bおよびゲート４に対し、それぞれ0V、5
V、3Vを印加し、５極管動作させた場合について考え
る。

チャネルからゲートへ向かう電界の向きは、第２図
（ａ）に示すように、入力端子（ソース）2Aの近傍で
は、ゲート４からチャネルへ向かうが、いわゆるピンチ
オフ点を過ぎると電界の向きは逆転し、チャネルからゲ
ートへ向かう。そして強誘電体の分極はこの電界の分布
を反映し、入力端子（ソース）からドレインにかけて逆
転した分布を示す。

この状態ですべての端子電圧を０にしても強誘電体の
性質により、分極状態は第２図（ｂ）に示すように、そ
のまま残存し、入力端子（ソース）近傍は、正の電位と
なり、出力端子（ドレイン）近傍は負の電位を有するこ
とになる。

この状態で、ゲート端子に3Vの電圧が印加されている
として、第３図（ａ）に示すように、入力端子2AにＨレ
ベル（5V）からＬレベル（0V）に一瞬変化するパルス電
圧が印加されるとき、あらかじめ5Vに設定されている出
力端子2Bの電位は、次に示すように変化する。

すなわち、入力端子2Aの印加電圧が5Vから0Vに下がる
とき、このトランジスタは５極管動作し、導通する。そ
して出力端子2Bの電圧は3V付近まで低下する。

一方、入力端子2Aの電圧が5Vにもどると、今度は出力
端子2Bがソースとなるため、トランジスタは導通せず、
出力電圧は3V付近に維持される。

また、ゲート端子に3Vの電圧が印加されているとし
て、第３図（ｂ）に示すように、入力端子2AにＬレベル
（0V）からＨレベル（5V）に一瞬変化するパルス電圧が
印加されるとき、あらかじめ0Vに設定されている出力端
子2Bの出力電圧は、次に示すように変化する。

すなわち、書き込み操作は、第３図（ａ）および
（ｂ）に示すようにしてなされる。第３図（ａ）におい
て入力電圧が0Vに下がる時、第２図（ａ）に示すように
強誘電体膜が不均一に分極し、例えば「１」の書き込み
が行われる。この状態ですべての端子電圧を０にして
も、第２図（ｂ）に示すように分極状態は残る。一方第
３図（ｂ）において入力電圧が5Vにあがる時、強誘電体
膜３は、第２図（ａ）および（ｂ）に示したのとは逆の
方向に不均一に分極し、例えば「０」の書き込みが行わ
れる。この場合、入力電圧が0Vに下がったとき、すなわ
ち第２図（ｂ）の状態のときは、その逆の時に比べ、し
きい値は低い。そして、強誘電体膜の分極を変化させな
いようなバイアスを印加してそのしきい値の差を読取る
ことによりデータを識別することができる。

すなわち、入力端子2Aの印加電圧が0Vから5Vに上がる
とき、このトランジスタは出力端子2Bをソースとして５
極管動作し、導通する。そして出力端子2Bの電圧は3Vま
で上昇する。

一方、入力端子2Aの電圧が0Vにもどると、今度は出力
端子2Bがソースとなるため、トランジスタは導通せず、
出力電圧は3V付近に維持される。

このようにこの半導体装置は５極管領域で動作するこ
とになり、ゲート絶縁膜はソースからドレインにかけて
逆転した分極を示し、一方向性の制御素子として動作す
る。

一方、ソース、ドレインおよびゲートに対し、それぞ
れ0V、1V、5Vを印加すると、ゲート絶縁膜は再び同一方
向に揃い、両方向性の伝達特性を持つようになる。

このように、各端子に印加する電圧を変化させること
で、強誘電体の分極を自由に変えることができ、第３図
（ａ）および第３図（ｂ）に示したように一方向性の伝
達特性を持たせることもできるし、従来素子のように両
方向性を持たせることもできる。

なお、前記実施例では、ゲート絶縁膜として、ジルコ
ニウムチタン酸鉛を用いたが、チタン酸バリウム（BaTi
O₃）、チタン酸鉛（PbTiO₃）など、電界により分極し
て、ヒステリシスにより残留分極を有するものであれ
ば、他の強誘電体薄膜を用いてもよいことはいうまでも
ない。また、これら強誘電体薄膜のみならず、酸化シリ
コン膜などの絶縁膜との複合膜でもよい。

また、強誘電体薄膜の形成に際し、前記実施例では、
スパッタ法を用いたが、他の方法を用いても良い。

さらにまた、ゲート電極としてはタングステン膜を用
いたが、必ずしもタングステン膜に限定されるものでは
なく、適宜変更可能である。

〔発明の効果〕

以上説明してきたように、本発明の半導体装置によれ
ば、ゲート絶縁膜の少なくとも一部を、その分極方向が
前記高濃度不純物領域間で変化するように構成された強
誘電体薄膜で構成するようにしているため、単に３端子
の印加電圧を制御するのみで一方向性および両方向性の
素子を実現でき、多機能高密度集積回路を実現すること
ができる。

また、本発明によれば、ビット線からの書き込みが可
能であり、高速かつ低消費電力でデータの書き込みを行
うことができる。

【図面の簡単な説明】

第１図は本発明実施例の半導体装置を示す図、第２図
（ａ）および第２図（ｂ）はそれぞれこの半導体装置の
電圧印加時および印加後のゲート絶縁膜の分極状態を示
す図、第３図（ａ）および第３図（ｂ）は、それぞれこ
のトランジスタの動作例を示す図、第４図（ａ）および
第４図（ｂ）は従来のMOSFETの等価回路図および構造を
示す図、第５図（ａ）および第５図（ｂ）はトランジス
タに求められる動作特性の例を示す図である。１……ｐ型のシリコン基板、2A,2B……ソース・ドレイ
ン領域、３……ゲート絶縁膜、４……ゲート電極。

Claims

(57)【特許請求の範囲】

【請求項１】第１の導電型を有する半導体基板の一主面
上に、相対向して配列された第２の導電型を有する一対
の高濃度不純物領域を有し、少なくとも一部が強誘電体
薄膜である絶縁膜とゲート電極とが該一対の高濃度不純
物領域に挟まれた半導体基板表面に順次積層された半導
体装置の駆動方法において、前記ゲート電極にしきい値電圧を超える所定の電圧を印
加した状態で、該所定の電圧に比して高低の互いに異な
る電圧を前記一対の高濃度不純物領域に印加する５極管
動作を行って前記絶縁膜に形成される分極の分極方向を
前記一対の高濃度不純物領域間で変化させ、前記絶縁膜は、前記５極管動作後に、前記分極方向の変
化に応じて異なった分極方向をもつ分極状態を保持する
ことを特徴とする半導体装置の駆動方法。
【請求項２】前記絶縁膜に保持される分極状態は、前記
５極管動作時に前記一対の高濃度不純物領域に対して印
加される高低の互いに異なる電圧の印加配置に対応して
形成され、当該印加配置に対応して形成された分極状態の違いをデ
ータとして書き込むことを特徴とする請求項（１）記載
の半導体装置の駆動方法。