JP5440852B2 - Mfms型電界効果トランジスタ及び強誘電体メモリ装置 - Google Patents

Mfms型電界効果トランジスタ及び強誘電体メモリ装置 Download PDF

Info

Publication number
JP5440852B2
JP5440852B2 JP2009541206A JP2009541206A JP5440852B2 JP 5440852 B2 JP5440852 B2 JP 5440852B2 JP 2009541206 A JP2009541206 A JP 2009541206A JP 2009541206 A JP2009541206 A JP 2009541206A JP 5440852 B2 JP5440852 B2 JP 5440852B2
Authority
JP
Japan
Prior art keywords
ferroelectric
electrode layer
mfms
layer
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009541206A
Other languages
English (en)
Other versions
JP2010514154A (ja
Inventor
ビョン−ウン パク,
Original Assignee
ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション filed Critical ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション
Priority claimed from PCT/KR2007/002881 external-priority patent/WO2008072826A1/en
Publication of JP2010514154A publication Critical patent/JP2010514154A/ja
Application granted granted Critical
Publication of JP5440852B2 publication Critical patent/JP5440852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、構造が簡単でデータ保持特性に優れたMFMS(Metal−Ferroelectric−Metal−Semiconductor)型電界効果トランジスタ及び強誘電体メモリ装置に関する。
最近、強誘電物質を用いてトランジスタまたはメモリ装置を具現する研究が盛んになってきた。図1は、強誘電体を用いたMFS(Metal−Ferroelectric−Semiconductor)型メモリ装置の典型的な構造を示す断面図である。
図1において、シリコン基板1の所定領域にソース及びドレイン領域2、3が形成され、ソース及びドレイン領域2、3の間のチャネル領域4上に強誘電体膜または強誘電体層5が形成される。この場合、強誘電体層5としては、例えばPZT(PbZrTi1−x)、SBT(SrBiTa)、BLT((Bi,La)Ti12)などの強誘電の特徴を有する無機物が用いられる。そして、ソース及びドレイン領域2、3と強誘電体層5の上側には、それぞれ金属材質のソース電極6、ドレイン電極7及びゲート電極8が形成される。
このような強誘電体メモリは、ゲート電極8を介して印加される電圧によって強誘電体層5が分極特性を示し、分極によってソース領域2及びドレイン領域3の間に導電チャネルが形成され、ソース電極6とドレイン電極7との間に電流が流れる。特に、この構造ではゲート電極8を介して印加される電圧を遮断した場合にも強誘電体層5の分極特性が持続的に維持される。従って、このような構造は、別のキャパシタを備えることなく、一つのトランジスタのみで不揮発性メモリを構成できる点が注目されている。
しかし前述のような強誘電体メモリは次のような問題点がある。すなわち、シリコン基板1上に強誘電体層5を直接形成するので、強誘電体層5の形成時に強誘電体層5とシリコン基板1との境界面に低品質の遷移層が形成され、強誘電体層5のうちPb、Biのような元素がシリコン基板1中に拡散し、高品質の強誘電体層が形成され難くなる。従って、強誘電体層5の分極特性、言い換えれば強誘電体メモリのデータ保持時間が極端に短くなってしまう。
このような問題点に対して、図2に示すように、シリコン基板1と強誘電体層5との間に主に酸化物よりなるバッファ層20を形成したいわいるMFIS(Metal−Ferroelectric−Insulator−Semiconductor)構造が提案されている。
しかし、このMFIS型強誘電体メモリは、バッファ層20の生成のため追加の製造工程を必要とし、強誘電体層5と基板1との間のバッファ層20の減分極電界(depolarization field)によって、強誘電体層5の分極特性が劣化し、データ保持特性が低下するとの問題点がある。
すなわち、図3は、MFIS構造におけるゲート電極8に印加されるゲート電圧を遮断した状態の等価回路である。図3に示すように、キャパシタ(C1)は強誘電体層5に対応し、キャパシタ(C2)はバッファ層20に対応する。一般に誘電物質よりなる誘電体層の場合、外部から印加される電圧が遮断されれば、内部電位が”0”に設定される。ところが、強誘電物質の場合は、自発分極によって、外部電圧が遮断されても一定の分極値(Q)を有する。すなわち、図3の等価回路において、強誘電体層5に対応するキャパシタ(C1)にはQに相当する分極値が存在する。
従って、直列接続のキャパシタ(C1、C2)を含む閉ループにおいてキャパシタ(C2)にはキャパシタ(C1)の分極値(Q)を相殺させて閉ループを全体として”0”電位にさせるための逆分極電界が形成される。そして、このような逆分極電界はキャパシタ(C1)による分極電界と反対方向になるので、キャパシタ(C1)の分極値(Q)が持続的に劣化する現象が発生する。
図2に示すMFIS型強誘電体メモリは、前述のように、バッファ層20による減分極電界によって強誘電体層5の分極特性が劣ったものとなり、データ保持特性が低下する。実験室水準で作られた優れた結果物の場合でも、データ保持時間が30日を越えるものがない実情にある。
本発明は、このような事情に鑑みてなされたもので、その目的は構造が簡単でデータ保持特性に優れた電界効果トランジスタ及び強誘電体メモリ装置を提供することにある。
この目的を達成するため、本発明によるMFMS型電界効果トランジスタは、ソース及びドレイン領域とその間にチャネル領域が形成される基板と、前記基板のチャネル領域の上側に形成される下部電極層と、前記下部電極層上に形成される強誘電体層と、前記強誘電体層上に形成される上部電極層と、を備えて構成され、前記下部電極層が接地電極であり、前記上部電極層がデータ電極であり、前記強誘電体層が、酸化物強誘電体、高分子強誘電体、フッ化物強誘電体及び強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するPVDFであり、前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とする。
また、本発明によるMFMS型強誘電体メモリ装置は、ソース及びドレイン領域とその間にチャネル領域が形成される基板と、前記基板のチャネル領域の上側に形成される下部電極層と、前記下部電極層上に形成される強誘電体層と、前記強誘電体層上に形成される上部電極層と、を備えて構成され、前記下部電極層がデータ電極であり、前記上部電極層が接地電極であり、前記強誘電体層が酸化物強誘電体、高分子強誘電体、フッ化物強誘電体または強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するPVDFであり、前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とする。
前記下部電極及び上部電極層は、金、銀、アルミニウム、プラチナム、酸化インジウムスズ(ITO)、ストロンチウムチタネート化合物(SrTiO)、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材にする、ポリアニリン、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホネート)(略称:PEDOT/PSS)の混合物や化合物または多層物を含む全ての導電性金属及び金属酸化物と導電性有機物のうち少なくとも一つを含んで構成されることが好ましい。
前記強誘電体層は、酸化物強誘電体、高分子強誘電体、フッ化物強誘電体、及び強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成されることが好ましい。
前記酸化物強誘電体がPZT(PbZrTi1−x)、BaTiO、PbTiOを含むペロブスカイト(Perovskite)強誘電体、LiNbO、LiTaOを含むシュードイルメナイト(Pseudo−ilmenite)強誘電体、PbNb、BaNaNb15を含むタングステン−青銅(TB)強誘電体、SBT(SrBiTa)、BLT((Bi,La)Ti12)、BiTi12を含むビスマス層構造の強誘電体、LaTiを含むパイロクロア(Pyrochlore)、Y、Er、Ho、Tm、Yb、Luの希土類元素(R)を含むRMnO、PGO(PbGe11)及びBFO(BiFeO)のうち少なくとも一つを含むことが好ましい。
前記高分子強誘電体がポリビニリデンフロライド(PVDF)、このPVDFを含む重合体、共重合体、または三元共重合体が用いられ、その他の奇数のナイロン、シアノ重合体及びこれらの重合体や共重合体のうち少なくとも一つを含むことが好ましい。
前記強誘電体半導体がCdZnTe、CdZnS、CdZnSe、CdMnS、CdFeS、CdMnSe及びCdFeSeを含む2−6族化合物のうち少なくとも一つを含むことが好ましい。
以上説明したように、本発明によれば、構造が簡単でデータ保持特性に優れ、1T構造(1つのトランジスタ)の不揮発性メモリセルを構成できる。
従来のMFS(Metal−Ferroelectric−Semiconductor)型の強誘電体メモリ装置の構造を示す断面図である。 従来のMFIS(Metal−Ferroelectric−Insulator−Semiconductor)型強誘電体メモリ装置の構造を示す断面図である。 図2に示す従来構造の問題点を説明するための図である。 本発明によるMFMS(Metal−Ferroelectric−Metal−Semiconductor)構造を有する電界効果トランジスタまたは強誘電体メモリ装置の断面図である。
以下、添付図面を参照して、本発明の実施の形態を説明する。実施の形態は、本発明の一つの好ましい例であり、本発明を制限するものではない。本発明は、技術思想を逸脱しない範囲で多様に実施することができる。
図4は、本発明の一実施の形態で、電界効果トランジスタまたは強誘電体メモリ装置の断面図である。本発明に係る強誘電体メモリ装置は、従来のMFS(Metal−Ferroelectric−Semiconductor)構造やMFIS(Metal−Ferroelectric−Insulator−Semiconductor)構造とは違って、MFMS(Metal−Ferroelectric−Metal−Semiconductor)構造を有する。
図4において、シリコン基板1の所定領域にはソース及びドレイン領域2、3が形成され、該ソース及びドレイン領域2、3の間のチャネル領域4上には下部電極層として、例えばデータ電極30が形成される。データ電極30は、後述する強誘電体層31に分極電圧を形成するためのものである。データ電極30としては、例えば金、銀、アルミニウム、プラチナム、インジウムスズ化合物(ITO)、ストロンチウムチタネート化合物(SrTiO)や、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、例えばポリアニリン、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホネート)(略称:PEDOT/PSS)などの混合物や化合物または多層物などを含む全ての導電性金属及び金属酸化物と導電性有機物が用いられる。
強誘電体層31は、データ電極30の上に形成される。強誘電体層31は強誘電を有する酸化物強誘電体、高分子強誘電体、BMF(BaMgF)などのフッ化物強誘電体、強誘電体半導体などが使用できる。
酸化物強誘電体としては、例えばPZT(PbZrTi1−x),BaTiO、PbTiOなどのペロブスカイト(Perovskite)強誘電体、LiNbO、LiTaOなどのシュードイルメナイト(Pseudo−ilmenite)強誘電体、PbNb、BaNaNb15などのタングステン−青銅(TB)強誘電体、SBT(SrBiTa)、BLT((Bi,La)Ti12)、BiTi12などのビスマス層構造の強誘電体及びLaTiなどのパイロクロア(Pyrochlore)強誘電体とこれら強誘電体の固溶体をはじめ、Y、Er、Ho、Tm、Yb、Luなどの希土類元素(R)を含むRMnOとPGO(PbGe11)、BFO(BiFeO)などが用いられる。
高分子強誘電体としては、例えばポリビニリデンフロライド(PVDF)や、PVDFを含む重合体、共重合体、または三元共重合体が用いられる。そのほかには、ナイロン、シアノ重合体及びこれらの重合体や共重合体が用いられる。強誘電体層31は、β状の結晶構造を有するPVDFが好ましい。
強誘電体半導体としては、CdZnTe、CdZnS、CdZnSe、CdMnS、CdFeS、CdMnSe及びCdFeSeなどの2−6族化合物が用いられる。
次いで、強誘電体層31上には、例えば接地電極32が上部電極層として形成される。接地電極32はデータ電極30と同じく、例えば金、銀、アルミニウム、プラチナム、インジウムスズ化合物(ITO)、ストロンチウムチタネート化合物(SrTiO)や、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、例えばポリアニリン、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホネート)(略称:PEDOT/PSS)などの混合物や化合物または多層物などを含む全ての導電性金属及び金属酸化物と導電性有機物が用いられる。
特に、基板1上に多数のメモリセルを構成する場合、データ電極30と接地電極32は相互交差しつつ延長配列され、データ電極30と接地電極32の選択を通じて交差地点に配置されるメモリセルを選択できるように構成される。
この構造では、接地電極32を接地側に結合した状態で、データ電極30を通じて所定の電圧を印加し、強誘電体層31に分極を形成する。強誘電体層31に分極が形成されると、その分極特性によってソース領域2とドレイン領域3との間のチャネル領域4にチャネルが形成される、あるいは形成されなくなる。そして、このように形成されたチャネルを介してソース領域2及びドレイン領域3の間に電流が流れるまたは遮断されて、トランジスタとして機能する。
このトランジスタを用いてメモリセルまたはメモリセルアレイを構成するには、ドレイン電極7に一定電圧を印加すると共に、ソース電極6を接地させた状態でトランジスタが導通状態であるか非導通状態であるかに基づき、該当メモリセルに保存されているデータが”1”なのか”0”なのかを判定する。従って、この構造では、1T(one−transistor)構造で、1つのメモリセルを構成できる。
この構造では、強誘電体層31とシリコン基板1が直接には接触せず、データ電極30を通じて結合する。従って、強誘電体層31の形成時、強誘電体層31とシリコン基板1との境界面に低品質の遷移層が形成されるとの問題は出ない。また、この構造では、強誘電体層31と基板1との間にバッファ層が形成されないので、例えば減分極電界による分極特性の劣化によってデータ保持特性が低下するとの問題も発生しない。
本発明はこの実施の形態に限定されるものではない。例えば、下部電極層をデータ電極30、上部電極層を接地電極32として説明したが、下部電極層を接地電極32として、上部電極層をデータ電極30として使用することも可能である。
本発明は、データ保持特性に優れたMFMS型の電界効果トランジスタまたはMFMS型の強誘電体メモリ装置として好適である。
1 シリコン基板
2 ソース領域
3 ドレイン領域
4 チャネル領域
5 強誘電体層
6 ソース電極
7 ドレイン電極
8 ゲート電極
30 データ電極
31 強誘電体層
32 接地電極

Claims (10)

  1. ソース及びドレイン領域とその間にチャネル領域が形成される基板と、
    前記基板のチャネル領域の上側に形成される下部電極層と、
    前記下部電極層上に形成される強誘電体層と、
    前記強誘電体層上に形成される上部電極層と、を備えて構成され、
    前記下部電極層がデータ電極であり、
    前記上部電極層が接地電極であり、
    前記強誘電体層が酸化物強誘電体、高分子強誘電体、フッ化物強誘電体または強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、
    前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するPVDFであり、
    前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とするMFMS型強誘電体メモリ装置。
  2. 前記下部電極及び上部電極層が金、銀、アルミニウム、プラチナム、酸化インジウムスズ(ITO)、ストロンチウムチタネート化合物(SrTiO)、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、ポリアニリン、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホネート)(PEDOT/PSS)の混合物や化合物または多層物を含む全ての導電性金属及び金属酸化物と導電性有機物のうち少なくとも一つを含んで構成されることを特徴とする請求項1に記載のMFMS型強誘電体メモリ装置。
  3. 前記酸化物強誘電体が、PZT(PbZrTi1−x)、BaTiO、PbTiOを含むペロブスカイト(Perovskite)強誘電体、LiNbO、LiTaOを含むシュードイルメナイト(Pseudo−ilmenite)強誘電体、PbNb、BaNaNb15を含むタングステン−青銅(TB)強誘電体、SBT(SrBiTa)、BLT((Bi,La)Ti12)、BiTi12を含むビスマス層構造の強誘電体、LaTiを含むパイロクロア(Pyrochlore)またはY、Er、Ho、Tm、Yb、Luの希土類元素(R)を含むRMnO、PGO(PbGe11)及びBFO(BiFeO)のうち少なくとも一つを含むことを特徴とする請求項1に記載のMFMS型強誘電体メモリ装置。
  4. 前記高分子強誘電体が、ポリビニリデンフロライド(PVDF)、このPVDFを含む重合体、共重合体、または三元共重合体が用いられ、その他奇数のナイロン、シアノ重合体及びこれらの重合体や共重合体のうち少なくとも一つを含むことを特徴とする請求項1に記載のMFMS型強誘電体メモリ装置。
  5. 前記強誘電体半導体がCdZnTe、CdZnS、CdZnSe、CdMnS、CdFeS、CdMnSe及びCdFeSeを含む2−6族化合物のうち少なくとも一つを含むことを特徴とする請求項1に記載のMFMS型強誘電体メモリ装置。
  6. ソース及びドレイン領域とその間にチャネル領域が形成される基板と、
    前記基板のチャネル領域の上側に形成される下部電極層と、
    前記下部電極層上に形成される強誘電体層と、
    前記強誘電体層上に形成される上部電極層と、を備えて構成され、
    前記下部電極層が接地電極であり、
    前記上部電極層がデータ電極であり、
    前記強誘電体層が、酸化物強誘電体、高分子強誘電体、フッ化物強誘電体及び強誘電体半導体とこれら強誘電体の固形体のうち一つを含んで構成され、
    前記強誘電体層が高分子強誘電体で、β状の結晶構造を有するPVDFであり、
    前記下部電極層と上部電極層は、相互直交方向に延びて配設されることを特徴とするMFMS型電界効果トランジスタ。
  7. 前記下部電極及び上部電極層が、金、銀、アルミニウム、プラチナム、酸化インジウムスズ(ITO)、ストロンチウムチタネート化合物(SrTiO)、その他の伝導性金属酸化物とこれらの合金及び化合物、または伝導性重合体を基材として用いる、ポリアニリン、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホネート)(PEDOT/PSS)の混合物や化合物または多層物を含む全ての導電性金属または金属酸化物と導電性有機物のうち少なくとも一つを含んで構成されることを特徴とする請求項6に記載のMFMS型電界効果トランジスタ。
  8. 前記酸化物強誘電体がPZT(PbZrTi1−x)、BaTiO、PbTiOを含むペロブスカイト(Perovskite)強誘電体、LiNbO、LiTaOを含むシュードイルメナイト(Pseudo−ilmenite)強誘電体、 PbNb、BaNaNb15を含むタングステン−青銅(TB)強誘電体、SBT(SrBiTa)、BLT((Bi,La)Ti12)、BiTi12を含むビスマス層構造の強誘電体、LaTiを含むパイロクロア(Pyrochlore)またはY、Er、Ho、Tm、Yb、Luなどの希土類元素(R)を含むRMnO、PGO(PbGe11)及びBFO(BiFeO)のうち少なくとも一つを含むことを特徴とする請求項6に記載のMFMS型電界効果トランジスタ。
  9. 前記高分子強誘電体が、ポリビニリデンフロライド(PVDF)、該PVDFを含む重合体、共重合体、または三元共重合体が用いられ、その他奇数のナイロン、シアノ重合体及びこれらの重合体や共重合体のうち少なくとも一つを含むことを特徴とする請求項6に記載のMFMS型電界効果トランジスタ。
  10. 前記強誘電体半導体が、CdZnTe、CdZnS、CdZnSe、CdMnS、CdFeS、CdMnSe及びCdFeSeを含む2−6族化合物のうち少なくとも一つを含むことを特徴とする請求項6に記載のMFMS型電界効果トランジスタ。
JP2009541206A 2006-12-13 2007-06-14 Mfms型電界効果トランジスタ及び強誘電体メモリ装置 Expired - Fee Related JP5440852B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20060127494 2006-12-13
KR10-2006-0127494 2006-12-13
KR1020070057534A KR100866314B1 (ko) 2006-12-13 2007-06-12 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
KR10-2007-0057534 2007-06-12
PCT/KR2007/002881 WO2008072826A1 (en) 2006-12-13 2007-06-14 Mfms-fet and mfms-ferroelectric memory device

Publications (2)

Publication Number Publication Date
JP2010514154A JP2010514154A (ja) 2010-04-30
JP5440852B2 true JP5440852B2 (ja) 2014-03-12

Family

ID=39802385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009541206A Expired - Fee Related JP5440852B2 (ja) 2006-12-13 2007-06-14 Mfms型電界効果トランジスタ及び強誘電体メモリ装置

Country Status (2)

Country Link
JP (1) JP5440852B2 (ja)
KR (1) KR100866314B1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169406B2 (ja) * 1991-11-11 2001-05-28 ローム株式会社 不揮発性半導体記憶装置
JPH07335770A (ja) * 1994-06-06 1995-12-22 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP4080050B2 (ja) * 1997-03-07 2008-04-23 シャープ株式会社 強誘電体メモリセル、半導体構造およびそれらの製造方法
JPH1140767A (ja) 1997-07-16 1999-02-12 Sanyo Electric Co Ltd 誘電体素子及びその製造方法
KR100362169B1 (ko) * 1999-10-18 2002-11-23 한국전자통신연구원 비파괴독출형 전계효과트랜지스터 및 그 제조방법
US7186380B2 (en) * 2002-07-01 2007-03-06 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
US7205595B2 (en) * 2004-03-31 2007-04-17 Intel Corporation Polymer memory device with electron traps
KR100966301B1 (ko) * 2005-05-11 2010-06-28 서울시립대학교 산학협력단 강유전체 메모리장치의 제조방법
US20080128682A1 (en) * 2005-05-11 2008-06-05 University Of Seoul Foundation Of Industry- Academic Cooperation Ferrodielectric Memory Device And Method For Manufacturing The Same

Also Published As

Publication number Publication date
JP2010514154A (ja) 2010-04-30
KR20080055589A (ko) 2008-06-19
KR100866314B1 (ko) 2008-11-03

Similar Documents

Publication Publication Date Title
Ishiwara Ferroelectric random access memories
KR100603670B1 (ko) 강유전체 또는 일렉트릿 메모리 회로
Eshita et al. Ferroelectric random access memory (FRAM) devices
JP2002043538A (ja) 不揮発性半導体記憶装置
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
JP5440803B2 (ja) Mfms型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法
JP5081069B2 (ja) 半導体記憶装置
US7619268B2 (en) Fast remanent resistive ferroelectric memory
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
WO2009054707A2 (en) Mfms-fet, ferroelectric memory device, and methods of manufacturing the same
JP5440852B2 (ja) Mfms型電界効果トランジスタ及び強誘電体メモリ装置
US7126176B2 (en) Memory cell
US20080027196A1 (en) Organic Material For Ferroelectric Semiconductor Device
JP2004311512A (ja) 多値情報記憶素子、その使用方法およびその製造方法
CN1181553C (zh) 非易失性半导体存储装置
KR20130021534A (ko) 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
KR101418593B1 (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
KR20080077058A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
WO2008072826A1 (en) Mfms-fet and mfms-ferroelectric memory device
US20230099330A1 (en) Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR101286718B1 (ko) 메모리 장치
JP3507038B2 (ja) 強誘電体不揮発性記憶装置
WO2008082044A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees