KR20130021534A - 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법 - Google Patents
엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법 Download PDFInfo
- Publication number
- KR20130021534A KR20130021534A KR1020110083840A KR20110083840A KR20130021534A KR 20130021534 A KR20130021534 A KR 20130021534A KR 1020110083840 A KR1020110083840 A KR 1020110083840A KR 20110083840 A KR20110083840 A KR 20110083840A KR 20130021534 A KR20130021534 A KR 20130021534A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- forming
- layer
- buffer layer
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 74
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 30
- 229940070527 tourmaline Drugs 0.000 claims description 26
- 229910052613 tourmaline Inorganic materials 0.000 claims description 26
- 239000011032 tourmaline Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000843 powder Substances 0.000 claims description 21
- 229910052742 iron Inorganic materials 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 20
- 239000011259 mixed solution Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 230000007704 transition Effects 0.000 abstract description 5
- 230000010287 polarization Effects 0.000 description 29
- 239000003990 capacitor Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 8
- 229910052797 bismuth Inorganic materials 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 239000007769 metal material Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 4
- 239000002033 PVDF binder Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 3
- 229910020684 PbZr Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- -1 CdZnTe Chemical class 0.000 description 1
- 229910004611 CdZnTe Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 125000004093 cyano group Chemical group *C#N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001897 terpolymer Polymers 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 구조가 간단하고 데이터 유지특성이 우수한 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법에 관한 것이다. 본 발명에 따른 MFIS형 메모리 장치는 기판과, 상기 기판에 형성되는 소스 및 드레인 영역, 상기 소스 영역과 드레인 영역의 사이에 형성되는 채널 영역, 상기 채널 영역에 대응되는 기판의 상측에 형성되는 버퍼층, 상기 버퍼층의 상측에 형성되는 강유전체층, 상기 소스 및 드레인 영역과 강유전체층의 상측에 각각 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 구비하고, 상기 버퍼층은 전기석을 포함하는 물질로 구성되는 것을 특징으로 한다.
Description
본 발명은 구조가 간단하고 데이터 유지특성이 우수한 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법에 관한 것이다.
현재 강유전물질을 이용하여 트랜지스터 또는 메모리 장치를 구현하고자 하는 연구가 많이 이루어지고 있다. 도 1은 강유전체를 이용한 MFS(Metal-Ferroelectric-Semiconductor)형 메모리 장치의 전형적인 구조를 나타낸 단면도이다.
도 1에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체막 또는 강유전체층(5)이 형성된다. 이때 강유전체층(5)으로서는 예컨대 PZT(PbZrxTi1-xO3), SBT(SrBi2Ta2O9), BLT((Bi, La)4Ti3O12) 등의 강유전특징을 갖는 무기물이 이용된다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
상기한 구조로 된 강유전체 메모리는 게이트 전극(8)을 통해 인가되는 전압에 따라 강유전층(5)이 분극특성을 나타내고, 이러한 분극특성에 의해 소오스영역(2) 및 드레인영역(3)간에 도전채널이 형성되어 소오스전극(6)과 드레인전극(7)간에 전류가 흐르게 된다. 특히, 상기 구조에서는 게이트 전극(8)을 통해 인가되는 전압을 차단하는 경우에도 강유전체층(5)의 분극특성이 지속적으로 유지된다. 따라서, 상기한 구조는 별도의 캐패시터를 구비하지 않고서도 단지 하나의 트랜지스터만으로 비휘발성 메모리를 구성할 수 있는 구조로서 주목받고 있다.
그러나, 상기한 구조로 된 강유전체 메모리에 있어서는 다음과 같은 문제가 있게 된다. 즉, 실리콘 기판(1)상에 강유전체층(5)을 직접적으로 형성하게 되면 강유전체층(5)의 형성시에 강유전체층(5)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되고, 강유전체층(5) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)중에 확산됨으로써 고품질의 강유전체층을 형성하기 어렵게 된다. 그러므로, 강유전체층(5)의 분극특성, 다시 말하면 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다.
따라서, 상기한 문제점을 고려하여 최근에는 도 2에 나타낸 바와 같이 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성하는 이른 바 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조가 제안된 바 있다.
그러나, 상기한 MFIS형 강유전체 메모리는 버퍼층(20)에 의한 의한 감분극 전계(depolarization field)에 의해 강유전체층(5)의 분극 특성이 열화됨으로써 데이터 유지 특성이 저하되는 문제가 있게 된다.
즉, 도 3은 MFIS 구조에 있어서 게이트 전극(8)으로 인가되는 게이트 전압을 차단한 상태에서의 등가회로를 나타낸 회로도이다. 도 3에서 캐패시터(C1)는 강유전체층(5), 캐패시터(C2)는 버퍼층(20)에 대응되는 것이다. 일반적으로 유전물질로 이루어지는 유전체층의 경우에는 외부에서 인가되는 전압이 차단되면 내부 전위가 "0"으로 설정된다. 그런데, 강유전 물질의 경우에는 그 자발분극에 의해 외부 전압이 차단되는 경우에도 일정한 분극값(Q)을 갖게 된다. 즉, 도 3의 등가회로에 있어서, 강유전체층(5)에 대응되는 캐패시터(C1)에는 Q에 상당하는 분극값이 존재한다.
따라서, 직렬 접속의 캐패시터(C1, C2)를 포함하는 폐루프에서 캐패시터(C2)에는 캐패시터(C1)의 분극값(Q)을 상쇄시켜서 폐루프를 전체적으로 "0"전위로 만들기 위한 역분극 전계가 형성된다. 그리고, 이러한 역분극 전계는 캐패시터(C1)에 의한 분극 전계와 반대 방향이 되므로, 캐패시터(C1)의 분극값(Q)이 지속적으로 열화되는 현상이 발생된다.
도 2에 나타낸 MFIS형 강유전체 메모리에 있어서는 상기한 바와 같이, 버퍼층(20)에 의한 감분극 전계에 의해 강유전체층(5)의 분극 특성이 열화되어 데이터 유지 특성이 저하됨으로써 현재 실험실수준에 만들어진 우수한 결과물의 경우에도 데이터 유지시간이 30일을 넘지 못하고 있는 실정이다.
본 발명은 상기한 사정을 감안해서 창출한 것으로서, 데이터 유지특성이 우수한 MFIS형 강유전체 메모리 장치 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 MFIS구조를 갖는 전계효과 트랜지스터 및 그 제조방법을 제공함에 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 MFIS형 강유전체 메모리 장치는 기판과, 상기 기판에 형성되는 소스 및 드레인 영역, 상기 소스 영영과 드레인 영역의 사이에 형성되는 채널 영역, 상기 채널 영역에 대응되는 기판의 상측에 형성되는 버퍼층, 상기 버퍼층의 상측에 형성되는 강유전체층, 상기 소스 및 드레인 영역과 강유전체층의 상측에 각각 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 구비하고, 상기 버퍼층은 전기석을 포함하는 물질로 구성되는 것을 특징으로 한다.
또한 상기 버퍼층을 구성하는 물질이 철 또는 영구자석 분말을 추가로 포함하는 것을 특징으로 한다.
또한 상기 강유전체층이 무기물 강유전 물질로 구성되는 것을 특징으로 한다.
또한 상기 강유전 물질이 금속을 추가로 포함하여 구성되는 것을 특징으로 한다.
또한 상기 금속이 철인 것을 특징으로 한다.
또한 상기 강유전체층이 유기물 강유전 물질로 구성되는 것을 특징으로 한다.
또한 상기 강유전 물질이 금속을 추가로 포함하여 구성되는 것을 특징으로 한다.
또한 상기 금속이 철인 것을 특징으로 한다.
또한 상기 강유전체층이 무기물 강유전 물질과 유기물 강유전 물질의 혼합물로 구성되는 것을 특징으로 한다.
또한 상기 강유전 물질이 금속을 추가로 포함하여 구성되는 것을 특징으로 한다.
또한 상기 금속이 철인 것을 특징으로 한다.
본 발명의 제2 관점에 따른 MFIS형 전계효과 트랜지스터는 기판과, 상기 기판에 형성되는 소스 및 드레인 영역, 상기 소스 영역과 드레인 영역의 사이에 형성되는 채널 영역, 상기 채널 영역에 대응되는 기판의 상측에 형성되는 버퍼층, 상기 버퍼층의 상측에 형성되는 강유전체층, 상기 소스 및 드레인 영역과 강유전체층의 상측에 각각 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 구비하고, 상기 버퍼층은 전기석을 포함하는 물질로 구성되는 것을 특징으로 한다.
또한 상기 버퍼층을 구성하는 물질이 철 또는 영구자석 분말을 추가로 포함하는 것을 특징으로 한다.
또한 상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 또는 무기물 강유전 물질과 유기물 강유전 물질의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 한다.
또한 상기 강유전체층이 금속을 추가로 포함하여 구성되는 것을 특징으로 한다.
또한 상기 금속이 철인 것을 특징으로 한다.
본 발명의 제3 관점에 따른 MFIS형 강유전체 메모리 장치의 제조방법은 반도체 기판을 준비하는 단계와, 상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석을 이용하여 버퍼층을 형성하는 단계, 상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및, 상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
또한 상기 버퍼층 형성단계는 전기석 분말을 이용하여 타겟을 형성하는 단계와, 스터퍼법을 이용하여 반도체 기판의 상측에 버퍼층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
또한 상기 강유전체층의 형성단계는 무기물 강유전 물질과 유기물 강유전 물질을 혼합하여 혼합 용액을 형성하는 단계와, 상기 혼합 용액을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
또한 상기 강유전체층의 형성단계는 강유전 물질과 금속을 혼합하여 혼합물을 형성하는 단계와, 상기 혼합물을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
본 발명의 제4 관점에 따른 MFIS형 강유전체 메모리 장치의 제조방법은 반도체 기판을 준비하는 단계와, 상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석과 철 또는 영구자석의 혼합물을 이용하여 버퍼층을 형성하는 단계, 상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및, 상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
또한 상기 버퍼층 형성단계는 전기석 분말과 철 또는 영구자석 분말의 혼합물을 이용하여 타겟을 형성하는 단계와, 스터퍼법을 이용하여 반도체 기판의 상측에 버퍼층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
또한 상기 강유전체층의 형성단계는 무기물 강유전 물질과 유기물 강유전 물질을 혼합하여 혼합 용액을 형성하는 단계와, 상기 혼합 용액을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
또한 상기 강유전체층의 형성단계는 강유전 물질과 금속을 혼합하여 혼합물을 형성하는 단계와, 상기 혼합물을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
본 발명의 제5 관점에 따른 MFIS형 전계효과 트랜지스터의 제조방법은 반도체 기판을 준비하는 단계와, 상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석을 이용하여 버퍼층을 형성하는 단계, 상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및, 상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
본 발명의 제6 관점에 따른 MFIS형 전계효과 트랜지스터의 제조방법은 반도체 기판을 준비하는 단계와, 상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계, 상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석과 철 또는 영구자석의 혼합물을 이용하여 버퍼층을 형성하는 단계, 상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및, 상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 한다.
상기한 구조로 된 메모리 장치 또는 전계효과 트랜지스터는 그 제조공정에 있어서, 강유전체층의 하측에 버퍼층이 형성된다. 따라서 이후의 공정에서 강유전체층을 형성하는 경우에 강유전체층을 구성하는 강유전 물질로부터 Pb, Bi와 같은 원소가 실리콘 기판으로 확산되는 것을 방지된다. 따라서, 강유전체층의 형성시에 강유전체층과 실리콘 기판과의 경계면에 저품질의 천이층이 형성되는 것이 방지된다.
또한 상기 구조는 게이트 전극을 통하여 강유전체층에 전압을 인가하여 강유전체층을 분극화시키는 방법으로 동작하게 된다. 상기 구조에서 강유전체층이 분극화되면 그 분극 전계에 의해 소오스 및 드레인 영역간의 채널이 형성 또는 비형성됨으로써 소오스 및 드레인 영역의 사이가 도통 또는 비도통상태로 설정된다.
상술한 바와 같이 전기석으로 구성되는 버퍼층은 일측이 양극으로 작용하면서 타측이 음극으로 작용하도록 분극화 된다. 버퍼층이 분극화 되면 강유전체층의 분극 전계가 버퍼층을 통해 원활하게 채널영역으로 인가됨으로써 채널 영역에 대한 분극 전계의 크기가 보다 커지게 된다. 따라서 강유전체층을 구성하는 물질로서 분극값이 작은 물질을 사용하는 것이 가능해지므로 메모리 장치 또는 전계효과 트랜지스터의 설계 자유도가 증가된다.
또한 버퍼층을 구성하는 전기석은 유전율이 매우 낮기 때문에 버퍼층에 의한 역분극 현상이 크게 저하되게 된다. 그리고 이는 강유전체층의 분극 전압의 저하를 방지하게 됨으로써 데이터 유지 시간이 대폭 길어지게 된다.
도 1은 종래의 MFS형 강유전체 메모리 장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도.
도 2는 종래의 MFIS형 강유전체 메모리 장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도.
도 3은 도 2에 나타낸 구조의 문제점을 설명하기 위한 등가회로도.
도 3은 본 발명의 일실시예에 따른 MFIS형 강유전체 메모리 장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도.
도 2는 종래의 MFIS형 강유전체 메모리 장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도.
도 3은 도 2에 나타낸 구조의 문제점을 설명하기 위한 등가회로도.
도 3은 본 발명의 일실시예에 따른 MFIS형 강유전체 메모리 장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
또한 이하에서 설명하는 실시예는 본 발명의 하나의 바람직한 구현예를 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
도 4는 본 발명에 따른 강유전체 메모리장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도이다.
본 발명에 따른 메모리장치는 도 2에 나타낸 종래의 것과 마찬가지로 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 버퍼층(30)이 형성된다.
본 실시예에서 상기 버퍼층(30)은 전기석 분말로 구성된다. 일반적으로 전기석은 분극특성을 나타냄과 더불어 유전율이 매우 낮다. 따라서, 전기석을 이용하여 버퍼층(20)을 구성하게 되면, 이후에 설명할 강유전체층(40)의 분극 전계를 보다 강하게 함과 더불어 종래의 버퍼층(20)과 달리 감분극 전계를 형성하기 않기 때문에 강유전체층(40)의 분극 전계를 안정적으로 유지하게 된다.
또한 전기석으로 구성되는 버퍼층(30)은 강유전체층(40) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)으로 확산되는 것을 방지함으로써 강유전체층(40)의 형성시에 강유전체층(40)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되는 것을 방지하게 된다.
상기 버퍼층(30)은 전기석 분말을 소결하여 타겟을 형성한 후 스퍼터법을 이용하여 형성하거나, 또는 전기석 분말을 용매에 혼합한 후 스핀코팅법이나 스크린인쇄법 등을 이용하여 형성하게 된다. 물론 전기석 분말을 이용하여 버퍼층(30)을 형성하는 방법은 특정한 방법에 한정되지 않는다.
또한 상기 버퍼층(30)을 형성하는 경우에 전기석 분말에 철이나 영구자석 분말을 혼합하는 것도 바람직하게 적용할 수 있다.
상기 버퍼층(30)의 상측에는 강유전체층(40)이 형성된다.
강유전체층(40)을 형성하는 강유전 물질로서는 무기물 강유전 물질이나 유기물 강유전 물질을 사용할 수 있다.
상기 무기물 강유전 물질로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전 물질로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
또한 상기 강유전체층(40)을 형성하는 강유전 물질로서는 무기물 강유전 물질과 유기물 강유전 물질의 혼합물이 사용될 수 있다.
또한 바람직하게는 상기 강유전체층(40)을 형성하는 강유전 물질로서는 무기물 또는 유기물 강유전 물질, 또는 무기물 강유전 물질과 유기물 강유전 물질의 혼합물에 금속, 바람직하게는 철이 혼합된 강유전 물질을 채용할 수 있다.
한편, 상기 강유전 물질과 금속의 혼합방식으로는
1. 강유전 물질의 파우더와 금속물질의 파우더를 혼합한 후, 이를 용매에 녹여서 혼합용액을 생성.
2. 강유전 물질 용액에 금속 물질의 파우더를 용해시켜 혼합용액을 생성.
3. 강유전 물질 용액에 금속 물질의 용액을 혼합하여 혼합용액을 생성.
4. 강유전 물질의 파우더와 금속 물질의 파우더를 혼합 및 소결하여 타겟을 생성.
등의 방법을 사용할 수 있다.
이때, 상기 강유전 물질과 금속의 혼합방식은 상술한 다른 물질의 혼합에 대해서도 동일하게 적용할 수 있다.
상기한 강유전 물질은 다음과 같은 특성을 갖는다.
1. 무기물과 유기물의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 된다.
2. 강유전체층의 형성온도가 대략 200도 이하로 낮아지게 되므로 실리콘 기판상에 데이터 유지특성이 우수한 강유전체층을 형성할 수 있게 된다.
3. 강유전체층의 형성온도가 낮아지게 되므로 압전소자, 초전소자, 전계효과 트랜지스터, 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.
그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(40)의 상측에는 각각 금속재질 또는 도전성 유기물로 이루어진 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
상기한 구조로 된 메모리 장치 또는 전계효과 트랜지스터는 그 제조공정에 있어서, 강유전체층(40)의 하측에 버퍼층(40)이 형성된다. 따라서 이후의 공정에서 강유전체층(40)을 형성하는 경우에 강유전체층(40)을 구성하는 강유전 물질로부터 Pb, Bi와 같은 원소가 실리콘 기판(1)으로 확산되는 것을 방지된다. 따라서, 강유전체층(40)의 형성시에 강유전체층(40)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되는 것이 방지된다.
또한 상기 구조는 게이트 전극(8)을 통하여 강유전체층(40)에 전압을 인가하여 강유전체층(40)을 분극화시키는 방법으로 동작하게 된다. 상기 구조에서 강유전체층(40)이 분극화되면 그 분극 전계에 의해 소오스 및 드레인 영역(2, 3)간의 채널이 형성 또는 비형성됨으로써 소오스 및 드레인 영역(2, 3)의 사이가 도통 또는 비도통상태로 설정된다.
상술한 바와 같이 전기석으로 구성되는 버퍼층(30)은 일측이 양극으로 작용하면서 타측이 음극으로 작용하도록 분극화 된다. 버퍼층(30)이 분극화 되면 강유전체층(40)의 분극 전계가 버퍼층(30)을 통해 원활하게 채널영역(4)으로 인가됨으로써 채널 영역(4)에 대한 분극 전계의 크기가 보다 커지게 된다. 따라서 강유전체층(40)을 구성하는 물질로서 분극값이 작은 물질을 사용하는 것이 가능해지므로 메모리 장치 또는 전계효과 트랜지스터의 설계 자유도가 증가된다.
또한 버퍼층(30)을 구성하는 전기석은 유전율이 매우 낮기 때문에 버퍼층(30)에 의한 역분극 현상이 크게 저하되게 된다. 그리고 이는 강유전체층(40)의 분극 전압의 저하를 방지하게 됨으로써 데이터 유지 시간이 대폭 길어지게 된다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
1 : 기판, 2: 소오스 영역,
3: 드레인 영역, 4: 채널 영역,
30: 버퍼층, 40: 강유전체층,
6: 소오스 전극, 7: 드레인 전극,
8: 게이트 전극.
3: 드레인 영역, 4: 채널 영역,
30: 버퍼층, 40: 강유전체층,
6: 소오스 전극, 7: 드레인 전극,
8: 게이트 전극.
Claims (26)
- 기판과,
상기 기판에 형성되는 소스 및 드레인 영역,
상기 소스 영역과 드레인 영역의 사이에 형성되는 채널 영역,
상기 채널 영역에 대응되는 기판의 상측에 형성되는 버퍼층,
상기 버퍼층의 상측에 형성되는 강유전체층,
상기 소스 및 드레인 영역과 강유전체층의 상측에 각각 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 구비하고,
상기 버퍼층은 전기석을 포함하는 물질로 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제1항에 있어서,
상기 버퍼층을 구성하는 물질이 철 또는 영구자석 분말을 추가로 포함하는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제1항에 있어서,
상기 강유전체층이 무기물 강유전 물질로 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제3항에 있어서,
상기 강유전 물질이 금속을 추가로 포함하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제4항에 있어서,
상기 금속이 철인 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제1항에 있어서,
상기 강유전체층이 유기물 강유전 물질로 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제6항에 있어서,
상기 강유전 물질이 금속을 추가로 포함하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제7항에 있어서,
상기 금속이 철인 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제1항에 있어서,
상기 강유전체층이 무기물 강유전 물질과 유기물 강유전 물질의 혼합물로 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제9항에 있어서,
상기 강유전 물질이 금속을 추가로 포함하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 제10항에 있어서,
상기 금속이 철인 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치. - 기판과,
상기 기판에 형성되는 소스 및 드레인 영역,
상기 소스 영역과 드레인 영역의 사이에 형성되는 채널 영역,
상기 채널 영역에 대응되는 기판의 상측에 형성되는 버퍼층,
상기 버퍼층의 상측에 형성되는 강유전체층,
상기 소스 및 드레인 영역과 강유전체층의 상측에 각각 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 구비하고,
상기 버퍼층은 전기석을 포함하는 물질로 구성되는 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터. - 제12항에 있어서,
상기 버퍼층을 구성하는 물질이 철 또는 영구자석 분말을 추가로 포함하는 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터. - 제12항에 있어서,
상기 강유전체층이 무기물 강유전 물질, 유기물 강유전 물질, 또는 무기물 강유전 물질과 유기물 강유전 물질의 혼합물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터. - 제14항에 있어서,
상기 강유전체층이 금속을 추가로 포함하여 구성되는 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터. - 제15항에 있어서,
상기 금속이 철인 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터. - 반도체 기판을 준비하는 단계와,
상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,
상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석을 이용하여 버퍼층을 형성하는 단계,
상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및,
상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 제17항에 있어서,
상기 버퍼층 형성단계는 전기석 분말을 이용하여 타겟을 형성하는 단계와,
스터퍼법을 이용하여 반도체 기판의 상측에 버퍼층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 제17항에 있어서,
상기 강유전체층의 형성단계는 무기물 강유전 물질과 유기물 강유전 물질을 혼합하여 혼합 용액을 형성하는 단계와,
상기 혼합 용액을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 제17항에 있어서,
상기 강유전체층의 형성단계는 강유전 물질과 금속을 혼합하여 혼합물을 형성하는 단계와,
상기 혼합물을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 반도체 기판을 준비하는 단계와,
상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,
상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석과 철 또는 영구자석의 혼합물을 이용하여 버퍼층을 형성하는 단계,
상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및,
상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 제21항에 있어서,
상기 버퍼층 형성단계는 전기석 분말과 철 또는 영구자석 분말의 혼합물을 이용하여 타겟을 형성하는 단계와,
스터퍼법을 이용하여 반도체 기판의 상측에 버퍼층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 제21항에 있어서,
상기 강유전체층의 형성단계는 무기물 강유전 물질과 유기물 강유전 물질을 혼합하여 혼합 용액을 형성하는 단계와,
상기 혼합 용액을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 제21항에 있어서,
상기 강유전체층의 형성단계는 강유전 물질과 금속을 혼합하여 혼합물을 형성하는 단계와,
상기 혼합물을 이용하여 강유전체층을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 강유전체 메모리 장치의 제조방법. - 반도체 기판을 준비하는 단계와,
상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,
상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석을 이용하여 버퍼층을 형성하는 단계,
상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및,
상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터의 제조방법. - 반도체 기판을 준비하는 단계와,
상기 반도체 기판에 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계,
상기 채널 영역에 대응하는 반도체 기판의 상측에 전기석과 철 또는 영구자석의 혼합물을 이용하여 버퍼층을 형성하는 단계,
상기 버퍼층의 상측에 강유전체층을 형성하는 단계 및,
상기 소오스 영역, 드레인 영역 및 강유전체층의 상측에 각각 전극을 형성하는 단계를 구비하여 구성되는 것을 특징으로 하는 엠에프아이에스형 전계효과 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110083840A KR20130021534A (ko) | 2011-08-23 | 2011-08-23 | 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110083840A KR20130021534A (ko) | 2011-08-23 | 2011-08-23 | 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130021534A true KR20130021534A (ko) | 2013-03-06 |
Family
ID=48174367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110083840A KR20130021534A (ko) | 2011-08-23 | 2011-08-23 | 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130021534A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204371A (zh) * | 2017-05-15 | 2017-09-26 | 北京大学 | 一种铁电场效应晶体管及其制备方法 |
| KR20210064504A (ko) * | 2019-11-25 | 2021-06-03 | 고려대학교 산학협력단 | 반도체 소자 및 이를 이용한 메모리 장치 |
-
2011
- 2011-08-23 KR KR1020110083840A patent/KR20130021534A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204371A (zh) * | 2017-05-15 | 2017-09-26 | 北京大学 | 一种铁电场效应晶体管及其制备方法 |
| CN107204371B (zh) * | 2017-05-15 | 2020-11-03 | 北京大学 | 一种铁电场效应晶体管及其制备方法 |
| KR20210064504A (ko) * | 2019-11-25 | 2021-06-03 | 고려대학교 산학협력단 | 반도체 소자 및 이를 이용한 메모리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tokumitsu et al. | Nonvolatile memory operations of metal-ferroelectric-insulator-semiconductor (MFIS) FETs using PLZT/STO/Si (100) structures | |
| US6674109B1 (en) | Nonvolatile memory | |
| KR100876136B1 (ko) | 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법 | |
| KR20060063733A (ko) | 트랜지스터형 강유전체 메모리 및 그 제조 방법 | |
| KR20100005624A (ko) | 페로브스카이트 산화물 다강체 합성물과, 그 제조방법 | |
| Eshita et al. | Ferroelectric random access memory (FRAM) devices | |
| US20180226418A1 (en) | Capacitor comprising a bismuth metal oxide-based lead titanate thin film | |
| US11824117B2 (en) | Oxide semiconductor transistor | |
| JP5440803B2 (ja) | Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法 | |
| Yoon et al. | Characterization of Nonvolatile Memory Behaviors of Al/Poly (vinylidene fluoride–trifluoroethylene)/Al2O3/ZnO Thin-Film Transistors | |
| US20220285497A1 (en) | Transistor, ternary inverter comprising same, and transistor manufacturing method | |
| WO2009054707A2 (en) | Mfms-fet, ferroelectric memory device, and methods of manufacturing the same | |
| KR20130021534A (ko) | 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법 | |
| JP2021009893A (ja) | トランジスタおよび不揮発性メモリ、トランジスタの製造方法 | |
| KR100851538B1 (ko) | 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법 | |
| EP1168454B1 (en) | Nonvolatile semiconductor memory | |
| KR100866314B1 (ko) | 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치 | |
| KR101418593B1 (ko) | 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치 | |
| KR20140107152A (ko) | 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법 | |
| KR20080077058A (ko) | 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치 | |
| KR101480569B1 (ko) | 강유전 물질과 이를 이용한 강유전체층의 형성방법 | |
| KR100877428B1 (ko) | 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법 | |
| Tamura et al. | Effect of silicon addition on electrical properties of SrBi2Ta2O9 thin films | |
| JP3507038B2 (ja) | 強誘電体不揮発性記憶装置 | |
| WO2008072826A1 (en) | Mfms-fet and mfms-ferroelectric memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |