KR20140107152A - 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법 - Google Patents

강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법 Download PDF

Info

Publication number
KR20140107152A
KR20140107152A KR1020140090102A KR20140090102A KR20140107152A KR 20140107152 A KR20140107152 A KR 20140107152A KR 1020140090102 A KR1020140090102 A KR 1020140090102A KR 20140090102 A KR20140090102 A KR 20140090102A KR 20140107152 A KR20140107152 A KR 20140107152A
Authority
KR
South Korea
Prior art keywords
ferroelectric
organic
source
mixture
metal
Prior art date
Application number
KR1020140090102A
Other languages
English (en)
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020140090102A priority Critical patent/KR20140107152A/ko
Publication of KR20140107152A publication Critical patent/KR20140107152A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 이들의 제조방법에 관한 것이다. 본 발명에 있어서는 강유전 물질이 유기물 강유전 물질과 금속의 혼합물로 구성된다. 따라서, 유기물 강유전 물질과 금속의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 된다. 또한, 강유전체층의 형성온도가 대략 200도 이하로 낮아지게 되므로 실리콘 기판상에 데이터 유지특성이 우수한 강유전체층을 형성할 수 있게 된다. 또한, 강유전체층의 형성온도가 낮아지게 되므로 압전소자, 초전소자, 전계효과 트랜지스터, 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.

Description

강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법{Ferroelectric material, FET and memory device using the same}
본 발명은 강유전 물질과, 이를 이용한 강유전체 메모리 장치 및 전계효과 트랜지스터와 그 제조방법에 관한 것이다.
현재 강유전물질을 이용하여 트랜지스터 또는 메모리장치를 구현하고자 하는 연구가 많이 이루어지고 있다. 도 1은 강유전체를 이용한 MFS(Metal-Ferroelectric-Semiconductor)형 메모리장치의 전형적인 구조를 나타낸 단면도이다.
도 1에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체막 또는 강유전체층(5)이 형성된다. 이때 강유전체층(5)으로서는 예컨대 PZT(PbZrxTi1 -xO3), SBT(SrBi2Ta2O9), BLT((Bi, La)4Ti3O12) 등의 강유전특징을 갖는 무기물이 이용된다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
상기한 구조로 된 강유전체 메모리는 게이트 전극(8)을 통해 인가되는 전압에 따라 강유전층(5)이 분극특성을 나타내고, 이러한 분극특성에 의해 소오스영역(2) 및 드레인영역(3)간에 도전채널이 형성되어 소오스전극(6)과 드레인전극(7)간에 전류가 흐르게 된다. 특히, 상기 구조에서는 게이트 전극(8)을 통해 인가되는 전압을 차단하는 경우에도 강유전체층(5)의 분극특성이 지속적으로 유지된다. 따라서, 상기한 구조는 별도의 캐패시터를 구비하지 않고서도 단지 하나의 트랜지스터만으로 비휘발성 메모리를 구성할 수 있는 구조로서 주목받고 있다.
그러나, 상기한 구조로 된 강유전체 메모리에 있어서는 다음과 같은 문제가 있게 된다. 즉, 실리콘 기판(1)상에 강유전체층(5)을 직접적으로 형성하게 되면 강유전체층(5)의 형성시에 강유전체층(5)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되고, 강유전체층(5) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)중에 확산됨으로써 고품질의 강유전체층을 형성하기 어렵게 된다. 그러므로, 강유전체층(5)의 분극특성, 다시말하면 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다.
따라서, 상기한 문제점을 고려하여 최근에는 도 2에 나타낸 바와 같이 실리콘 기판(1)과 강유전체층(5)의 사이에 주로 산화물로로 이루어진 버퍼층(20)을 형성하는 이른 바 MFIS(Metal-Ferroelectric-Insulator-Semiconductor)구조가 제안된 바 있다.
그러나, 상기한 MFIS형 강유전체 메모리는 우선 버퍼층(20)의 생성을 위해 추가적인 제조공정이 필요하고, 또한 버퍼층(20)에 의한 의한 감분극 전계(depolarization field)에 의해 강유전체층(5)의 분극 특성이 열화됨으로써 데이터 유지 특성이 저하되는 문제가 있게 된다.
즉, 도 3은 MFIS 구조에 있어서 게이트 전극(8)으로 인가되는 게이트 전압을 차단한 상태에서의 등가회로를 나타낸 회로도이다. 도 3에서 캐패시터(C1)는 강유전체층(5), 캐패시터(C2)는 버퍼층(20)에 대응되는 것이다. 일반적으로 유전물질로 이루어지는 유전체층의 경우에는 외부에서 인가되는 전압이 차단되면 내부 전위가 "0"으로 설정된다. 그런데, 강유전 물질의 경우에는 그 자발분극에 의해 외부 전압이 차단되는 경우에도 일정한 분극값(Q)을 갖게 된다. 즉, 도 3의 등가회로에 있어서, 강유전체층(5)에 대응되는 캐패시터(C1)에는 Q에 상당하는 분극값이 존재한다.
따라서, 직렬 접속의 캐패시터(C1, C2)를 포함하는 폐루프에서 캐패시터(C2)에는 캐패시터(C1)의 분극값(Q)을 상쇄시켜서 폐루프를 전체적으로 "0"전위로 만들기 위한 역분극 전계가 형성된다. 그리고, 이러한 역분극 전계는 캐패시터(C1)에 의한 분극 전계와 반대 방향이 되므로, 캐패시터(C1)의 분극값(Q)이 지속적으로 열화되는 현상이 발생된다.
도 2에 나타낸 MFIS형 강유전체 메모리에 있어서는 상기한 바와 같이, 버퍼층(20)에 의한 감분극 전계에 의해 강유전체층(5)의 분극 특성이 열화되어 데이터 유지 특성이 저하됨으로써 현재 실험실수준에 만들어진 우수한 결과물의 경우에도 데이터 유지시간이 30일을 넘지 못하고 있는 실정이다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 강유전체 메모리의 제질로서 유용하게 사용될 수 있는 강유전 물질을 제공함에 그 목적이 있다.
또한, 본 발명은 상기한 강유전 물질을 이용하여 데이터 유지 특성이 우수한 강유전체 메모리 장치와 그 제조방법을 제공함에 다른 목적이 있다.
또한, 본 발명은 상기한 강유전 물질을 이용하여 전계효과 트랜지스터와 그 제조방법을 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 강유전 물질은 유기물 강유전 물질과 금속의 혼합물을 포함하는 것을 특징으로 한다.
또한, 상기 강유전 물질이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합하여 형성되는 것을 특징으로 한다.
또한, 상기 강유전 물질이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합 및 소결하여 형성된 타겟인 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 강유전체 메모리장치는 기판과, 기판의 소정 영역에 형성되는 소오스 및 드레인 영역, 상기 소오스 및 드레인 영역 사이에 형성되는 채널 영역, 상기 기판상의 상기 채널 영역에 대응하는 부분에 형성되는 강유전체층 및, 상기 소오스 영역과 드레인 영역 및 유기물 강유전체층 상에 각각 형성되는 소오스 전극과 드레인 전극 및 게이트 전극을 포함하여 구성되고, 상기 강유전체층은 유기물 강유전 물질과 금속의 혼합물을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 유기물 강유전 물질은 폴리비닐리덴 플로라이드(PVDF), PVDF를 포함하는 중합체, PVDF를 포함하는 공중합체, PVDF를 포함하는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 상기 강유전체층은 1㎛ 이하의 막두께를 갖는 것을 특징으로 한다.
또한, 상기 기판은 반도체 웨이퍼, 종이, 파릴렌(Parylene)이 코팅된 종이, 또는 유기물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제3 관점에 따른 강유전체 메모리장치의 제조방법은 기판의 소정 영역에 소오스 및 드레인 영역을 형성하는 제1 단계와, 상기 소오스 및 드레인 영역의 사이에 채널 영역을 형성하는 제2 단계, 유기물 강유전 물질과 금속을 혼합하여 강유전 물질의 혼합물을 형성하는 제3 단계, 상기 강유전 혼합물을 이용하여 기판상의 상기 채널 영역 부분에 강유전체층을 형성하는 제4 단계 및, 상기 소오스 및 드레인 영역과 상기 유기물 강유전체층 상에 전극을 형성하는 제5 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 강유전 혼합물이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합한 후 용매에 녹인 혼합용액인 것을 특징으로 한다.
또한, 상기 강유전 혼합물이 유기물 강유전 물질 용액에 금속 물질의 파우더를 용해시켜 혼합한 혼합 용액인 것을 특징으로 한다.
또한, 상기 강유전 혼합물이 유기물 강유전 물질 용액에 금속 용액을 혼합한 혼합 용액인 것을 특징으로 한다.
또한, 상기 강유전 혼합물이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합 및 소결하여 형성된 타겟인 것을 특징으로 한다.
또한, 상기 강유전체층을 형성하는 단계는 스핀코팅법, 진공증착법, 스크린 프린팅법, 젯트 프린팅법 또는 LB(Langmuir-Blodgett)법 중 적어도 하나를 이용해서 실행되는 것을 특징으로 한다.
또한, 본 발명의 제4 관점에 따른 전계효과 트랜지스터는 기판과, 기판의 소정 영역에 형성되는 소오스 및 드레인 영역, 상기 소오스 및 드레인 영역 사이에 형성되는 채널 영역, 상기 반도체 기판상의 상기 채널 영역에 대응하는 부분에 형성되는 강유전체층 및, 상기 소오스 영역과 드레인 영역 및 유기물 강유전체층 상에 각각 형성되는 소오스 전극과 드레인 전극 및 게이트 전극을 포함하여 구성되고, 상기 강유전체층은 유기물 강유전 물질과 금속의 혼합물을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제5 관점에 따른 전계효과 트랜지스터의 제조방법은 기판의 소정 영역에 소오스 및 드레인 영역을 형성하는 제1 단계와, 상기 소오스 및 드레인 영역의 사이에 채널 영역을 형성하는 제2 단계, 유기물 강유전 물질과 금속을 혼합하여 강유전 물질의 혼합물을 형성하는 제3 단계, 상기 강유전 혼합물을 이용하여 기판상의 상기 채널 영역 부분에 강유전체층을 형성하는 제4 단계 및, 상기 소오스 및 드레인 영역과 상기 유기물 강유전체층 상에 전극을 형성하는 제5 단계를 포함하여 구성되는 것을 특징으로 한다.
상기한 구성으로 된 본 발명에 의하면, 유기물 강유전 물질과 금속의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 된다.
또한, 강유전체층의 형성온도가 대략 200도 이하로 낮아지게 되므로 실리콘 기판상에 데이터 유지특성이 우수한 강유전체층을 형성할 수 있게 된다.
또한, 강유전체층의 형성온도가 낮아지게 되므로 압전소자, 초전소자, 전계효과 트랜지스터, 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.
도 1은 종래의 MFS형 강유전체 메모리장치의 구조를 나타낸 단면도.
도 2는 종래의 MFIS형 강유전체 메모리장치의 구조를 나타낸 단면도.
도 3은 MFIS형 강유전체 메모리장치의 등가회로도.
도 4는 본 발명의 일실시에에 따른 강유전체 메모리장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도.
도 5은 본 발명에 따른 강유전체 메모리장치 또는 전계효과 트랜지스터의 제조방법을 설명하기 위한 플로우챠트.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 단, 이하에서 설명하는 실시예는 본 발명의 하나의 바람직한 구현예를 예시적으로 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
우선, 본 발명의 기본 개념을 설명한다.
현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1 - xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 압전소자나 초전소자, 강유전성 전계효과 트랜지스터, 강유전체 메모리 등의 경우에는 강유전체층의 재료로서 무기물 강유전체를 채용하고 있다.
그러나, 상기한 무기물 강유전체의 경우에는 이를 기판상에 형성할 때 예컨대 500도 이상의 고온처리가 요구된다. 따라서, 강유전체층을 실리콘 기판상에 형성하게 되면 고온 공정에서 Pb, Bi와 같은 원소가 실리콘 기판에 확산되는 문제가 발생하게 된다.
한편, 유기물 강유전 물질의 경우에는 형성온도가 매우 낮은 반면에 유전율이 무기물 강유전 물질에 비해서 낮게 된다. 따라서, 유전율이 높으면서도 그 형성온도가 낮은 강유전 물질이 요구된다.
본 발명에 있어서는 강유전 물질로서 유기물 강유전 물질과 금속의 혼합물을 이용한다. 본 발명자가 연구한 바에 따르면 유기물 강유전 물질에 일정 비율로 금속을 혼합하게 되면 금속의 종류와 그 혼합 비율에 따라 강유전 물질의 자발분극값이 변동된다는 것이 확인되었다.
이때, 강유전 물질과 금속 물질의 혼합 방식으로는
*1. 강유전 물질의 파우더와 금속 물질의 파우더를 혼합한 후, 이를 용매에 녹여서 혼합 용액을 생성.
2. 강유전 물질 용액에 금속 물질의 파우더를 용해시켜 혼합 용액을 생성.
3. 강유전 물질 용액에 금속 용액을 혼합하여 혼합 용액을 생성.
4. 강유전 물질의 파우더와 금속 물질의 파우더를 혼합 및 소결하여 타겟을 생성.
등의 방법을 사용할 수 있다. 그리고, 강유전체층은 상기한 혼합용액을 기판상에 잉크젯, 스핀코팅법, 스크린 인쇄 또는 CVD(Chemical Vapor Deposition)나 PVD(Phisical Vapor Deposition)방법 등을 사용하여 코팅 또는 성막하는 방법을 통해 용이하게 형성할 수 있게 된다.
본 발명에 따른 강유전 물질은 다음과 같은 특성을 갖는다.
1. 유기물 강유전 물질과 금속의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 되고, 이에 따라 강유전체층의 두께를 1㎛ 이하로 형성할 수 있게 된다.
2. 강유전체층의 형성온도가 대략 200도 이하로 낮아지게 되므로 실리콘 기판상에 데이터 유지특성이 우수한 강유전체층을 형성할 수 있게 된다.
3. 강유전체층의 형성온도가 낮아지게 되므로 압전소자, 초전소자, 전계효과 트랜지스터, 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.
4. 유기물 강유전 물질에 혼합되는 금속의 종류와 혼합비에 따라 강유전 물질의 자발분극값이 변동되므로 원하는 강유전 특성을 갖는 강유전체층을 형성할 수 있게 된다.
본 발명에 따른 강유전 물질은 그 형성 온도가 낮기 때문에 기판으로서 기존의 Si, Ge 웨이퍼를 비롯하여, 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이, 또는 유연성을 갖는 플라스틱 등의 유기물을 이용할 수 있다. 또한, 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
이어, 도 4 및 도 5를 참조하여 본 발명에 따른 강유전체 메모리장치의 구조와 그 제조방법에 대하여 설명한다.
도 4는 본 발명에 따른 강유전체 메모리장치 또는 전계효과 트랜지스터의 구조를 나타낸 단면도이다.
본 발명에 따른 메모리장치는 도 1에 나타낸 종래의 것과 마찬가지로 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체박막 또는 강유전체층(40)이 형성된다. 여기서 강유전체층(40)으로서는 상술한 바와 같이 유기물 강유전 물질과 금속의 혼합물이 사용된다. 이때 강유전성 유기물로서는 폴리비닐리덴 플로라이드(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 이용되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 이용가능하다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(40)의 상측에는 각각 금속재질 또는 도전성 유기물로 이루어진 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
도 4에 나타낸 구조에 있어서는 도 2의 MFIS 구조와 달리 버퍼층(20)이 제거되게 된다. 따라서, 실리콘 기판(1)상에 바로 강유전체층(40)과 각종 전극(6, 7, 8)을 형성하면 되므로 강유전체 메모리장치의 구조가 일반적인 트랜지스터의 구조와 같이 매우 간단해지게 된다.
한편, 도 5는 도 4에 나타낸 강유전체 메모리장치를 제조하는 공정을 나타낸 플로우챠트이다.
도 4에서, 우선 통상적인 방법을 통해 실리콘 기판(1)의 소정 영역에 소오스 영역(2) 및 드레인 영역(3)과 채널 영역(4)을 형성한다(ST1 단계).
이어, 상기한 방법 중 어느 하나의 방법을 사용하여 유기물 강유전 물질과 금속의 혼합용액을 생성한다(ST2 단계).
그리고, 예컨대 스핀코팅법, 진공증착법, 스크린 프린팅법, 젯트 프린팅법 또는 LB(Langmuir-Blodgett)법 등을 이용하여 기판(1)상에 강유전체층을도포한 후, 에칭용액을 이용하여 게이트 영역을 제외한 불필요한 부분을 제거하여 강유전체층(4)을 형성한다(ST3 단계).
이후, 상기 결과구조상에 드레인전극(6), 소스전극(7) 및 게이트전극(8)을 형성하여 메모리장치를 구성하게 된다(ST4 단계).
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
예를 들어 상기 기판(1)상에 강유전체층을 적층시키는 방법으로서는 증착, 스퍼터링법, 스핀코팅법 이외에 현재 이용가능한 모든 적층방법을 사용할 수 있다.
또한, 본 발명이 적용되는 기판(1)으로서도 실리콘 기판에 한정되지 않고, GaAs 기판이나 그 밖에 반도체장치를 제조하는데 이용되는 다른 어떠한 기판을 사용할 수 있다.
1 : 기판
6 : 드레인 전극
7 : 소스 전극
8 : 게이트 전극

Claims (15)

  1. 유기물 강유전 물질과 금속의 혼합물을 포함하는 것을 특징으로 하는 강유전 물질.
  2. 제1항에 있어서,
    상기 강유전 물질이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합하여 형성되는 것을 특징으로 하는 강유전 물질.
  3. 제1항에 있어서,
    상기 강유전 물질이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합 및 소결하여 형성된 타겟인 것을 특징으로 하는 강유전 물질.
  4. 기판과,
    기판의 소정 영역에 형성되는 소오스 및 드레인 영역,
    상기 소오스 및 드레인 영역 사이에 형성되는 채널 영역,
    상기 기판상의 상기 채널 영역에 대응하는 부분에 형성되는 유기물 강유전체층 및,
    상기 소오스 영역과 드레인 영역 및 유기물 강유전체층 상에 각각 형성되는 소오스 전극과 드레인 전극 및 게이트 전극을 포함하여 구성되고,
    상기 유기물 강유전체층은 유기물 강유전 물질과 금속의 혼합물을 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리장치.
  5. 제4항에 있어서,
    상기 유기물 강유전 물질은 폴리비닐리덴 플로라이드(PVDF), PVDF를 포함하는 중합체, PVDF를 포함하는 공중합체, PVDF를 포함하는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나를 포함하는 것을 특징으로 하는 강유전체 메모리장치.
  6. 제4항에 있어서,
    상기 강유전체층은 1㎛ 이하의 막두께를 갖는 것을 특징으로 하는 강유전체 메모리장치.
  7. 제4항에 있어서,
    상기 기판은 반도체 웨이퍼, 종이, 파릴렌(Parylene)이 코팅된 종이, 또는 유기물 중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리장치.
  8. 기판의 소정 영역에 소오스 및 드레인 영역을 형성하는 제1 단계와,
    상기 소오스 및 드레인 영역의 사이에 채널 영역을 형성하는 제2 단계,
    유기물 강유전 물질과 금속을 혼합하여 강유전 물질의 혼합물을 형성하는 제3 단계,
    상기 강유전 혼합물을 이용하여 기판상의 상기 채널 영역 부분에 유기물 강유전체층을 형성하는 제4 단계 및,
    상기 소오스 및 드레인 영역과 상기 유기물 강유전체층 상에 전극을 형성하는 제5 단계를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  9. 제8항에 있어서,
    상기 강유전 혼합물이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합한 후 용매에 녹인 혼합용액인 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  10. 제8항에 있어서,
    상기 강유전 혼합물이 유기물 강유전 물질 용액에 금속 물질의 파우더를 용해시켜 혼합한 혼합 용액인 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  11. 제8항에 있어서,
    상기 강유전 혼합물이 유기물 강유전 물질 용액에 금속 용액을 혼합한 혼합 용액인 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  12. 제8항에 있어서,
    상기 강유전 혼합물이 유기물 강유전 물질의 파우더와 금속 물질의 파우더를 혼합 및 소결하여 형성된 타겟인 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  13. 제8항에 있어서,
    상기 강유전체층을 형성하는 단계는 스핀코팅법, 진공증착법, 스크린 프린팅법, 젯트 프린팅법 또는 LB(Langmuir-Blodgett)법 중 적어도 하나를 이용해서 실행되는 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  14. 기판과,
    기판의 소정 영역에 형성되는 소오스 및 드레인 영역,
    상기 소오스 및 드레인 영역 사이에 형성되는 채널 영역,
    상기 기판상의 상기 채널 영역에 대응하는 부분에 형성되는 유기물 강유전체층 및,
    상기 소오스 영역과 드레인 영역 및 유기물 강유전체층 상에 각각 형성되는 소오스 전극과 드레인 전극 및 게이트 전극을 포함하여 구성되고,
    상기 유기물 강유전체층은 유기물 강유전 물질과 금속의 혼합물을 포함하여 구성되는 것을 특징으로 하는 전계효과 트랜지스터.
  15. 기판의 소정 영역에 소오스 및 드레인 영역을 형성하는 제1 단계와,
    상기 소오스 및 드레인 영역의 사이에 채널 영역을 형성하는 제2 단계,
    유기물 강유전 물질과 금속을 혼합하여 강유전 물질의 혼합물을 형성하는 제3 단계,
    상기 강유전 혼합물을 이용하여 기판상의 상기 채널 영역 부분에 유기물 강유전체층을 형성하는 제4 단계 및,
    상기 소오스 및 드레인 영역과 상기 유기물 강유전체층 상에 전극을 형성하는 제5 단계를 포함하여 구성되는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
KR1020140090102A 2014-07-16 2014-07-16 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법 KR20140107152A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140090102A KR20140107152A (ko) 2014-07-16 2014-07-16 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090102A KR20140107152A (ko) 2014-07-16 2014-07-16 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055949A Division KR20090129838A (ko) 2008-06-13 2008-06-13 강유전 물질과, 이를 이용한 강유전체 메모리장치 및전계효과 트랜지스터와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140107152A true KR20140107152A (ko) 2014-09-04

Family

ID=51755167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090102A KR20140107152A (ko) 2014-07-16 2014-07-16 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법

Country Status (1)

Country Link
KR (1) KR20140107152A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12022661B2 (en) 2021-07-26 2024-06-25 Hyundai Motor Company Two-terminal memory device, a method for manufacturing the same, and a semiconductor device including a two-terminal memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12022661B2 (en) 2021-07-26 2024-06-25 Hyundai Motor Company Two-terminal memory device, a method for manufacturing the same, and a semiconductor device including a two-terminal memory device

Similar Documents

Publication Publication Date Title
KR100876136B1 (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
KR100893764B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
KR20100005624A (ko) 페로브스카이트 산화물 다강체 합성물과, 그 제조방법
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
KR20090042747A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 이들의 제조방법
KR20140107152A (ko) 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법
US20080027196A1 (en) Organic Material For Ferroelectric Semiconductor Device
KR100851538B1 (ko) 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
KR20130021534A (ko) 엠에프아이에스형 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
KR20110112528A (ko) 강유전물질 및 그 제조방법
KR20090129838A (ko) 강유전 물질과, 이를 이용한 강유전체 메모리장치 및전계효과 트랜지스터와 그 제조방법
KR20100005627A (ko) 비에프오를 주성분으로 하는 강유전 물질과, 그 제조방법
KR101449755B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080108960A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR100866314B1 (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
KR101703417B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
KR101418593B1 (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
KR101626717B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법
KR101480569B1 (ko) 강유전 물질과 이를 이용한 강유전체층의 형성방법
KR101286718B1 (ko) 메모리 장치
KR20140107151A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080077058A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR20130021884A (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application