KR100893764B1 - 강유전 물질과, 이를 이용한 강유전체층 형성방법 - Google Patents

강유전 물질과, 이를 이용한 강유전체층 형성방법 Download PDF

Info

Publication number
KR100893764B1
KR100893764B1 KR1020070058179A KR20070058179A KR100893764B1 KR 100893764 B1 KR100893764 B1 KR 100893764B1 KR 1020070058179 A KR1020070058179 A KR 1020070058179A KR 20070058179 A KR20070058179 A KR 20070058179A KR 100893764 B1 KR100893764 B1 KR 100893764B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
delete delete
inorganic
solution
organic
Prior art date
Application number
KR1020070058179A
Other languages
English (en)
Other versions
KR20080056078A (ko
Inventor
박병은
Original Assignee
주식회사 이페로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이페로 filed Critical 주식회사 이페로
Priority to US12/523,319 priority Critical patent/US20100215836A1/en
Priority to PCT/KR2007/002886 priority patent/WO2008072827A1/en
Priority to JP2009541207A priority patent/JP2010514155A/ja
Publication of KR20080056078A publication Critical patent/KR20080056078A/ko
Application granted granted Critical
Publication of KR100893764B1 publication Critical patent/KR100893764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Abstract

본 발명은 각종 전기 및 전자 소자의 제조에 효율적으로 사용될 수 있는 강유전 물질과, 이 강유전 물질을 이용하여 강유전체층을 형성하기 위한 강유전체층 형성방법에 관한 것이다. 본 발명에 따른 강유전 물질은 무기물 강유전체와 유기물 강유전체의 혼합물로 구성된다. 본 발명에 따른 강유전 물질은 무기물 강유전 물질과 유기물의 혼합 용액을 준비하는 단계와, 기판 상에 상기 혼합 용액을 도포하여 강유전체막을 형성하는 단계 및, 상기 강유전체막을 가열 및 소성하는 단계를 통해 강유전체층을 형성한다.
강유전 물질

Description

강유전 물질과, 이를 이용한 강유전체층 형성방법{Ferroelectric material and method of forming ferroelectric layer using the same}
도 1은 일반적인 MFS형 강유전체 메모리 장치를 나타낸 단면도.
도 2 내지 도 6은 본 발명에 따른 강유전 물질의 전압에 따른 용량 특성을 나타낸 특성 그래프.
도 7은 본 발명에 따른 강유전 물질로 형성한 강유전체층의 시간에 따른 용량값 변동 특성을 나타낸 특성그래프.
본 발명은 각종 전기 및 전자 소자의 제조에 효율적으로 사용될 수 있는 강유전 물질과, 이 강유전 물질을 이용하여 강유전체층을 형성하기 위한 강유전체층 형성방법에 관한 것이다.
현재 각종 전자 및 전기 소자의 재료로서 강유전 물질이 사용되고 있다. 강유전 물질을 사용하고 있는 전자 소자로는 압전소자와 초전소자를 비롯하여 많은 종류가 있고, 특히 최근에는 강유전 물질의 분극 특성을 이용하여 비휘발성 메모리를 제조하고자 하는 시도가 다각도로 이루어지고 있다.
현재 사용되고 있는 강유전 물질은 크게 유기물과 무기물로 구분된다. 이중 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높기 때문에 각종 전자 및 전기 소자에 있어서는 대부분 무기물 강유전체를 채택하여 사용하고 있다.
그러나, 무기물 강유전체의 경우에는 이를 형성할 때 예컨대 500도 이상의 고온처리가 요구된다. 따라서, 강유전체를 이용하여 강유전체층을 형성함에 있어서는 고가의 장비가 요구됨과 더불어 제조 비용이 많이 들고, 또한 강유전체층을 형성하게 되는 기판의 재질 등에 많은 제약이 따른다는 문제가 있게 된다.
특히, 무기물 강유전 물질을 이용하여 강유전체 메모리를 구성함에 있어서는 상기한 고온 형성조건에 의해 메모리의 데이터 유지 특성이 저하되는 치명적인 문제점이 초래된다.
즉, 도 1은 강유전체를 이용한 MFS(Metal-Ferroelectric-Semiconductor)형 메모리 장치의 전형적인 구조를 나타낸 단면도이다.
도 1에서 실리콘 기판(1)의 소정 영역에는 소오스 및 드레인 영역(2, 3)이 형성되고, 이 소오스 및 드레인 영역(2, 3) 사이의 채널영역(4)상에는 강유전체막 또는 강유전체층(5)이 형성된다. 이때 강유전체층(5)으로서는 예컨대 PZT(PbZrxTi1-xO3), SBT(SrBi2Ta2O9), BLT((Bi, La)4Ti3O12) 등의 강유전특징을 갖는 무기물이 이용된다. 그리고, 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)이 형성된다.
상기한 구조로 된 강유전체 메모리는 게이트 전극(8)을 통해 인가되는 전압 에 따라 강유전체층(5)이 분극특성을 나타내고, 이러한 분극특성에 의해 소오스영역(2) 및 드레인영역(3)간에 도전채널이 형성되어 소오스전극(6)과 드레인전극(7)간에 전류가 흐르게 된다. 특히, 상기 구조에서는 게이트 전극(8)을 통해 인가되는 전압을 차단하는 경우에도 강유전체층(5)의 분극특성이 지속적으로 유지된다. 따라서, 상기한 구조는 별도의 캐패시터를 구비하지 않고서도 단지 하나의 트랜지스터만으로 비휘발성 메모리를 구성할 수 있는 구조로서 주목받고 있다.
그러나, 상기한 구조로 된 강유전체 메모리에 있어서는 무기물 강유전 물질의 사용에 의해 다음과 같은 문제점이 초래된다. 즉, 실리콘 기판(1)상에 무기물로 이루어진 강유전체층(5)을 형성하는 경우에는 예컨대 500~800도에서 CVD나 스퍼터링법을 이용하여 생성하게 되는데, 이때 고온에 의해 강유전체층(5)과 실리콘 기판(1)과의 경계면에 저품질의 천이층이 형성되고 강유전체층(5) 중의 Pb, Bi와 같은 원소가 실리콘 기판(1)중에 확산되게 됨으로써 고품질의 강유전체층을 형성하기 어렵게 된다. 그러므로, 강유전체층(5)의 분극특성, 다시말하면 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다.
이에, 본 발명은 상기한 사정을 감안해서 창출된 것으로서, 양호한 강유전 특성을 가짐과 더불어 저온에서 강유전체층을 형성할 수 있는 강유전 물질을 제공함에 그 목적이 있다.
또한, 상기한 강유전 물질을 이용하여 강유전체층을 형성하기 위한 강유전체층 형성방법을 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 강유전 물질은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 강유전 물질은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 특징으로 한다.
또한, 상기 무기물 강유전 물질이 산화물 강유전체, 불화물 강유전체, 강유전체 반도체나 이들 무기물의 혼합물 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.
또한, 상기 무기물 강유전 물질이 PZT인 것을 특징으로 한다.
또한, 상기 강유전 물질에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 한다.
또한, 상기 유기물이 고분자 강유전체인 것을 특징으로 한다.
또한, 상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.
또한, 상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 한다.
또한, 상기 강유전 물질이 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 가열 소성시켜 생성된 것임을 특징으로 한다.
또한, 상기 강유전 물질이 강유전체 트랜지스터 또는 강유전체 메모리의 재료로서 사용되는 것을 특징으로 한다.
또한, 본 발명의 제3 관점에 따른 강유전체층 형성방법은 무기물 강유전 물질과 유기물의 혼합 용액을 준비하는 단계와, 기판 상에 상기 혼합 용액을 도포하여 강유전체막을 형성하는 단계 및, 상기 강유전체막을 가열 및 소성하여 강유전체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제4 관점에 따른 강유전체층 형성방법은 무기물 강유전 물질의 고용체와 유기물의 혼합 용액을 준비하는 단계와, 기판 상에 상기 혼합 용액을 도포하여 강유전체막을 형성하는 단계 및, 상기 강유전체막을 가열 및 소성하여 강유전체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 혼합 용액이 무기물 파우더와 유기물 파우더를 혼합한 후, 이를 용매에 녹여서 생성하는 것을 특징으로 한다.
또한, 상기 혼합 용액이 무기물 용액에 유기물 파우더를 용해시켜 생성하는 것을 특징으로 한다.
또한, 상기 혼합 용액이 유기물 용액에 무기물 파우더를 용해시켜 생성하는 것을 특징으로 한다.
또한, 상기 혼합 용액이 무기물 용액과 유기물 용액을 혼합하여 생성하는 것을 특징으로 한다.
또한, 상기 유기물이 강유전 유기물인 것을 특징으로 한다.
또한, 상기 혼합 용액이 PZT 용액과 PVDF-TrFE 용액의 혼합 용액인 것을 특징으로 한다.
또한, 상기 PZT용액이 PZO용액과 PTO용액을 혼합하여 생성하는 것을 특징으 로 한다.
또한, 상기 PVDF-TrFE 용액이 PVDF-TrFE 파우더를 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 중 적어도 하나에 용해시켜 생성하는 것을 특징으로 한다.
또한, 상기 강유전체막이 스핀코팅법을 통해 형성되는 것을 특징으로 한다.
또한, 상기 강유전체막이 잉크젯법을 통해 형성되는 것을 특징으로 한다.
또한, 상기 강유전체막이 스크린 인쇄법을 통해 형성되는 것을 특징으로 한다.
또한, 상기 강유전체층의 일부 영역을 에칭하는 단계를 추가로 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 한다.
또한, 상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 한다.
또한, 상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 한다.
또한, 상기 소성 온도가 200도 이하인 것을 특징으로 한다.
또한, 상기 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴 리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 하나로 구성되는 것을 특징으로 한다.
또한, 상기 기판이 종이를 포함하는 재질로 구성되는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념을 설명한다.
현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전 체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 압전소자나 초전소자, 강유전성 전계효과 트랜지스터, 강유전체 메모리 등의 경우에는 강유전체층의 재료로서 무기물 강유전체를 채용하고 있다.
그러나, 상기한 무기물 강유전체의 경우에는 이를 기판상에 형성할 때 예컨대 500도 이상의 고온처리가 요구된다.
본 발명의 일실시예에 따른 강유전 물질은 무기물 강유전 물질과 유기물의 혼합물로 구성된다.
또한, 본 발명의 다른 실시예에 따른 강유전 물질은 무기물 강유전 물질과 유기물 강유전 물질의 혼합물로 구성된다.
본 발명자가 연구한 바에 따르면 무기물 강유전 물질의 경우에는 유전율이 높은 반면에 그 형성온도가 높게 형성된다. 또한, 유기물 강유전 물질을 포함하는 유기물의 경우에는 유전율이 낮은 반면에 그 형성온도가 매우 낮다. 따라서, 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하게 되면 일정 이상의 유전율을 가지면서 형성온도가 매우 낮은 강유전 물질을 얻을 수 있게 된다.
여기서 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하는 방법으로는 다음과 같은 방법을 사용할 수 있다.
1. 무기물 파우더와 유기물 파우더를 혼합한 후, 이를 용매에 녹여서 혼합 용액을 생성.
2. 무기물 용액에 유기물 파우더를 용해시켜 혼합 용액을 생성.
3. 유기물 용액에 무기물 파우더를 용해시켜 혼합 용액을 생성.
4. 무기물 용액과 유기물 용액을 혼합하여 혼합 용액을 생성.
또한, 무기물 강유전 물질과 유기물을 혼합하는 방식에 있어서도 다음과 같은 방식을 채용하는 것이 가능하다.
1. 강유전 무기물과 유기물을 혼합.
2. 강유전 무기물과 강유전 유기물을 혼합.
3. 강유전 무기물의 고용체와 유기물을 혼합.
4. 강유전 무기물의 고용체와 강유전 유기물을 혼합.
5. 제1 내지 제4 방식에 따른 혼합물에 실리사이트, 실리케이트 또는 다른 금속을 혼합.
물론, 여기서 상기 무기물과 유기물의 혼합 방법 및 방식은 특정한 것에 한정되지 않고, 무기물과 유기물을 적절하게 혼합할 수 있는 어떤 임의의 방법을 채용할 수 있다.
또한, 상기 강유전 무기물과 혼합되는 유기물로서는 일반적인 모노머(monomer), 올리고머(oligomer), 폴리머(polymer), 코폴리머(copolymer), 바람직하게는 유전율이 높은 유기물 재료가 사용될 수 있다.
이들 재료로서는 예컨대 PVP(polyvinyl pyrrolidone), PC(poly carbonate), PVC(polyvinyl chloride), PS(polystyrene), 에폭시(epoxy), PMMA(polymethyl methacrylate), PI(polyimide), PE(polyehylene), PVA(polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), PEKK(polytherketoneketone) 등이 있다.
또한, 상기 유기물로서는 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리스티렌(polystyrene), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루엔)(poly(vinyltoluene)), 폴리에틸렌(polyethylene), 시스-폴리부타디엔(cis-polybutadiene), 폴리프로필렌(polypropylene), 폴리이소프렌(polyisoprene), 폴리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl- 1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluoro-p-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4-페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)) 및 폴리페닐렌(polyphenylene) 등의 비극성 유기물이나, 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔)(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), Cytop, Teflon AF, 폴리프로필렌-코-1-부텐(polypropylene-co-1-butene) 등의 저유전율 코폴리머 등이 사용될 수 있다.
그리고, 그 밖에 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylene vinylene)), 폴리플루오렌(polyfluorene)과 같은 공 액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜 (polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3-bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌 (polypyrene)과 같은 공액 헤테로고리형 폴리머; 피라졸린 화합물 (pyrazoline compounds); 폴리셀레노펜 (polyselenophene); 폴리벤조퓨란 (polybenzofuran); 폴리인돌 (polyindole); 폴리피리다진 (polypyridazine); 벤지딘 화합물 (benzidine compounds); 스틸벤 화합물 (stilbene compounds); 트리아진 (triazines); 치환된 메탈로- 또는 메탈-프 리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌 (phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines) 또는 플루오로나프탈로시아닌 (fluoronaphthalocyanines); C60 및 C70 풀러렌(fullerenes); N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); 배쏘페난쓰롤린 (bathophenanthroline); 디페노퀴논 (diphenoquinones); 1,3,4-옥사디아졸 (1,3,4-oxadiazoles); 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene) 등의 유기 반-전도성(semi-conducting) 재료나 이들의 화합물, 올리고머 및 화합물 유도체 등이 사용될 수 있다.
상기한 방식에서 무기물과 유기물의 혼합비는 필요에 따라 적절하게 설정하 는 것이 가능하다. 만일 강유전 무기물의 혼합비가 높아지게 되면 혼합물의 유전율은 높아지는 반면에 형성온도가 높아지게 되고, 강유전 무기물의 혼합비가 낮아지게 되면 혼합물의 유전율은 낮아지는 반면에 형성온도가 낮아지게 된다.
본 발명에 따른 강유전 물질은 다음과 같은 특성을 갖는다.
1. 무기물과 유기물의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 된다.
2. 강유전체층의 형성온도가 대략 200도 이하로 낮아지게 되므로 실리콘 기판상에 데이터 유지특성이 우수한 강유전체층을 형성할 수 있게 된다.
3. 강유전체층의 형성온도가 낮아지게 되므로 압전소자, 초전소자, 전계효과 트랜지스터, 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.
본 발명에 따른 강유전 물질은 그 형성 온도가 낮기 때문에 기판으로서 기존의 Si, Ge 웨이퍼를 비롯하여, 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이, 또는 유연성을 갖는 플라스틱 등의 유기물을 이용할 수 있다. 또한, 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이 드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
한편, 도 2 내지 도 6은 본 발명에 따른 강유전 물질 중 무기물 강유전 물질과 유기물 강유전 물질, 예컨대 PZT(PbZrxTi1-xO3)와 PVDF-TrFE를 일정 비율로 혼합하여 강유전체층을 형성한 후, 그 분극특성을 측정한 그래프이다.
여기서, 강유전체층은 PZT 용액과 PVDF-TrFE 용액을 일정한 비율로 혼합하여 혼합용액을 생성하고, 이 혼합용액을 실리콘 웨이퍼상에 스핀코팅법을 이용하여 도포한 후, 실리콘 웨이퍼를 핫플레이트상에서 일정 시간동안 150~200도 정도로 가열하여 형성하였다.
또한, 상기 PZT 용액은 예컨대 2-메톡시에탄올(2-methoxyethanol) 용액과 리드 아세테이트 트리히드레이트(lead acetate trihydrate) 용액의 혼합용액에 지르코늄 프로폭시드(zirconium propoxide)용액을 혼합하여 PZO 용액을 생성하고, 2-메톡시에탄올 용액과 리드 아세테이트 트리히드레이트 용액의 혼합용액에 티타늄 이소프로폭시드(titanium isopropoxide) 용액을 혼합하여 PTO 용액을 생성한 후, PZO 용액과 PTO 용액을 혼합하여 생성하였다.
또한, PVDF-TrFE 용액은 PVDF-TrFE 파우더를 예컨대 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 등의 용매에 용해시켜 생성하였다.
도 2 내지 도 6에서 도 2는 PZT와 PVDF-TrFE의 혼합비를 1:1, 도 3은 PZT와 PVDF-TrFE의 혼합비를 2:1, 도 4는 PZT와 PVDF-TrFE의 혼합비를 3:1로 한 것이고, 도 5는 PVDF-TrFE의 혼합비를 1:2, 도 6은 PVDF-TrFE의 혼합비를 1:3으로 한 경우의 분극특성을 나타낸 것이다.
또한, 도 2a, 도 3a 및 도 4a는 강유전체층의 막두께를 50㎚, 도 2b, 도 3b, 도 4b, 도 5 및 도 6은 강유전체층의 막두께를 75㎚, 도 2c는 강유전체층의 막두께를 100㎚로 한 경우를 나타낸다.
또한, 도 2 내지 도 6에서 A로 표시한 특성 그래프는 강유전체층의 형성온도를 190도, B로 표시한 것은 강유전체층의 형성온도를 170도, C로 표시한 것은 강유전체층의 형성온도를 150도로 한 경우를 나타낸 것이다.
도 2 내지 도 6을 보면, PZT와 PVDF-TrFE의 혼합비를 1:1로 하거나 PVDF-TrFE의 혼합비를 더 크게 한 경우에는 150~190도의 온도에서 대체적으로 양호한 분극특성을 나타내고, PZT의 혼합비가 높아질수록 보다 높은 온도에서 양호한 분극특성을 나타낸다.
또한, 강유전체층의 두께를 두껍게 할수록 분극값, 즉 용량값은 낮아지는 반면에 메모리 윈도우의 크기가 커지게 된다.
특히, 주목할만한 것은 PZT와 PVDF-TrFE의 혼합비를 변경하거나 또는 그 형성온도를 200도 이하의 온도로 설정하는 것과 관계없이 대체적으로 양호한 히스테 리시스 특성을 나타낸다.
상기한 바와 같이 종래의 무기물 강유전 물질의 경우에는 그 형성온도가 높기 때문에 이를 실리콘 기판상에 형성할 때 여러가지 문제가 발생하게 된다. 이에 반하여, 본 발명에 따른 무기물 강유전 물질과 유기물의 혼합물질의 경우에는 200도 이하의 저온에서 형성할 수 있음은 물론, -5~5V사이의 전압에서 양호한 히스테리시스 특성을 나타낸다. 이는 본 발명에 따른 강유전 물질을 이용하게 되면 매우 저전압에서 동작할 수 있는 전자 및 전기 소자를 제작할 수 있다는 것을 의미한다.
도 1로 돌아가서, 본 발명에 따른 강유전 물질을 이용하여 도 1에 나타낸 바와 같은 MFS형 전계효과 트랜지스터, 또는 강유전체 메모리를 생성하는 경우에는, 우선 종래와 동일한 방법을 통해 실리콘 기판(1)의 소정 영역에 소오스 및 드레인 영역(2, 3)과 채널영역(4)을 형성한다.
그리고, 스핀코팅이나 잉크젯 인쇄, 또는 스크린 인쇄를 통해 상기 구조체상에 본 발명에 따른 강유전 물질 용액을 전체적으로 도포하여 강유전체막을 형성하고, 이를 예컨대 200도 이하의 온도에서 소성하여 강유전체층을 형성한다. 이때, 강유전 물질로서는 상술한 바와 같이 강유전 무기물과 유기물의 혼합물질, 강유전 무기물과 강유전 유기물의 혼합물질, 강유전 무기물의 고용체와 유기물의 혼합물질, 강유전 무기물의 고용체와 강유전 유기물을 혼합물질 및, 이들 혼합물에 실리사이트, 실리케이트 또는 다른 금속을 혼합한 물질을 사용한다.
이어, BOE(Buffered Oxide Etching)나, BOE와 금 에천트(Gold etchant)를 이용하는 2단계 에칭을 실행하여 상기 채널영역(4)을 제외한 다른 부분의 강유전체막 을 제거함으로써 강유전체층(5)을 형성한다.
그리고, 통상적인 것과 마찬가지로 상기 소오스 및 드레인 영역(2, 3)과 강유전체층(5)의 상측에는 각각 금속재질의 소오스전극(6), 드레인전극(7) 및 게이트전극(8)을 형성한다.
본 발명에 따른 강유전 물질을 이용하여 전계효과 트랜지스터 및 강유전체 메모리를 구현하는 경우에는 강유전체층(5)이 200도 이하의 저온에서 형성되게 된다. 따라서, 실리콘 기판상에 강유전체층을 형성함에 있어 고온에 의해 강유전체층과 실리콘 기판과의 경계면에 저품질의 천이층이 형성되고 강유전 물질의 Pb, Bi와 같은 원소가 실리콘 기판에 확산되는 문제가 제거되게 된다. 즉, 실리콘 기판상에 양질의 강유전체층을 형성할 수 있게 된다. 그리고, 이에 따라 강유전체 메모리의 데이터 유지시간을 대폭 향상 시킬 수 있게 된다.
도 7은 본 발명에 따른 강유전 물질로 형성한 강유전체층의 시간에 따른 용량값 변동 특성을 나타낸 특성그래프이다.
도 7에서 알 수 있는 바와 같이, 본 발명에 따른 강유전 물질은 시간이 경과함에 따라 그 용량값에 변동이 발생되지 않고 지속적으로 일정한 특성을 나타낸다. 즉 매우 양호한 강유전 특성을 나타낸다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상기한 실시예는 본 발명의 하나의 바람직한 예를 나타낸 것으로서, 이러한 실시예는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 양호한 강유전 특성을 갖춤과 더불어 200도 이하의 저온에서 형성하는 것이 가능한 강유전 물질을 실현할 수 있게 된다.

Claims (34)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 무기물 강유전 물질과 유기물의 혼합물로 구성되고,
    상기 무기물 강유전 물질이 산화물 강유전체, 불화물 강유전체, 강유전체 반도체나 이들 무기물의 혼합물 중 적어도 하나 이상을 포함하며,
    상기 유기물이 고분자 강유전체이고,
    상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 하는 강유전 물질.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 무기물 강유전 물질과 유기물의 혼합 용액을 준비하는 단계와,
    기판 상에 상기 혼합 용액을 도포하여 강유전체막을 형성하는 단계 및,
    상기 강유전체막을 가열 및 소성하여 강유전체층을 형성하는 단계를 포함하여 구성되고,
    상기 혼합 용액이 PZT 용액과 PVDF-TrFE 용액의 혼합 용액인 것을 특징으로 하는 강유전체층 형성방법.
  21. 제20항에 있어서,
    상기 PZT용액이 PZO용액과 PTO용액을 혼합하여 생성하는 것을 특징으로 하는 강유전체층 형성방법.
  22. 제20항에 있어서,
    상기 PVDF-TrFE 용액이 PVDF-TrFE 파우더를 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 중 적어도 하나에 용해시켜 생성하는 것을 특징으로 하는 강유전체층 형성방법.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020070058179A 2006-12-15 2007-06-14 강유전 물질과, 이를 이용한 강유전체층 형성방법 KR100893764B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/523,319 US20100215836A1 (en) 2006-12-15 2007-06-14 Ferroelectric material and method of forming ferroelectric layer using the same
PCT/KR2007/002886 WO2008072827A1 (en) 2006-12-15 2007-06-14 Ferroelectric material and method of forming ferroelectric layer using the same
JP2009541207A JP2010514155A (ja) 2006-12-15 2007-06-14 強誘電物質及びこれを用いた強誘電体層の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060129044 2006-12-15
KR1020060129044 2006-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120760A Division KR20080108960A (ko) 2008-12-01 2008-12-01 강유전 물질과, 이를 이용한 강유전체층 형성방법

Publications (2)

Publication Number Publication Date
KR20080056078A KR20080056078A (ko) 2008-06-20
KR100893764B1 true KR100893764B1 (ko) 2009-04-20

Family

ID=39802487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070058179A KR100893764B1 (ko) 2006-12-15 2007-06-14 강유전 물질과, 이를 이용한 강유전체층 형성방법

Country Status (3)

Country Link
US (1) US20100215836A1 (ko)
JP (1) JP2010514155A (ko)
KR (1) KR100893764B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG157268A1 (en) * 2008-05-30 2009-12-29 Sony Corp Ferroelectric polymer
KR101069010B1 (ko) * 2009-02-23 2011-09-29 연세대학교 산학협력단 전단응력을 이용한 ＰＶＤＦ―ＴｒＦＥ 박막의 결정배향 제어 방법
US20110309415A1 (en) * 2010-06-18 2011-12-22 Palo Alto Research Center Incorporated Sensor using ferroelectric field-effect transistor
KR101148338B1 (ko) * 2010-12-02 2012-05-25 연세대학교 산학협력단 ＰＶＤＦ－ＴｒＦＥ／토포그래픽 나노패턴 ＯＳ의 복합 절연층의 제조방법, 상기 절연층을 적용한 커패시터 및 전계효과트랜지스터의 제조방법
US9520445B2 (en) 2011-07-12 2016-12-13 Helmholtz-Zentrum Dresden-Rossendorf E. V. Integrated non-volatile memory elements, design and use
DE102011051767B4 (de) * 2011-07-12 2018-10-11 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integriertes nichtflüchtiges Speicherbauelement mit einer ferroelektrischen Schicht
US20160284714A1 (en) * 2014-09-12 2016-09-29 Sabic Global Technologies B.V. Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124708A (ja) * 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子
US20050001210A1 (en) * 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator
US20050137281A1 (en) 2003-12-18 2005-06-23 3M Innovative Properties Company Printable dielectric materials, devices, and methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942776A (en) * 1997-03-07 1999-08-24 Sharp Laboratories Of America, Inc. Shallow junction ferroelectric memory cell and method of making the same
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US7923497B2 (en) * 2005-11-23 2011-04-12 General Electric Company Antiferroelectric polymer composites, methods of manufacture thereof, and articles comprising the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124708A (ja) * 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子
US20050001210A1 (en) * 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator
US20050137281A1 (en) 2003-12-18 2005-06-23 3M Innovative Properties Company Printable dielectric materials, devices, and methods

Also Published As

Publication number Publication date
KR20080056078A (ko) 2008-06-20
JP2010514155A (ja) 2010-04-30
US20100215836A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
KR100876136B1 (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
KR100893764B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
TWI586008B (zh) 鐵電裝置，互連器及其製法
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
KR100966301B1 (ko) 강유전체 메모리장치의 제조방법
WO2008126961A1 (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR100851538B1 (ko) 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
KR101449755B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080097977A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
WO2008082047A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
KR20080108960A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20100005627A (ko) 비에프오를 주성분으로 하는 강유전 물질과, 그 제조방법
US20080027196A1 (en) Organic Material For Ferroelectric Semiconductor Device
KR20140107151A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR101710726B1 (ko) 종이를 기판으로 하는 트랜지스터와 메모리 장치 및 이들의 제조방법
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR101703417B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
WO2008072827A1 (en) Ferroelectric material and method of forming ferroelectric layer using the same
KR100877429B1 (ko) 강유전체 메모리 장치
KR20130021836A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR101763434B1 (ko) 태양전지 및 그 제조방법
KR20130021884A (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
KR20080095232A (ko) 강유전체 메모리 장치와 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee