JP2010514155A - 強誘電物質及びこれを用いた強誘電体層の形成方法 - Google Patents

強誘電物質及びこれを用いた強誘電体層の形成方法 Download PDF

Info

Publication number
JP2010514155A
JP2010514155A JP2009541207A JP2009541207A JP2010514155A JP 2010514155 A JP2010514155 A JP 2010514155A JP 2009541207 A JP2009541207 A JP 2009541207A JP 2009541207 A JP2009541207 A JP 2009541207A JP 2010514155 A JP2010514155 A JP 2010514155A
Authority
JP
Japan
Prior art keywords
ferroelectric
forming
inorganic
solution
ferroelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009541207A
Other languages
English (en)
Inventor
ビョン−ウン パク，
Original Assignee
ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション filed Critical ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション
Priority claimed from PCT/KR2007/002886 external-priority patent/WO2008072827A1/en
Publication of JP2010514155A publication Critical patent/JP2010514155A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】各種の電気及び電子素子の製造に効率よく使用可能な強誘電物質と、該強誘電物質を用いて強誘電体層を形成するための強誘電体層の形成方法を提供する。
【解決手段】本発明による強誘電物質は、無機物強誘電体と有機物強誘電体との混合物で構成され、その強誘電体層の形成方法は、無機物強誘電物質と有機物との混合溶液を用意する段階と、基板上に混合溶液を塗布して強誘電体膜を形成する段階と、強誘電体膜を加熱及び焼成する段階と、を通じて強誘電体層を形成する。
【選択図】図２Ａ

Description

本発明は各種の電気及び電子素子の製造に効率よく使用されうる強誘電物質と、該強誘電物質を用いて強誘電体層を形成するための強誘電体層の形成方法に関する。
現在、各種の電気及び電子素子の材料として強誘電物質が使われている。強誘電物質を使用している電子素子としては、圧電素子と焦電素子を初めとして多種があり、特に近年には強誘電物質の分極特性を用いて不揮発性メモリを製造しようとする多角度の試みが図られている。
現在使われている強誘電物質は有機物と無機物とに大別される。このうち、無機物強誘電体は有機物強誘電体に比べて誘電率が極めて高いことから、各種の電気及び電子素子においては殆ど無機物強誘電体を採用している。
しかし、無機物強誘電体の場合は、これを形成する際、例えば５００℃以上の高温処理が求められる。従って、強誘電体を用いて強誘電体層を形成するにあたっては高価な装備が求められると共に、製造コストが高くつく、また強誘電体層を形成するようになる基板の材質などに多大な制約が生じるという問題がある。
特に、無機物強誘電物質を用いて強誘電体メモリを構成するにおいては、上述した高温形成条件によってメモリのデータ保持特性が低下する致命的な問題点を引き起こす。
図１は、強誘電体を用いたＭＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型メモリ装置の典型的な構造を示した断面図である。
図１において、シリコン基板１の所定領域には、ソース及びドレイン領域２、３が形成され、該ソース及びドレイン領域２、３の間のチャンネル領域４上には、強誘電体膜又は強誘電体層５が形成される。この際、強誘電体層５としては、例えばＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ、Ｌａ）４Ｔｉ３Ｏ１２）などの強誘電特徴を有する無機物が用いられる。そして、ソース及びドレイン領域２、３と強誘電体層５の上側には、それぞれ金属材質のソース電極６、ドレイン電極７、及びゲート電極８が形成される。
上述した構造よりなる強誘電体メモリは、ゲート電極８を介して印加される電圧によって強誘電体層５が分極特性を示し、このような分極特性によってソース領域２及びドレイン領域３との間に導電チャンネルが形成され、ソース電極６とドレイン電極７との間に電流が流れるようになる。特に、上述した構造においては、ゲート電極８を介して印加される電圧を遮断する場合にも強誘電体層５の分極特性が維持し続ける。従って、上述した構造は別のキャパシタを備えなくても、唯一つのトランジスタで不揮発性メモリを構成できる構造として注目されている。
しかし、上述した構造よりなる強誘電体メモリにおいては、無機物強誘電物質の使用によって次のような問題点が発生する。即ち、シリコン基板１上に無機物よりなる強誘電体層５を形成する場合は、例えば５００〜８００℃でＣＶＤやスパッタリング法を用いて生成するようになるが、この際、高温によって強誘電体層５とシリコン基板１との境界面に低品質の遷移層が形成され、強誘電体層５中のＰｂ、Ｂｉのような元素がシリコン基板１中に拡散されるようになることによって高品質の強誘電体層を形成し難くなる。従って、強誘電体層５の分極特性、言い換えれば強誘電体メモリのデータ保持時間が極めて短縮する問題点が発生する。
よって、本発明は上述した問題に鑑みてなされたもので、本発明の目的は良好な強誘電特性を有すると共に、低温で強誘電体層を形成できる強誘電物質を提供することにある。
本発明の他の目的は、上述した強誘電物質を用いて強誘電体層を形成するための強誘電体層の形成方法を提供することにある。
上述した目的を達成するための本発明の第１観点による強誘電物質は、無機物強誘電物質と有機物とで構成されることを特徴とする。
本発明の第２の観点による強誘電物質は、無機物強誘電物質の固溶体と有機物との混合物で構成されることを特徴とする。
前記無機物強誘電物質は、酸化物強誘電体、フッ化物強誘電体、強誘電体半導体、及びこれらの無機物の混合物のうちの少なくとも一つ以上を含むことを特徴とする。
前記無機物強誘電物質は、ＰＺＴであることを特徴とする。
前記強誘電物質にシリサイト、シリケート、又は他の金属が更に混合されることを特徴とする。
前記有機物は、高分子強誘電体であることを特徴とする。
前記高分子強誘電体は、ポリビニリデンフロライド（ＰＶＤＦ）、該ＰＶＤＦを含む重合体、共重合体、三元共重合体、奇数のナイロン、シアノ重合体、及びこれらの重合体又は共重合体のうちのいずれか一つ以上を含むことを特徴とする。
前記高分子強誘電体は、ＰＶＤＦ−ＴｒＦＥであることを特徴とする。
前記強誘電物質は、無機物強誘電物質の溶液と有機物溶液との混合溶液を加熱焼成させて生成されることを特徴とする。
前記強誘電物質は、強誘電体トランジスタ又は強誘電体メモリの材料として使われることを特徴とする。
また、本発明の第３観点による強誘電体層の形成方法は、無機物強誘電物質と有機物との混合溶液を用意する段階と、基板上に前記混合溶液を塗布して強誘電体膜を形成する段階と、前記強誘電体膜を加熱及び焼成して強誘電体層を形成する段階と、を含んで構成されることを特徴とする。
また、本発明の第４観点による強誘電体層の形成方法は、無機物強誘電物質の固溶体と有機物との混合溶液を用意する段階と、基板上に前記混合溶液を塗布して強誘電体膜を形成する段階と、前記強誘電体膜を加熱及び焼成して強誘電体層を形成する段階と、を含んで構成されることを特徴とする。
前記混合溶液は、無機物パウダーと有機物パウダーとを混合した後、これを溶媒に溶かして生成することを特徴とする。
前記混合溶液は、無機物溶液に有機物パウダーを溶解させて生成することを特徴とする。
前記混合溶液は、有機物溶液に無機物パウダーを溶解させて生成することを特徴とする。
前記混合溶液は、無機物溶液と有機物溶液とを混合して生成することを特徴とする。
前記有機物は、強誘電有機物であることを特徴とする。
前記混合溶液は、ＰＺＴ溶液とＰＶＤＦ−ＴｒＦＥ溶液との混合溶液であることを特徴とする。
前記ＰＺＴ溶液は、ＰＺＯ溶液とＰＴＯ溶液とを混合して生成することを特徴とする。
前記ＰＶＤＦ−ＴｒＦＥ溶液は、ＰＶＤＦ−ＴｒＦＥパウダーをＴＨＦ（Ｃ４Ｈ５Ｏ）、ＭＥＫ（Ｃ４Ｈ８Ｏ）、アセトン（Ｃ３Ｈ６Ｏ）、ＤＭＦ（Ｃ３Ｈ７ＮＯ）、及びＤＭＳＯ（Ｃ２Ｈ６ＯＳ）のうちの少なくとも一つに溶解させて生成することを特徴とする。
前記強誘電体膜は、スピンコーティング法を通じて形成されることを特徴とする。
前記強誘電体膜は、インクジェット法を通じて形成されることを特徴とする。
前記強誘電体膜は、スクリーン印刷法を通じて形成されることを特徴とする。
前記強誘電体層の一部領域をエッチングする段階を更に含んで構成されることを特徴とする。
前記強誘電体層のエッチングは、ＢＯＥを通じて行われることを特徴とする。
前記強誘電体層のエッチングは、ＢＯＥと金エチャントとを用いる２段階エッチングを通じて行われることを特徴とする。
前記強誘電体層のエッチングは、ＲＩＥ法を通じて行われることを特徴とする。
前記焼成温度は、２００℃以下であることを特徴とする。
前記基板は、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、エチレン共重合体、ポリプロピレン（ＰＰ）、プロピレン共重合体、ポリ（４−メチル−１−ペンテン）（ＴＰＸ）、ポリアリレート（ＰＡＲ）、ポリアセタル（ＰＯＭ）、ポリフェニレンオキシド（ＰＰＯ）、ポリスルホン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、ポリ塩化ビニリデン（ＰＶＤＣ）、ポリ酢酸ビニル（ＰＶＡＣ）、ポリビニルアルコール（ＰＶＡＬ）、ポリビニルアセタル、ポリスチレン（ＰＳ）、ＡＳ樹脂、ＡＢＳ樹脂、ポリメチルメタクリレート（ＰＭＭＡ）、フッ素樹脂、フェノール樹脂（ＰＦ）、メラミン樹脂（ＭＦ）、ウレア樹脂（ＵＦ）、不飽和ポリエステル（ＵＰ）、エポキシ樹脂（ＥＰ）、ジアリルフタレート樹脂（ＤＡＰ）、ポリウレタン（ＰＵＲ）、ポリアミド（ＰＡ）、シリコン樹脂（ＳＩ）、又はこれらの混合物及び化合物のうちの一つで構成されることを特徴とする。
前記基板は、紙を含む材質で構成されることを特徴とする。
本発明によれば、良好な強誘電特性を備えると共に、２００℃以下の低温で形成することの可能な強誘電物質を実現することができる。
一般的なＭＦＳ型強誘電体メモリ装置を示した断面図。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質の電圧による容量特性を示した特性グラフ。 本発明による強誘電物質で形成した強誘電体層の経時的な容量値変動特性を示した特性グラフ。
以下、図面を参照して本発明による実施形態を説明する。
まず、本発明の基本概念を説明する。
現在、強誘電特性を示す物質としては多種知られている。これら物質としては無機物と有機物とに大別される。無機物強誘電体としては、酸化物強誘電体、ＢＭＦ（ＢａＭｇＦ４）などのフッ化物強誘電体、強誘電体半導体などがあり、有機物強誘電体としては、高分子強誘電体がある。
酸化物強誘電体としては、例えばＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＢａＴｉＯ３、ＰｂＴｉＯ３などのペロブスカイト（Ｐｅｒｏｖｓｋｉｔｅ）強誘電体、ＬｉＮｂＯ３、ＬｉＴａＯ３などのセウドイルメナイト（Ｐｓｅｕｄｏ−ｉｌｍｅｎｉｔｅ）強誘電体、ＰｂＮｂ３Ｏ６、Ｂａ２ＮａＮｂ５Ｏ１５などのタングステン−青銅（ＴＢ）強誘電体、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）、Ｂｉ４Ｔｉ３Ｏ１２などのビスマス層構造の強誘電体及びＬａ２Ｔｉ２Ｏ７などのパイロクロア（Ｐｙｒｏｃｈｌｏｒｅ）強誘電体とこれら強誘電体の固溶体（固溶體）を初めとして、Ｙ、Ｅｒ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕなどの希土類元素（Ｒ）を含むＲＭｎＯ３とＰＧＯ（Ｐｂ５Ｇｅ３Ｏ１１）、ＢＦＯ（ＢｉＦｅＯ３）などがある。
強誘電体半導体としては、ＣｄＺｎＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＭｎＳ、ＣｄＦｅＳ、ＣｄＭｎＳｅ及びＣｄＦｅＳｅなどの２−６族化合物がある。
高分子強誘電体としては、例えばポリビニリデンフロライド（ＰＶＤＦ）や、該ＰＶＤＦを含む重合体、共重合体、又は三元共重合体が含まれ、その他、奇数のナイロン、シアノ重合体、及びこれらの重合体や共重合体などが含まれる。
一般的に、酸化物強誘電体、フッ化物強誘電体、及び強誘電体半導体などの無機物強誘電体は、有機物強誘電体に比べて誘電率が極めて高い。従って、現在一般的に提案されている圧電素子や焦電素子、強誘電性電界効果トランジスタ、強誘電体メモリなどの場合は強誘電体層の材料として無機物強誘電体を採択している。
しかし、上述した無機物強誘電体の場合は、これを基板上に形成する際、例えば５００℃以上の高温処理が求められる。
本発明の一実施形態による強誘電物質は無機物強誘電物質と有機物の混合物で構成される。
本発明の他の実施形態による強誘電物質は無機物強誘電物質と有機物強誘電物質の混合物で構成される。
本発明者の研究によれば、無機物強誘電物質の場合は、誘電率が高い一方、その形成温度が高く形成される。また、有機物強誘電物質を含む有機物の場合は、誘電率が低い一方、その形成温度が極めて低い。従って、無機物強誘電物質と有機物又は有機物強誘電物質を混合すれば、一定以上の誘電率を有しながら形成温度が極めて低い強誘電物質が得られるようになる。
ここで、無機物強誘電物質と有機物又は有機物強誘電物質を混合する方法としては、次のような方法を使用することができる。
無機物パウダーと有機物パウダーとを混合した後、これを溶媒に溶かして混合溶液を生成。
無機物溶液に有機物パウダーを溶解させて混合溶液を生成。
有機物溶液に無機物パウダーを溶解させて混合溶液を生成。
無機物溶液と有機物溶液を混合して混合溶液を生成。
また、無機物強誘電物質と有機物を混合する方式においても次のような方式を採択することが可能である。
強誘電無機物と有機物とを混合。
強誘電無機物と強誘電有機物とを混合。
強誘電無機物の固溶体と有機物とを混合。
強誘電無機物の固溶体と強誘電有機物とを混合。
第１〜第４方式による混合物にシリサイト、シリケート又は他の金属を混合。
勿論、ここで無機物と有機物の混合方法及び方式は特定なものに限定されず、無機物と有機物を適宜に混合できるいずれかの任意の方法を採択することができる。
また、強誘電無機物と混合される有機物としては、一般のモノマー（ｍｏｎｏｍｅｒ）、オリゴマ（ｏｌｉｇｏｍｅｒ）、ポリマー（ｐｏｌｙｍｅｒ）、コポリマー（ｃｏｐｏｌｙｍｅｒ）、好ましくは誘電率が高い有機物材料が使用されうる。
これら材料としては、例えばＰＶＰ（ｐｏｌｙｖｉｎｙｌ ｐｙｒｒｏｌｉｄｏｎｅ）、ＰＣ（ｐｏｌｙ ｃａｒｂｏｎａｔｅ）、ＰＶＣ（ｐｏｌｙｖｉｎｙｌ ｃｈｌｏｒｉｄｅ）、ＰＳ（ｐｏｌｙｓｔｙｒｅｎｅ）、エポキシ（ｅｐｏｘｙ）、ＰＭＭＡ（ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）、ＰＩ（ｐｏｌｙｉｍｉｄｅ）、ＰＥ（ｐｏｌｙｅｈｙｌｅｎｅ）、ＰＶＡ（ｐｏｌｙｖｉｎｙｌ ａｌｃｏｈｏｌ）、ナイロン６６（ｐｏｌｙｈｅｚａｍｅｔｈｙｌｅｎｅ ａｄｉｐａｍｉｄｅ）、ＰＥＫＫ（ｐｏｌｙｔｈｅｒｋｅｔｏｎｅｋｅｔｏｎｅ）などがある。
また、有機物としては、フッ化パラ−キシレン（ｆｌｕｏｒｉｎａｔｅｄ ｐａｒａ−ｘｙｌｅｎｅ）、フルオロポリアリルエーテル（ｆｌｕｏｒｏｐｏｌｙａｒｙｌｅｔｈｅｒ）、フッ化ポリイミド（ｆｌｕｏｒｉｎａｔｅｄ ｐｏｌｙｉｍｉｄｅ）、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリ（α−メチルスチレン）（ｐｏｌｙ（α−ｍｅｔｈｙｌ ｓｔｙｒｅｎｅ））、ポリ（α−ビニルナフタレン）（ｐｏｌｙ（α−ｖｉｎｙｌｎａｐｈｔｈａｌｅｎｅ））、ポリ（ビニルトルエン）（ｐｏｌｙ（ｖｉｎｙｌｔｏｌｕｅｎｅ））、ポリエチレン（ｐｏｌｙｅｔｈｙｌｅｎｅ）、シス−ポリブタジエン（ｃｉｓ−ｐｏｌｙｂｕｔａｄｉｅｎｅ）、ポリプロピレン（ｐｏｌｙｐｒｏｐｙｌｅｎｅ）、ポリイソプレン（ｐｏｌｙｉｓｏｐｒｅｎｅ）、ポリ（４−メチル−１−ペンテン）（ｐｏｌｙ（４−ｍｅｔｈｙｌ−１−ｐｅｎｔｅｎｅ））、ポリ（テトラフルオロエチレン）（ｐｏｌｙ（ｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ））、ポリ（クロロトリフルオロエチレン）（ｐｏｌｙ（ｃｈｌｏｒｏｔｒｉｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ポリ（２−メチル−１、３−ブタジエン）（ｐｏｌｙ（２−ｍｅｔｈｙｌ−１、３−ｂｕｔａｄｉｅｎｅ））、ポリ（ｐ−クシリレン）（ｐｏｌｙ（ｐ−ｘｙｌｙｌｅｎｅ））、ポリ（α−α−α’−α’−テトラフルオロ−ｐ−キシリレン）（ｐｏｌｙ（α−α−α’−α’−ｔｅｔｒａｆｌｕｏｒｏ−ｐ−ｘｙｌｙｌｅｎｅ））、ポリ［１、１−（２−メチルプロパン）ビス（４−フェニル）カーボネート］（ｐｏｌｙ［１、１−（２−ｍｅｔｈｙｌ ｐｒｏｐａｎｅ）ｂｉｓ（４−ｐｈｅｎｙｌ）ｃａｒｂｏｎａｔｅ］）、ポリ（シクロヘキシルメタクリレート）（ｐｏｌｙ（ｃｙｃｌｏｈｅｘｙｌ ｍｅｔｈａｃｒｙｌａｔｅ））、ポリ（クロロスチレン）（ｐｏｌｙ（ｃｈｌｏｒｏｓｔｙｒｅｎｅ））、ポリ（２、６−ジメチル−１、４−フェニレンエーテル）（ｐｏｌｙ（２、６−ｄｉｍｅｔｈｙｌ−１、４−ｐｈｅｎｙｌｅｎｅ ｅｔｈｅｒ））、ポリイソブチレン（ｐｏｌｙｉｓｏｂｕｔｙｌｅｎｅ）、ポリ（ビニルシクロへキサン）（ｐｏｌｙ（ｖｉｎｙｌ ｃｙｃｌｏｈｅｘａｎｅ））、ポリ（アリレンエーテル）（ｐｏｌｙ（ａｒｙｌｅｎｅ ｅｔｈｅｒ））、及びポリフェニレン（ｐｏｌｙｐｈｅｎｙｌｅｎｅ）などの非極性有機物や、ポリ（エチレン／テトラフルオロエチレン）（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ／ｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ））、ポリ（エチレン／クロロトリフルオロエチレン）（ｐｏｌｙ（ｅｔｈｙｌｅｎｅ／ｃｈｌｏｒｏｔｒｉｆｌｕｏｒｏｅｔｈｙｌｅｎｅ））、フッ化エチレン／プロピレンコポリマー（ｆｌｕｏｒｉｎａｔｅｄ ｅｔｈｙｌｅｎｅ／ｐｒｏｐｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）、ポリスチレン−コ−α−メチルスチレン（ｐｏｌｙｓｔｙｒｅｎｅ−ｃｏ−α−ｍｅｔｈｙｌ ｓｔｙｒｅｎｅ）、エチレン／エチルアクリレートコポリマー（ｅｔｈｙｌｅｎｅ／ｅｔｈｙｌ ａｃｒｙｌａｔｅ ｃｏｐｏｌｙｍｅｒ）、ポリ（スチレン／１０％ブタジエン）（ｐｏｌｙ（ｓｔｙｒｅｎｅ／１０％ｂｕｔａｄｉｅｎｅ）、ポリ（スチレン／１５％ブタジエン）（ｐｏｌｙ（ｓｔｙｒｅｎｅ／１５％ｂｕｔａｄｉｅｎｅ）、ポリ（スチレン／２，４−ジメチルスチレン）（ｐｏｌｙ（ｓｔｙｒｅｎｅ／２、４−ｄｉｍｅｔｈｙｌｓｔｙｒｅｎｅ）、Ｃｙｔｏｐ、Ｔｅｆｌｏｎ ＡＦ、ポリプロピレン−コ−１−ブテン（ｐｏｌｙｐｒｏｐｙｌｅｎｅ−ｃｏ−１−ｂｕｔｅｎｅ）などの低誘電率コポリマーなどが使用可能である。
そして、その他、ポリアセン（ｐｏｌｙａｃｅｎｅ）、ポリフェニレン（ｐｏｌｙｐｈｅｎｙｌｅｎｅ）、ポリ（フェニレンビニレン）（ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅ ｖｉｎｙｌｅｎｅ））、ポリフルオレン（ｐｏｌｙｆｌｕｏｒｅｎｅ）のような共役炭化水素ポリマー、及びその共役炭化水素のオリゴマ、アントラセン（ａｎｔｈｒａｃｅｎｅ）、テトラセン（ｔｅｔｒａｃｅｎｅ）、クリセン（ｃｈｒｙｓｅｎｅ）、ペンタセン（ｐｅｎｔａｃｅｎｅ）、ピレン（ｐｙｒｅｎｅ）、ぺリレン（ｐｅｒｙｌｅｎｅ）、コロネン（ｃｏｒｏｎｅｎｅ）のような縮合芳香族炭化水素（ｃｏｎｄｅｎｓｅｄ ａｒｏｍａｔｉｃ ｈｙｄｒｏｃａｒｂｏｎｓ）、ｐ−クォータフェニル（ｐ−ｑｕａｔｅｒｐｈｅｎｙｌ）（ｐ−４Ｐ）、ｐ−クインクェフェニル（ｐ−ｑｕｉｎｑｕｅｐｈｅｎｙｌ）（ｐ−５Ｐ）、ｐ−セクシフェニル（ｐ−ｓｅｘｉｐｈｅｎｙｌ）（ｐ−６Ｐ）のようなオリゴマ性パラ置換フェニレン（ｏｌｉｇｏｍｅｒｉｃ ｐａｒａ ｓｕｂｓｔｉｔｕｔｅｄ ｐｈｅｎｙｌｅｎｅｓ）、ポリ（３−置換チオフェン）（ｐｏｌｙ（３−ｓｕｂｓｔｉｔｕｔｅｄ ｔｈｉｏｐｈｅｎｅ））、ポリ（３、４−ビス置換チオフェン）（ｐｏｌｙ（３，４−ｂｉｓｕｂｓｔｉｔｕｔｅｄ ｔｈｉｏｐｈｅｎｅ））、ポリベンゾチオフェン（ｐｏｌｙｂｅｎｚｏｔｈｉｏｐｈｅｎｅ））、ポリイソチアナフテン（ｐｏｌｙｉｓｏｔｈｉａｎａｐｈｔｈｅｎｅ）、ポリ（Ｎ−置換ピロル）（ｐｏｌｙ（Ｎ−ｓｕｂｓｔｉｔｕｔｅｄ ｐｙｒｒｏｌｅ））、ポリ（３−置換ピロル）（ｐｏｌｙ（３−ｓｕｂｓｔｉｔｕｔｅｄ ｐｙｒｒｏｌｅ））、ポリ（３、４−置換ピロル）（ｐｏｌｙ（３，４−ｂｉｓｕｂｓｔｉｔｕｔｅｄ ｐｙｒｒｏｌｅ））、ポリフラン（ｐｏｌｙｆｕｒａｎ）、ポリピリジン（ｐｏｌｙｐｙｒｉｄｉｎｅ）、ポリ−１、３、４−オキサジアゾル（ｐｏｌｙ−１、３、４−ｏｘａｄｉａｚｏｌｅｓ）、ポリイソチアナフテン（ｐｏｌｙｉｓｏｔｈｉａｎａｐｈｔｈｅｎｅ）、ポリ（Ｎ−置換アニリン）（ｐｏｌｙ（Ｎ−ｓｕｂｓｔｉｔｕｔｅｄ ａｎｉｌｉｎｅ））、ポリ（２−置換アニリン）（ｐｏｌｙ（２−ｓｕｂｓｔｉｔｕｔｅｄ ａｎｉｌｉｎｅ））、ポリ（３−置換アニリン）（ｐｏｌｙ（３−ｓｕｂｓｔｉｔｕｔｅｄ ａｎｉｌｉｎｅ））、ポリ（２、３−置換アニリン）（ｐｏｌｙ（２，３−ｂｉｓｕｂｓｔｉｔｕｔｅｄ ａｎｉｌｉｎｅ））、ポリアズレン（ｐｏｌｙａｚｕｌｅｎｅ）、ポリピレン（ｐｏｌｙｐｙｒｅｎｅ）のような共役へテロ環状ポリマー、ピラゾリン化合物（ｐｙｒａｚｏｌｉｎｅ ｃｏｍｐｏｕｎｄｓ）、ポリセレノフェン（ｐｏｌｙｓｅｌｅｎｏｐｈｅｎｅ）、ポリベンゾフラン（ｐｏｌｙｂｅｎｚｏｆｕｒａｎ）、ポリインドル（ｐｏｌｙｉｎｄｏｌｅ）、ポリピリダジン（ｐｏｌｙｐｙｒｉｄａｚｉｎｅ）、ベンジジン化合物（ｂｅｎｚｉｄｉｎｅ ｃｏｍｐｏｕｎｄｓ）、スチルベン化合物（ｓｔｉｌｂｅｎｅ ｃｏｍｐｏｕｎｄｓ）、トリアジン（ｔｒｉａｚｉｎｅｓ）、置換されたメタロ−又はメタル−フリーポルフィン（ｓｕｂｓｔｉｔｕｔｅｄ ｍｅｔａｌｌｏ− ｏｒ ｍｅｔａｌ−ｆｒｅｅ ｐｏｒｐｈｉｎｅｓ）、フタロシアニン（ｐｈｔｈａｌｏｃｙａｎｉｎｅｓ）、フルオロフタロシアニン（ｆｌｕｏｒｏｐｈｔｈａｌｏｃｙａｎｉｎｅｓ）、ナフタロシアニン（ｎａｐｈｔｈａｌｏｃｙａｎｉｎｅｓ）又はフルオロナフタロシアニン（ｆｌｕｏｒｏｎａｐｈｔｈａｌｏｃｙａｎｉｎｅｓ）、Ｃ６０及びＣ７０フラーレン（ｆｕｌｌｅｒｅｎｅｓ）、Ｎ、Ｎ’−ジアルキル、置換されたジアルキル、ジアリル又は置換されたジアリル−１、４、５、８−ナフタレンテトラカルボキシリックジイミド（Ｎ、Ｎ’−ｄｉａｌｋｙｌ、ｓｕｂｓｔｉｔｕｔｅｄ ｄｉａｌｋｙｌ、ｄｉａｒｙｌ ｏｒ ｓｕｂｓｔｉｔｕｔｅｄ ｄｉａｒｙｌ−１、４、５、８−ｎａｐｈｔｈａｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃ ｄｉｉｍｉｄｅ）及びフッ化誘導体、Ｎ、Ｎ’−ジアルキル、置換されたジアルキル、ジアリル又は置換されたジアリル３、４、９、１０−ぺリレンテトラカルボキシリックジイミド（Ｎ、Ｎ’−ｄｉａｌｋｙｌ、ｓｕｂｓｔｉｔｕｔｅｄ ｄｉａｌｋｙｌ、ｄｉａｒｙｌ ｏｒ ｓｕｂｓｔｉｔｕｔｅｄ ｄｉａｒｙｌ ３、４、９、１０−ｐｅｒｙｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃ ｄｉｉｍｉｄｅ）、バソフェナントロリン（ｂａｔｈｏｐｈｅｎａｎｔｈｒｏｌｉｎｅ）、ジフェノキノン（ｄｉｐｈｅｎｏｑｕｉｎｏｎｅｓ）、１、３、４−オキサジアゾル（１、３、４−ｏｘａｄｉａｚｏｌｅｓ）、１１、１１、１２、１２−テトラシアノナフト−２、６−キノジメタン（１１、１１、１２、１２−ｔｅｔｒａｃｙａｎｏｎａｐｔｈｏ−２、６−ｑｕｉｎｏｄｉｍｅｔｈａｎｅ）、α、α’−ビス（ジチエノ［３、２−ｂ２’，３’−ｄ］チオフェン）（α、α’−ｂｉｓ（ｄｉｔｈｉｅｎｏ［３、２−ｂ２’、３’−ｄ］ｔｈｉｏｐｈｅｎｅ））、２、８−ジアルキル、置換されたジアルキル、ジアリル又は置換されたジアリルアントラジチオフェン（２、８−ｄｉａｌｋｙｌ、ｓｕｂｓｔｉｔｕｔｅｄ ｄｉａｌｋｙｌ、ｄｉａｒｙｌ ｏｒ ｓｕｂｓｔｉｔｕｔｅｄ ｄｉａｒｙｌ ａｎｔｈｒａｄｉｔｈｉｏｐｈｅｎｅ）、２、２’−ビベンゾ［１、２−ｂ：４、５−ｂ’］ジチオフェン（２、２’−ｂｉｂｅｎｚｏ［１、２−ｂ：４、５−ｂ’］ｄｉｔｈｉｏｐｈｅｎｅ）などの有機セミ−伝導性（ｓｅｍｉ−ｃｏｎｄｕｃｔｉｎｇ）材料やこれらの化合物、オリゴマ及び化合物誘導体などが使用可能である。
上述した方式において、無機物と有機物との混合比は必要に応じて適宜設定することが可能である。もし、強誘電無機物の混合比が高くなると混合物の誘電率は高くなる一方形成温度が高くなり、強誘電無機物の混合比が低くなると混合物の誘電率は低くなる一方形成温度が低くなる。
本発明による強誘電物質は次のような特性を有する。
１．無機物と有機物との混合溶液を用いて強誘電体層を形成するので、インクジェット、スピンコーティング法又はスクリーン印刷などを用いて容易に強誘電体層を形成できるようになる。
２．強誘電体層の形成温度が約２００℃以下に下がるので、シリコン基板上にデータ保持特性に優れた強誘電体層を形成できるようになる。
３．強誘電体層の形成温度が低くなるので、圧電素子、焦電素子、電界効果トランジスタ、強誘電体メモリを既存のシリコン基板の代わりに有機物や紙のような多様な種類の基板上に形成できるようになる。
本発明による強誘電物質は、その形成温度が低いので、基板として既存のＳｉ、Ｇｅウェーハを初めとして、紙、パリレン（Ｐａｒｙｌｅｎｅ）などのコーティング材が塗布された紙、又は柔軟性を有するプラスチックなどの有機物を用いることができる。また、この際、利用可能な有機物としては、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、エチレン共重合体、ポリプロピレン（ＰＰ）、プロピレン共重合体、ポリ（４−メチル−１−ペンテン）（ＴＰＸ）、ポリアリレート（ＰＡＲ）、ポリアセタル（ＰＯＭ）、ポリフェニレンオキシド（ＰＰＯ）、ポリスルホン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、ポリ塩化ビニリデン（ＰＶＤＣ）、ポリ酢酸ビニル（ＰＶＡＣ）、ポリビニルアルコール（ＰＶＡＬ）、ポリビニルアセタル、ポリスチレン（ＰＳ）、ＡＳ樹脂、ＡＢＳ樹脂、ポリメチルメタクリレート（ＰＭＭＡ）、フッ素樹脂、フェノール樹脂（ＰＦ）、メラミン樹脂（ＭＦ）、ウレア樹脂（ＵＦ）、不飽和ポリエステル（ＵＰ）、エポキシ樹脂（ＥＰ）、ジアリルフタレート樹脂（ＤＡＰ）、ポリウレタン（ＰＵＲ）、ポリアミド（ＰＡ）、シリコン樹脂（ＳＩ）、又はこれらの混合物及び化合物を用いることができる。
一方、図２Ａ〜図６は、本発明による強誘電物質のうち無機物強誘電物質と有機物強誘電物質、例えばＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）とＰＤＶＦ−ＴｒＦＥを一定比率で混合して強誘電体層を形成した後、その分極特性を測定したグラフである。
ここで、強誘電体層は、ＰＺＴ溶液とＰＶＤＦ−ＴｒＦＥ溶液を一定比率で混合して混合溶液を生成し、該混合溶液をシリコンウェーハ上にスピンコーティング法を用いて塗布した後、シリコンウェーハをホットプレート上で一定時間１５０〜２００℃程度で加熱して形成した。
ＰＺＴ溶液は、例えば２−メトキシエタノール（２−ｍｅｔｈｏｘｙｅｔｈａｎｏｌ）溶液と酢酸鉛トリヒドレート（ｌｅａｄ ａｃｅｔａｔｅ ｔｒｉｈｙｄｒａｔｅ）溶液の混合溶液にジルコニウムプロポキシド（ｚｉｒｃｏｎｉｕｍ ｐｒｏｐｏｘｉｄｅ）溶液を混合してＰＺＯ溶液を生成し、２−メトキシエタノール溶液と酢酸鉛トリヒドレート溶液の混合溶液にチタニウムイソプロポキシド（ｔｉｔａｎｉｕｍ ｉｓｏｐｒｏｐｏｘｉｄｅ）溶液を混合してＰＴＯ溶液を生成した後、ＰＺＯ溶液とＰＴＯ溶液とを混合して生成した。
また、ＰＶＤＦ−ＴｒＦＥ溶液は、ＰＶＤＦ−ＴｒＦＥパウダーを、例えばＴＨＦ（Ｃ４Ｈ５Ｏ）、ＭＥＫ（Ｃ４Ｈ８Ｏ）、アセトン（Ｃ３Ｈ６Ｏ）、ＤＭＦ（Ｃ３Ｈ７ＮＯ）、ＤＭＳＯ（Ｃ２Ｈ６ＯＳ）などの溶媒に溶解させて生成した。
図２Ａ〜図６において、図２Ａ〜Ｃは、ＰＺＴとＰＶＤＦ−ＴｒＦＥの混合比を１：１、図３Ａ、Ｂは、ＰＺＴとＰＶＤＦ−ＴｒＦＥの混合比を２：１、図４Ａ、Ｂは、ＰＺＴとＰＶＤＦ−ＴｒＦＥの混合比を３：１にしたものであり、図５は、ＰＶＤＦ−ＴｒＦＥの混合比を１：２、図６は、ＰＶＤＦ−ＴｒＦＥの混合比を１：３にした場合の分極特性を示したものである。
図２Ａ、図３Ａ、及び図４Ａは、強誘電体層の膜厚を５０ｎｍ、図２Ｂ、図３Ｂ、図４Ｂ、図５、及び図６は、強誘電体層の膜厚を７５ｎｍ、図２Ｃは、強誘電体層の膜厚を１００ｎｍにした場合を示す。
図２Ａ〜図６において、Ａで表した特性グラフは強誘電体層の形成温度を１９０℃、Ｂで表したものは強誘電体層の形成温度を１７０℃、Ｃで表したものは強誘電体層の形成温度を１５０℃にした場合を示す。
図２Ａ〜図６を見れば、ＰＺＴとＰＶＤＦ−ＴｒＦＥの混合比を１：１にしたり、ＰＶＤＦ−ＴｒＦＥの混合比を一層大きくしたりした場合は１５０〜１９０℃の温度で概略良好な分極特性を示し、ＰＺＴの混合比が高くなるほど一層高い温度で良好な分極特性を示す。
また、強誘電体層を厚くするほど分極値、即ち容量値は低くなる一方、メモリウィンドウのサイズが大きくなる。
特に、注目すべき点は、ＰＺＴとＰＶＤＦ−ＴｒＦＥの混合比を変更したり、或いはその形成温度を２００℃以下の温度に設定したりすることを問わず、殆ど良好なヒステリシス特性を示す。
上述したように、従来の無機物強誘電物質の場合は、その形成温度が高いことから、これをシリコン基板上に形成する際に様々な問題が発生する。一方、本発明による無機物強誘電物質と有機物の混合物質の場合は、２００℃以下の低温で形成できることは勿論、−５〜５Ｖの電圧で良好なヒステリシス特性を示す。これは、本発明による強誘電物質を用いれば、極めて低電圧で動作可能な電気及び電子素子を作製できるということを意味する。
図１に戻ると、本発明による強誘電物質を用いて、図１に示したようなＭＦＳ型電界効果トランジスタ、又は強誘電体メモリを生成する場合は、まず従来と同様な方法を通じてシリコン基板１の所定領域にソース及びドレイン領域２、３とチャンネル領域４を形成する。
そして、スピンコーティングやインクジェット印刷、又はスクリーン印刷を通じて構造体上に本発明による強誘電物質溶液を全体的に塗布して強誘電体膜を形成し、これを例えば２００℃以下の温度で焼成して強誘電体層を形成する。この際、強誘電物質としては、上述したように強誘電無機物と有機物の混合物質、強誘電無機物と強誘電有機物の混合物質、強誘電無機物の固溶体と有機物の混合物質、強誘電無機物の固溶体と強誘電有機物の混合物質、及びこれら混合物にシリサイト、シリケート又は他の金属を混合した物質を使用する。
次いで、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈｉｎｇ）や、ＢＯＥと金エチャント（Ｇｏｌｄ ｅｔｃｈａｎｔ）を用いる２段階エッチングを施してチャンネル領域４を除いた他の部分の強誘電体膜を除去することによって強誘電体層５を形成する。
そして、通常のもの同じく、ソース及びドレイン領域２、３と強誘電体層５の上側にはそれぞれ金属材質のソース電極６、ドレイン電極７及びゲート電極８を形成する。
本発明による強誘電物質を用いて電界効果トランジスタ及び強誘電体メモリを具現する場合は、強誘電体層５が２００℃以下の低温で形成される。従って、シリコン基板上に強誘電体層を形成するにおいて、高温によって強誘電体層とシリコン基板との界面に低品質の遷移層が形成され、強誘電物質のＰｂ、Ｂｉのような元素がシリコン基板に拡散される問題点が除去される。即ち、シリコン基板上に良質の強誘電体層を形成できるようになる。そして、これにより強誘電体メモリのデータ保持時間を大幅に向上できるようになる。
図７は、本発明による強誘電物質で形成した強誘電体層の経時的な容量値変動特性を示した特性グラフである。
図７から分かるように、本発明による強誘電物質は、経時的にその容量値に変動が発生せず、持続的に一定した特性を示す。即ち、良好な強誘電特性を示す。
以上、本発明による実施形態を説明してきた。しかし、上述した実施形態は本発明の一つの望ましい例を示したもので、本発明の権利範囲を制限するためのものではない。本発明はその技術的思想を逸脱しない範囲内で多様に変形して実施することができる。
以上述べたように、本発明によれば、優れた強誘電特性を備えると共に、低温で形成できる強誘電物質及びこれを用いた強誘電体層の形成方法に適用可能である。
１ シリコン基板
２ ソース領域
３ ドレイン領域
４ チャンネル領域
５ 強誘電体層（強誘電体膜）
６ ソース電極
７ ドレイン電極
８ ゲート電極

Claims (34)

  1. 無機物強誘電物質と有機物との混合物で構成されることを特徴とする強誘電物質。
  2. 前記無機物強誘電物質は、酸化物強誘電体、フッ化物強誘電体、強誘電体半導体、及びこれらの無機物の混合物のうちの少なくとも一つ以上を含むことを特徴とする請求項１に記載の強誘電物質。
  3. 前記無機物強誘電物質は、ＰＺＴであることを特徴とする請求項１に記載の強誘電物質。
  4. 前記強誘電物質にシリサイト、シリケート、又は他の金属が更に混合されることを特徴とする請求項１に記載の強誘電物質。
  5. 前記有機物は、高分子強誘電体であることを特徴とする請求項１に記載の強誘電物質。
  6. 前記高分子強誘電体は、ポリビニリデンフロライド（ＰＶＤＦ）、該ＰＶＤＦを含む重合体、共重合体、三元共重合体、奇数のナイロン、シアノ重合体、及びこれらの重合体又は共重合体のうちの少なくとも一つ以上を含むことを特徴とする請求項５に記載の強誘電物質。
  7. 前記高分子強誘電体は、ＰＶＤＦ−ＴｒＦＥであることを特徴とする請求項５に記載の強誘電物質。
  8. 前記強誘電物質は、無機物強誘電物質の溶液と有機物溶液との混合溶液を加熱焼成して生成されることを特徴とする請求項１に記載の強誘電物質。
  9. 前記強誘電物質は、強誘電体トランジスタ又は強誘電体メモリの材料として使われることを特徴とする請求項１に記載の強誘電物質。
  10. 無機物強誘電物質の固溶体と有機物との混合物で構成されることを特徴とする強誘電物質。
  11. 前記強誘電物質にシリサイト、シリケート、又は他の金属が更に混合されることを特徴とする請求項１０に記載の強誘電物質。
  12. 前記有機物は、高分子強誘電体であることを特徴とする請求項１０に記載の強誘電物質。
  13. 前記強誘電物質は、強誘電体トランジスタ又は強誘電体メモリの材料として使われることを特徴とする請求項１０に記載の強誘電物質。
  14. 無機物強誘電物質と有機物との混合溶液を用意する段階と、
    基板上に前記混合溶液を塗布して強誘電体膜を形成する段階と、
    前記強誘電体膜を加熱及び焼成して強誘電体層を形成する段階と、を含んで構成されることを特徴とする強誘電体層の形成方法。
  15. 前記混合溶液は、無機物パウダーと有機物パウダーとを混合した後、これを溶媒に溶かして生成することを特徴とする請求項１４に記載の強誘電体層の形成方法。
  16. 前記混合溶液は、無機物溶液に有機物パウダーを溶解させて生成することを特徴とする請求項１４に記載の強誘電体層の形成方法。
  17. 前記混合溶液は、有機物溶液に無機物パウダーを溶解させて生成することを特徴とする請求項１４に記載の強誘電体層の形成方法。
  18. 前記混合溶液は、無機物溶液と有機物溶液とを混合して生成することを特徴とする請求項１４に記載の強誘電体層の形成方法。
  19. 前記有機物は、強誘電有機物であることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  20. 前記混合溶液は、ＰＺＴ溶液とＰＶＤＦ−ＴｒＦＥ溶液との混合溶液であることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  21. 前記ＰＺＴ溶液は、ＰＺＯ溶液とＰＴＯ溶液とを混合して生成することを特徴とする請求項２０に記載の強誘電体層の形成方法。
  22. 前記ＰＶＤＦ−ＴｒＦＥ溶液は、ＰＶＤＦ−ＴｒＦＥパウダーをＴＨＦ（Ｃ４Ｈ５Ｏ）、ＭＥＫ（Ｃ４Ｈ８Ｏ）、アセトン（Ｃ３Ｈ６Ｏ）、ＤＭＦ（Ｃ３Ｈ７ＮＯ）、及びＤＭＳＯ（Ｃ２Ｈ６ＯＳ）のうちの少なくとも一つに溶解させて生成することを特徴とする請求項２０に記載の強誘電体層の形成方法。
  23. 前記強誘電体膜は、スピンコーティング法を通じて形成されることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  24. 前記強誘電体膜は、インクジェット法を通じて形成されることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  25. 前記強誘電体膜は、スクリーン印刷法を通じて形成されることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  26. 前記強誘電体層の一部領域をエッチングする段階を更に含んで構成されることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  27. 前記強誘電体層のエッチングは、ＢＯＥを通じて行われることを特徴とする請求項２６に記載の強誘電体層の形成方法。
  28. 前記強誘電体層のエッチングは、ＢＯＥと金エチャントとを用いる２段階エッチングを通じて行われることを特徴とする請求項２６に記載の強誘電体層の形成方法。
  29. 前記強誘電体層のエッチングは、ＲＩＥを通じて行われることを特徴とする請求項２６に記載の強誘電体層の形成方法。
  30. 前記焼成温度は、２００℃以下であることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  31. 前記基板は、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、エチレン共重合体、ポリプロピレン（ＰＰ）、プロピレン共重合体、ポリ（４−メチル−１−ペンテン）（ＴＰＸ）、ポリアリレート（ＰＡＲ）、ポリアセタル（ＰＯＭ）、ポリフェニレンオキシド（ＰＰＯ）、ポリスルホン（ＰＳＦ）、ポリフェニレンスルフィド（ＰＰＳ）、ポリ塩化ビニリデン（ＰＶＤＣ）、ポリ酢酸ビニル（ＰＶＡＣ）、ポリビニルアルコール（ＰＶＡＬ）、ポリビニルアセタル、ポリスチレン（ＰＳ）、ＡＳ樹脂、ＡＢＳ樹脂、ポリメチルメタクリレート（ＰＭＭＡ）、フッ素樹脂、フェノール樹脂（ＰＦ）、メラミン樹脂（ＭＦ）、ウレア樹脂（ＵＦ）、不飽和ポリエステル（ＵＰ）、エポキシ樹脂（ＥＰ）、ジアルリルフタレート樹脂（ＤＡＰ）、ポリウレタン（ＰＵＲ）、ポリアミド（ＰＡ）、シリコン樹脂（ＳＩ）、又はこれらの混合物及び化合物のうちの一つで構成されることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  32. 前記基板は、紙を含む材質で構成されることを特徴とする請求項１４に記載の強誘電体層の形成方法。
  33. 無機物強誘電物質の固溶体と有機物との混合溶液を用意する段階と、
    基板上に前記混合溶液を塗布して強誘電体膜を形成する段階と、
    前記強誘電体膜を加熱及び焼成して強誘電体層を形成する段階と、を含んで構成されることを特徴とする強誘電体層の形成方法。
  34. 前記有機物は、強誘電有機物であることを特徴とする請求項３３に記載の強誘電体層の形成方法。
JP2009541207A 2006-12-15 2007-06-14 強誘電物質及びこれを用いた強誘電体層の形成方法 Pending JP2010514155A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20060129044 2006-12-15
KR1020070058179A KR100893764B1 (ko) 2006-12-15 2007-06-14 강유전 물질과, 이를 이용한 강유전체층 형성방법
PCT/KR2007/002886 WO2008072827A1 (en) 2006-12-15 2007-06-14 Ferroelectric material and method of forming ferroelectric layer using the same

Publications (1)

Publication Number Publication Date
JP2010514155A true JP2010514155A (ja) 2010-04-30

Family

ID=39802487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009541207A Pending JP2010514155A (ja) 2006-12-15 2007-06-14 強誘電物質及びこれを用いた強誘電体層の形成方法

Country Status (3)

Country Link
US (1) US20100215836A1 (ja)
JP (1) JP2010514155A (ja)
KR (1) KR100893764B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG157268A1 (en) * 2008-05-30 2009-12-29 Sony Corp Ferroelectric polymer
KR101069010B1 (ko) * 2009-02-23 2011-09-29 연세대학교 산학협력단 전단응력을 이용한 ＰＶＤＦ―ＴｒＦＥ 박막의 결정배향 제어 방법
US20110309415A1 (en) * 2010-06-18 2011-12-22 Palo Alto Research Center Incorporated Sensor using ferroelectric field-effect transistor
KR101148338B1 (ko) * 2010-12-02 2012-05-25 연세대학교 산학협력단 ＰＶＤＦ－ＴｒＦＥ／토포그래픽 나노패턴 ＯＳ의 복합 절연층의 제조방법, 상기 절연층을 적용한 커패시터 및 전계효과트랜지스터의 제조방법
US9520445B2 (en) 2011-07-12 2016-12-13 Helmholtz-Zentrum Dresden-Rossendorf E. V. Integrated non-volatile memory elements, design and use
DE102011051767B4 (de) * 2011-07-12 2018-10-11 Helmholtz-Zentrum Dresden - Rossendorf E.V. Integriertes nichtflüchtiges Speicherbauelement mit einer ferroelektrischen Schicht
WO2016039830A1 (en) * 2014-09-12 2016-03-17 Sabic Global Technologies B.V. Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942776A (en) * 1997-03-07 1999-08-24 Sharp Laboratories Of America, Inc. Shallow junction ferroelectric memory cell and method of making the same
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
JP2002124708A (ja) * 2000-08-09 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜形成方法、高誘電体容量形成方法、誘電ボロメータおよび赤外線検出素子
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
US20050137281A1 (en) 2003-12-18 2005-06-23 3M Innovative Properties Company Printable dielectric materials, devices, and methods
US7923497B2 (en) * 2005-11-23 2011-04-12 General Electric Company Antiferroelectric polymer composites, methods of manufacture thereof, and articles comprising the same

Also Published As

Publication number Publication date
KR20080056078A (ko) 2008-06-20
US20100215836A1 (en) 2010-08-26
KR100893764B1 (ko) 2009-04-20

Similar Documents

Publication Publication Date Title
KR100876136B1 (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
JP2010514155A (ja) 強誘電物質及びこれを用いた強誘電体層の形成方法
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
WO2008126961A1 (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR100851538B1 (ko) 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
US20080027196A1 (en) Organic Material For Ferroelectric Semiconductor Device
KR101449755B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080097977A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
WO2008082047A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
KR20100005627A (ko) 비에프오를 주성분으로 하는 강유전 물질과, 그 제조방법
KR20080108960A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR101703417B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR101763434B1 (ko) 태양전지 및 그 제조방법
KR20130021836A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR101710726B1 (ko) 종이를 기판으로 하는 트랜지스터와 메모리 장치 및 이들의 제조방법
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR100877429B1 (ko) 강유전체 메모리 장치
KR20140107151A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080095232A (ko) 강유전체 메모리 장치와 그 제조방법
WO2008072827A1 (en) Ferroelectric material and method of forming ferroelectric layer using the same
KR20130021884A (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20111018