KR20130021836A - 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법 - Google Patents

강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20130021836A
KR20130021836A KR1020110084338A KR20110084338A KR20130021836A KR 20130021836 A KR20130021836 A KR 20130021836A KR 1020110084338 A KR1020110084338 A KR 1020110084338A KR 20110084338 A KR20110084338 A KR 20110084338A KR 20130021836 A KR20130021836 A KR 20130021836A
Authority
KR
South Korea
Prior art keywords
ferroelectric
layer
gate electrode
channel forming
ferroelectric layer
Prior art date
Application number
KR1020110084338A
Other languages
English (en)
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020110084338A priority Critical patent/KR20130021836A/ko
Publication of KR20130021836A publication Critical patent/KR20130021836A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 강유전체를 이용한 메모리 장치와 전계효과 트랜지스터 및 이들의 제조방법에 관한 것이다. 본 발명에 따른 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.

Description

강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법{Ferroelectric memory device, FET, and methods of manufacturing the same}
본 발명은 강유전체를 이용한 메모리 장치와 전계효과 트랜지스터 및 이들의 제조방법에 관한 것이다.
현재, 개인용 컴퓨터를 비롯하여 대부분의 전자 장치에 있어서는 필수적으로 메모리 장치가 채용되어 사용되고 있다. 이들 메모리 장치는 크게 EPROM(Electrically Programmable Read Only Memory)과 EEPROM(Electrically Erasable PROM), 플래시 ROM(Flash ROM) 등의 ROM과, SRAM(Static Random Access Memory)과 DRAM(Dynamic RAM), FRAM(Ferroelectric RAM) 등의 RAM으로 구분된다. 이들 메모리 장치는 통상 실리콘 등의 반도체 웨이퍼상에 캐패시터와 트랜지스터를 형성하여 만들게 된다.
종래의 메모리 장치는 주로 메모리 셀의 집적도를 높일 수 있는 방안에 대해서 연구되어 왔다. 그러나, 최근에 이르러 전원공급을 차단해도 저장되어 있는 데이터를 유지할 수 있는 비휘발성 메모리에 대한 관심이 높아지면서 메모리장치의 재료로서 강유전성 물질을 이용하는 방안에 대하여 많은 연구가 진행되고 있다.
현재, 메모리장치에 이용되는 강유전성 물질로는 PZT(lead zirconate titanate), SBT(Strontium bismuth tantalite), BLT(Lanthanum-substituted bismuth titanate) 등의 무기물이 주로 이용되고 있다. 그러나, 이러한 무기물 강유전체의 경우에는 우선 그 가격이 고가이고, 시간에 따라 극성특성의 열화가 초래되며, 박막형성에 고온처리가 필요함은 물론 고가의 장비가 필요하다는 단점이 있다.
상기한 사정을 고려하여 본 출원인 및 발명자는 대한민국 특허출원 제2005-0039167호 및 제2006-0003399호 및 2006-0041814호를 통해 유기물을 이용하는 강유전체 메모리 장치에 대하여 출원한 바 있다.
그러나, 유기물을 이용한 메모리 장치의 경우에는 동일한 메모리 구조를 채용하는 경우 종래의 무기물 메모리에 비하여 고집적화가 불리하다는 단점이 있게 된다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 제조가 용이하고 저가격이며, 극성특성이 우수하며, 동일한 면적에 대하여 많은 수의 메모리 셀을 제조할 수 있도록 된 메모리 장치와 전계효과 트랜지스터 및 이들의 제조방법을 제공함에 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 강유전체 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.
또한 본 발명의 제2 관점에 따른 강유전체 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.
또한 상기 채널형성층은 유기물 또는 무기물 반도체층인 것을 특징으로 한다.
또한 상기 채널형성층은 절연층인 것을 특징으로 한다.
또한 상기 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 하나로 구성되는 것을 특징으로 한다.
또한 상기 기판이 종이를 포함하는 재질로 구성되는 것을 특징으로 한다.
또한 상기 혼합물에 금속이 추가로 포함되는 것을 특징으로 한다.
또한 상기 금속이 철인 것을 특징으로 한다.
또한 상기 유기물이 고분자 강유전체인 것을 특징으로 한다.
또한 상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.
또한 상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 한다.
또한 상기 강유전체층이 스퍼터링법으로 형성되는 것을 특징으로 한다.
본 발명의 제3 관점에 따른 강유전체 메모리 장치의 제조방법은 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 구비하는 반도체장치의 제조방법에 있어서, 게이트전극을 형성하는 단계와, 채널형성층을 형성하는 단계, 강유전 물질과 전기석의 혼합물을 이용하여 강유전체층을 형성하는 단계 및, 드레인 및 소오스전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한 상기 채널형성층을 게이트전극과 강유전체층 사이에 형성하는 것을 특징으로 한다.
또한 상기 강유전체층을 게이트전극과 채널형성층 사이에 형성하는 것을 특징으로 한다.
또한 상기 강유전체층의 형성방법이 강유전 물질과 전기석 분말의 혼합물로 타켓을 형성하는 단계와, 상기 타겟을 이용하는 스퍼터링법으로 강유전체층을 형성하는 단계 및, 강유전체층을 에칭하는 단계를 포함하여 구성되는 것을 특징으로 한다,
또한 상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 한다.
또한 상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 한다.
또한 상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 한다.
본 발명의 제4 관점에 따른 강유전체 메모리 장치의 제조방법은 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되고, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.
또한 상기 메모리 셀 사이에 절연층이 형성되고, 상기 절연층이 유기물인 것을 특징으로 한다.
또한 상기 적층된 메모리 셀은 강유전층이 상호 인접하게 배치되는 것을 특징으로 한다.
또한 상기 적층된 메모리 셀은 게이트 전극이 상호 인접하게 배치되는 것을 특징으로 한다.
본 발명의 제5 관점에 따른 강유전에 메모리 장치의 제조방법은 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되고, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.
또한 상기 적층된 메모리 셀은 강유전층이 상호 인접하게 배치되는 것을 특징으로 한다.
또한 상기 적층된 메모리 셀은 게이트 전극이 상호 인접하게 배치되는 것을 특징으로 한다.
본 발명의 제6 관점에 따른 강유전체 메모리 장치의 제조방법은 기판 상에 제1 메모리 셀을 형성하는 단계와, 제1 메모리 셀상에 절연층을 형성하는 단계 및, 상기 절연층상에 제2 메모리 셀을 형성하는 단계를 포함하여 구성되고, 상기 제1 및 제2 메모리 셀을 형성하는 단계는 게이트전극을 형성하는 단계와, 채널형성층을 형성하는 단계, 강유전 물질과 전기석의 혼합물을 이용하여 강유전체층을 형성하는 단계 및, 드레인 및 소스전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
또한 상기 제1 메모리 셀과 제2 메모리 셀의 강유전체층을 인접하게 형성하는 것을 특징으로 한다.
또한 상기 제1 메모리 셀과 제2 메모리 셀의 게이트 전극을 인접하게 형성하는 것을 특징으로 한다.
또한 상기 채널형성층을 게이트전극과 강유전체층 사이에 형성하는 것을 특징으로 한다.
또한 상기 강유전체층을 게이트전극과 채널형성층 사이에 형성하는 것을 특징으로 한다.
또한 상기 강유전체층의 형성단계는 강유전 물질과 전기석 분말의 혼합물로 타켓을 형성하는 단계와, 상기 타겟을 이용하는 스퍼터링법으로 강유전체층을 형성하는 단계 및, 상기 강유전체층을 에칭하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 제7 관점에 따른 강유전체 메모리 장치는 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 적층된 메모리 셀의 강유전체층은 강유전 물질과 전기석의 혼합물로 구성됨과 더불어, 상호 다른 강유전 물질로 구성되고, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.
본 발명의 제8 관점에 따른 강유전체 메모리 장치는 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 적층된 메모리 셀의 강유전체층은 강유전 물질과 전기석의 혼합된 혼합물로 구성됨과 더불어, 상호 다른 강유전 물질로 구성되고, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.
본 발명의 제9 관점에 따른 전계효과 트랜지스터는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.
또한 상기 채널형성층은 유기물 또는 무기물 반도체층인 것을 특징으로 한다.
또한 상기 채널형성층은 절연층인 것을 특징으로 한다.
또한 상기 혼합물에 금속이 추가로 포함되는 것을 특징으로 한다.
또한 상기 금속이 철인 것을 특징으로 한다.
또한 상기 강유전체층이 스퍼터링법으로 형성되는 것을 특징으로 한다.
본 발명의 제10 관점에 따른 전계효과 트랜지스터는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.
상기한 구성으로 된 본 발명에 의하면, 제조가 용이하고 저가격이며, 극성특성이 우수하며, 동일한 면적에 대하여 많은 수의 메모리 셀을 제조할 수 있도록 된 메모리 장치와 전계효과 트랜지스터 및 이들의 제조방법을 구현할 수 있게 된다.
도 1은 본 발명의 일실시예에 따른 강유전체 메모리 장치 및 전계효과 트랜지스터의 구성을 나타낸 단면도.
도 2는 도 1에 나타낸 구조의 등가회로를 나타낸 도면.
도 3은 본 발명의 제2 실시예에 따른 강유전체 메모리 장치 및 전계효과 트랜지스터의 구성을 나타낸 단면도.
도 4는 도 3에 나타낸 실시예의 제조공정을 나타낸 단면도.
도 5는 본 발명의 제3 실시예에 따른 강유전체 메모리 장치 및 전계효과 트랜지스터의 구성을 나타낸 단면도.
도 6은 본 발명의 별도 실시예들에 따른 강유전체 메모리 장치 및 전계효과 트랜지스터의 구성을 나타낸 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념을 설명한다.
현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 강유전성 전계효과 트랜지스터나 강유전체 메모리의 경우에는 강유전층의 재료로서 무기물 강유전체를 채용하고 있다.
본 발명에서는 강유전 물질로서 무기물 강유전 물질, 유기물 강유전 물질, 도는 무기물 강유전 물질과 유기물 강유전 물질의 혼합물에 전기석 분말을 혼합한 혼합물질을 강유전 물질로서 사용한다.
본 발명에서 사용되는 전기석은 일측이 양극으로 작용하면서 타측이 음극으로 작용하도록 분극화 됨으로써 강유전체층의 분극 전계가 효율적으로 방출되도록 작용하게 된다.
본 발명에 따른 강유전 물질로서 강유전체층을 형성하는 방법으로서는 강유전 물질의 파우더와 전기석 파우더를 혼합하여 타켓을 형성한 후, 예컨대 스퍼터법을 이용하여 강유전체층을 형성하는 방법을 채용할 수 있다.
물론, 여기서 강유전체층의 형성 방법은 특정한 것에 한정되지 않고, 일반적인 반도체 공정을 적절하게 적용하는 것이 가능하다.
또한, 상기 강유전 무기물과 혼합되는 유기물로서는 일반적인 모노머(monomer), 올리고머(oligomer), 폴리머(polymer), 코폴리머(copolymer), 바람직하게는 유전율이 높은 유기물 재료가 사용될 수 있다.
이들 재료로서는 예컨대 PVP(polyvinyl pyrrolidone), PC(poly carbonate), PVC(polyvinyl chloride), PS(polystyrene), 에폭시(epoxy), PMMA(polymethyl methacrylate), PI(polyimide), PE(polyehylene), PVA(polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), PEKK(polytherketoneketone) 등이 있다.
또한, 상기 유기물로서는 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리스티렌(polystyrene), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루엔)(poly(vinyltoluene)), 폴리에틸렌(polyethylene), 시스-폴리부타디엔(cis-polybutadiene), 폴리프로필렌(polypropylene), 폴리이소프렌(polyisoprene), 폴리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl-1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluoro-p-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4-페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)) 및 폴리페닐렌(polyphenylene) 등의 비극성 유기물이나, 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔)(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), Cytop, Teflon AF, 폴리프로필렌-코-1-부텐(polypropylene-co-1-butene) 등의 저유전율 코폴리머 등이 사용될 수 있다.
그리고, 그 밖에 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylene vinylene)), 폴리플루오렌(polyfluorene)과 같은 공액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜 (polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3-bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌 (polypyrene)과 같은 공액 헤테로고리형 폴리머; 피라졸린 화합물 (pyrazoline compounds); 폴리셀레노펜 (polyselenophene); 폴리벤조퓨란 (polybenzofuran); 폴리인돌 (polyindole); 폴리피리다진 (polypyridazine); 벤지딘 화합물 (benzidine compounds); 스틸벤 화합물 (stilbene compounds); 트리아진 (triazines); 치환된 메탈로- 또는 메탈-프리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌 (phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines) 또는 플루오로나프탈로시아닌 (fluoronaphthalocyanines); C60 및 C70 풀러렌(fullerenes); N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); 배쏘페난쓰롤린 (bathophenanthroline); 디페노퀴논 (diphenoquinones); 1,3,4-옥사디아졸 (1,3,4-oxadiazoles); 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene) 등의 유기 반-전도성(semi-conducting) 재료나 이들의 화합물, 올리고머 및 화합물 유도체 등이 사용될 수 있다.
또한 본 발명에 따른 강유전체층은 철 또는 영구자석 분말이 바람직하게 혼합될 수 있다.
이하, 본 발명에 따른 실시예에 대해 보다 구체적으로 설명한다.
도 1은 상기한 강유전 물질을 적용한 강유전체 메모리 장치 및 전계효과 트랜지스터의 구조를 나타낸 구조도이다.
도 1에서 기판(10)상에 트랜지스터 또는 메모리 셀(20)이 형성된다. 여기서, 기판(10)은 예컨대 실리콘 등의 반도체 기판으로 구성된다. 또한, 상기 기판(10)으로는 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이 또는 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
상기 기판(10)상에 주지된 방법을 통해 하부전극으로서 게이트전극(21)이 형성된다. 이때 게이트전극(21)으로서는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.
이어, 상기 게이트전극(21)과 기판(10)을 전체적으로 도포하면서 채널형성층(22)으로서 예컨대 유기물 반도체층이 형성된다. 이 유기물 반도체층으로서는 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), 펜타센(Pentacene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl-anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등이 이용될 수 있다.
또한, 여기서 상기 채널형성층(22)으로서는 유기물 이외에 실리콘 등의 무기물 반도체층을 이용할 수 있다.
또한, 상기 채널형성층(22)으로서 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다.
상기 채널형성층(22)은 본 강유전체 메모리 장치의 채널 형성을 위한 것이다.
상기 채널형성층(22)상의 게이트 전극(21)에 대응하는 영역에는 강유전체층(23)이 형성된다. 이때, 상기 강유전체층(23)은 상술한 바와 같이, 무기물 강유전 물질이나 그 고용체, 유기물 또는 유기물 강유전 물질, 또는 이들의 혼합물에 전기석이 혼합된 물질로 구성된다. 또한 이러한 혼합물에 바람직하게 철이나 영구자석 분말이 혼합될 수 있다.
그리고, 상기 강유전체층(23)의 양측면에는 상부전극으로서 드레인전극(24) 및 소스전극(25)이 형성된다.
이때, 상기 드레인전극(24) 및 소스전극(25)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.
상기한 구조에 있어서는 게이트전극(21)에 가해지는 전압에 따라 강유전체층(23)이 분극특성을 가지게 된다. 그리고, 이와 같이 강유전체층(23)의 분극특성에 의해 채널형성층(22)에 소정의 채널이 형성됨으로써 드레인전극(24)과 소스전극(25)이 이 채널영역을 통해 도통 또는 비도통상태로 설정되게 된다.
현재 상용화 되어 있는 일반적인 메모리 장치의 경우에는 1T-1C(One Transistor-One Capacitor)구조를 갖는다. 이들 메모리 장치에 있어서는 통상 트랜지스터의 온/오프를 통해 캐패시터에 소정의 전압을 충전 또는 방전시키는 방법을 통해 캐패시터에 데이터를 기록하거나 캐패시터로부터 데이터를 독출하게 된다.
상기 구조에 있어서는 게이트전극(21)에 가해지는 전압에 따라 강유전체층(23)이 소정의 분극특성을 갖게 되고, 이러한 분극특성은 전압을 차단하는 경우에도 일정하게 유지된다. 따라서, 상기한 구조로 된 메모리 장치의 경우에는 도 7에 나타낸 바와 같이 본 강유전체 메모리장치(40)의 소스전극을 접지시키고, 드레인전극을 통해 데이터를 독출하는 간단한 1T 구조로 비휘발성 메모리장치를 구성할 수 있게 된다.
한편, 도 3은 본 발명의 제2 실시예에 따른 강유전체 메모리 장치 및 전계효과 트랜지스터의 구조를 나타낸 구조도이다.
도 8에서 기판(70)상에 제1 메모리 셀(80)이 형성되고, 이 제1 메모리 셀(80)상에 예컨대 폴리이미드(PI) 등의 절연층(90)이 형성된다. 그리고, 상기 절연층(90)상에 다시 제2 메모리 셀(100)이 형성된다.
상기 기판(70)은 예컨대 실리콘 등의 반도체 기판으로 구성된다. 또한, 상기 기판(70)으로는 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종 또는 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
상기 기판(70)상에 순차적으로 메모리 셀(80, 100)이 적층 형성된다. 본 실시예에 있어서는 기판(70)상에 메모리 셀을 2층으로 적층한 경우를 예로 들어 설명한 것이다. 그러나, 이러한 메모리 셀의 적층은 필요에 따라 2층 이상의 복수층으로 구성하는 것도 가능하다.
상기 제1 메모리 셀(80)은 하부전극으로서 게이트 전극(81)이 형성되고, 게이트 전극(81)상에 채널형성층(82)이 형성된다. 이어, 채널형성층(82)상의 게이트 전극(81)에 대응하는 영역에는 강유전체층(83)이 형성된다. 이때, 상기 강유전체층(83)은 본 발명에 따른 강유전 물질, 강유전 물질에 전기석이 혼합된 혼합물질로 구성된다. 그리고, 상기 강유전체층(83)의 양측면에는 드레인전극(84) 및 소스전극(85)이 형성된다.
제2 메모리 셀(100)은 제1 메모리 셀(80)과 실질적으로 동일한 구조를 갖는다. 제2 메모리 셀(100)도 제 1 메모리 셀(80)과 마찬가지로 게이트 전극(101), 채널형성층(102) 및 강유전체층(103)이 순차적으로 적층된 구조로 되어 있다.
제2 메모리 셀(100)의 강유전체층(103)은 제1 메모리 셀(80)과 마찬가지로 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전 물질의 혼합물질로 구성된다.
특히, 여기서 상기 강유전체층(83, 103)의 구성 물질은 서로 동일할 필요없이 경우에 따라 적절한 것을 사용할 수 있다.
상기 게이트전극(81, 101)으로서는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.
상기 채널형성층(82, 102)으로서는 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), 펜타센(Pentacene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl-anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등의 유기물이나 무기물이 이용될 수 있다.
또한, 상기 채널형성층(82, 102)으로서는 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다.
상기 채널형성층(82, 102)은 본 강유전체 메모리 장치의 채널 형성을 위한 것이다.
그리고, 상기 드레인전극(84, 104) 및 소스전극(85, 105)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.
상기한 구조에 있어서는 게이트전극(81, 101)에 가해지는 전압에 따라 강유전체층(83, 103)이 분극특성을 가지게 된다. 그리고, 이와 같이 강유전체층(83, 103)의 분극특성에 의해 채널형성층(82, 102)에 소정의 채널이 형성됨으로써 드레인전극(84, 104)과 소스전극(85, 105)이 이 채널영영을 통해 도통 또는 비도통상태로 설정되게 된다.
이어, 도 4를 참조하여 본 발명에 따른 강유전체 메모리장치 및 전계효과 트랜지스터의 제조공정을 설명한다.
반도체 웨이퍼, 종이, 파릴렌 등의 코딩재가 도포된 종이, 또는 플라스틱 등의 기판(70)상에 예컨대 금(Au) 등의 도전층(51)을 증착 형성하고(도 9a 및 도 9b), 여기에 스핀코팅법을 이용하여 포토레지스트(52)를 도포한다(도 9c).
이어, 예컨대 아세톤 등의 리무버를 이용하여 게이트전극의 형성을 위한 부분만을 제외하고 상기 포토레지스트(52)를 제거한 후, 이를 마스크로하여 상기 도전층(51)을 에칭함으로써 게이트전극(81)을 형성한다(도 9d, 도 9e).
상기 게이트전극(81)상의 포토레지스트(52)를 제거한 후, 스핀코팅법을 이용하여 구조체 전체 표면상에 채널형성층(82)을 형성하고(도 9f), 이 채널형성층(82)상에 강유전체층(83)을 형성한다. 강유전체층(83)의 형성은 예컨대 강유전 물질과 전기석 분말의 혼합물, 또는 이러한 혼합물에 철 등이 포함된 물질로 타켓을 형성한 후 스퍼터링법 등을 이용하여 형성할 수 있다.
그리고, 포토레지스트(53)를 이용하여 예컨대 BOE(Buffered Oxide Etching)나 BOE와 금 에천트(Gold etchant)의 2단계 에칭, 또는 RIE(Reactive Ion Etching)법을 실행하여 게이트전극(81)에 대응되는 부분을 제외한 나머지 강유전체층을 제거한 후(도 9h~도 9j). 상기 강유전체층(83)에 형성된 포토레지스트(53)를 제거한다(도 9k). 그리고, 상술한 방법과 동일한 방법을 통해 강유전체층(83)상에 포토레지스트(54)를 도포하고, 그 결과물상에 전체적으로 예컨대 금으로 이루어진 도전층을 증착하여 드레인전극(84) 및 소스전극(85)을 형성한 후, 강유전체층(83)상의 포토레지스트(54) 및 도전층(55)을 리프트-오프(lift-off)방식으로 제거하여 제1 메모리 셀(80)을 구성하게 된다(도 9l~도 9o)
상기와 같이 제1 메모리 셀(80)을 형성한 후에는 이 제1 메모리 셀(80)의 전체 구조체상에 예컨대 폴리이미드(PI) 등의 절연층(90)을 형성하고, 이 절연층(90)을 평탄화 시킨다.
그리고, 상기 평탄화된 절연층(90)의 상면에 도 9a~도 9o의 공정을 반복해서 실행함으로써 제2 메모리 셀(100)을 형성하게 된다.
한편, 상기 적층 구조에 있어서는 제1 메모리 셀(80)의 강유전체층(83)상에 절연층(90)을 통해 제2 메모리 셀(100)의 게이트 전극(101)이 형성되게 된다. 따라서, 이 경우에는 상기 게이트 전극(101)에 가해지는 전압에 따라 제1 메모리 셀(80)에 구비되는 강유전체층(83)이 영향을 받음으로써 제1 메모리 셀(80)의 데이터 유지 특성이 약화될 우려가 있게 된다.
도 5는 상기한 사정을 고려한 본 발명의 다른 실시예에 따른 메모리 장치의 구조를 나타낸 단면도이다. 또한, 도 5에서 도 3과 동일한 부분에는 동일한 참조번호를 붙이고 그 상세한 설명은 생략한다.
도 5에 나타낸 구조에 있어서는 제2 메모리 셀(100)에서 절연층(90)의 상측에 강유전체층(103)이 형성된다. 그리고, 이 강유전체층(103)을 전체적으로 피복하면서 채널형성층(102)이 형성되고, 이 채널형성층(102)상의 상기 강유전체층(103)에 대응하는 부분에 게이트 전극(101)이 형성된다.
상기 제2 메모리 셀(100)에 있어서도 게이트 전극(101)으로 가해지는 전압에 따라 강유전체층(103)이 분극 특성을 갖게 되고, 이러한 분극값에 의해 채널형성층(102)에 채널이 형성됨으로써 드레인전극(104)과 소스전극(105)이 이 채널영영을 통해 도통 또는 비도통상태로 설정되게 된다.
본 실시예에 있어서는 제1 메모리 셀(80)과 제 2 메모리 셀(100)의 강유전체층(83, 103)이 절연층(90)을 통해 인접하게 배치되고, 각각의 게이트 전극(81, 101)은 다른 메모리 셀과 가장 먼 위치에 배치되게 되므로, 상술한 실시예와 달리 제2 메모리 셀(100)의 게이트 전압에 의해 제1 메모리 셀(80)의 강유전체층(83)이 영향을 받는 일이 제거되게 된다.
또한, 본 실시예에서 상기 제2 메모리 셀(100)상에 다시 메모리 셀을 적층하는 경우에는 제1 메모리 셀(80)과 같이 게이트 전극(81)을 하측에 배치하여 제2 메모리 셀(100)과 게이트 전극이 상호 인접하게 배치되도록 하면 된다.
이상으로 본 발명에 따른 실시예에 대하여 설명하였다. 그러나, 상술한 실시예는 본 발명을 구현함에 있어 하나의 바람직한 실시예를 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기본적인 개념 및 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
예를 들어, 상술한 실시예에 있어서는 각 메모리 셀(80, 100)의 구조로서 게이트전극(81, 101)상에 채널형성층(82, 102)을 통해 강유전체층(83, 103)을 결합시키는 구조를 채택한 경우를 예로 들어 설명하였다.
그러나, 본 발명에 따른 강유전체 메모리장치 및 전계효과 트랜지스터는 상기한 메모리 셀 구조 이외에 다양한 구조를 채택하여 구현할 수 있다.
예를 들어, 도 6은 본 발명에 대하여 적용 가능한 메모리 셀 및 전계효과 트랜지스터의 여러가지 구조 예를 나타낸 것이다.
도 6은 게이트전극(21)과 강유전체층(23)을 직접적으로 결합시키면서, 상기 게이트전극(21)과 대향하는 강유전체층(23)의 반대측에 채널형성층(22)을 형성한 것이다. 단, 도 6a는 스태거드(Staggered) 구조, 도 6b는 인버티드 스태거드(Inverted staggered) 구조, 도 6c는 코플래너(Coplanar) 구조, 도 6d는 인버티드 코플래너(Inverted coplanar) 구조를 나타낸 것이다. 또한, 도 6에서 도 3과 대응하는 부분에는 동일한 참조번호가 부가되어 있다.
도 11에 나타낸 구조에 있어서는 게이트전극(21)에 일정 전압이 인가되면 강유전체층(23)에 분극이 발생됨으로써 채널형성층(22)에 채널이 형성되게 된다. 그리고, 이와 같이 형성된 채널을 통해 드레인전극(24)과 소스전극(25)이 도통상태 또는 비도통상태로 설정되게 된다.
또한, 도 6의 구조에 있어서도 상기 채널형성층(22) 대신에 절연층을 이용하는 것도 가능하다. 즉, 상기 채널형성층(22)으로서는 인가되는 전압에 따라 채널을 형성할 수 있는 어떠한 형태의 것도 가능하다.
10 : 기판, 20 : 메모리 셀,
21 : 게이트 전극, 22 : 채널형성층,
23 : 강유전체층, 24 : 드레인 전극,
25 : 소스 전극.

Claims (58)

  1. 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,
    상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며,
    상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 하는 강유전체 메모리 장치.
  2. 제1항에 있어서,
    상기 채널형성층은 유기물 또는 무기물 반도체층인 것을 특징으로 하는 강유전체 메모리 장치.
  3. 제1항에 있어서,
    상기 채널형성층은 절연층인 것을 특징으로 하는 강유전체 메모리 장치.
  4. 제1항에 있어서,
    상기 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 하나로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  5. 제1항에 있어서,
    상기 기판이 종이를 포함하는 재질로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  6. 제1항에 있어서,
    상기 혼합물에 금속이 추가로 포함되는 것을 특징으로 하는 강유전체 메모리 장치.
  7. 제6항에 있어서,
    상기 금속이 철인 것을 특징으로 하는 강유전체 메모리 장치.
  8. 제1항에 있어서,
    상기 유기물이 고분자 강유전체인 것을 특징으로 하는 강유전체 메모리 장치.
  9. 제8항에 있어서,
    상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  10. 제8항에 있어서,
    상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 하는 강유전체 메모리 장치.
  11. 제1항에 있어서,
    상기 강유전체층이 스퍼터링법으로 형성되는 것을 특징으로 하는 강유전체 메모리 장치.
  12. 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,
    상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며,
    상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 하는 강유전체 메모리장치.
  13. 제12항에 있어서,
    상기 채널형성층은 유기물 또는 무기물 반도체층인 것을 특징으로 하는 강유전체 메모리 장치.
  14. 제13항에 있어서,
    상기 채널형성층은 절연층인 것을 특징으로 하는 강유전체 메모리 장치.
  15. 제12항에 있어서,
    상기 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 하나로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  16. 제12항에 있어서,
    상기 기판이 종이를 포함하는 재질로 구성되는 것을 특징으로 하는 강유전체 메모리 장치.
  17. 제12항에 있어서,
    상기 혼합물에 금속이 추가적으로 포함되는 것을 특징으로 하는 강유전체 메모리 장치.
  18. 제17항에 있어서,
    상기 금속이 철인 것을 특징으로 하는 강유전체 메모리 장치.
  19. 제12항에 있어서,
    상기 유기물이 고분자 강유전체인 것을 특징으로 하는 강유전체 메모리 장치.
  20. 제19항에 있어서,
    상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 강유전체 메모리 장치.
  21. 제19항에 있어서,
    상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 하는 강유전체 메모리 장치.
  22. 제12항에 있어서,
    상기 강유전체층은 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 가열 소성시켜 생성된 것임을 특징으로 하는 강유전체 메모리 장치.
  23. 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 구비하는 반도체장치의 제조방법에 있어서,
    게이트전극을 형성하는 단계와,
    채널형성층을 형성하는 단계,
    강유전 물질과 전기석의 혼합물을 이용하여 강유전체층을 형성하는 단계 및,
    드레인 및 소오스전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  24. 제23항에 있어서,
    상기 채널형성층을 게이트전극과 강유전체층 사이에 형성하는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  25. 제23항에 있어서,
    상기 강유전체층을 게이트전극과 채널형성층 사이에 형성하는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  26. 제23항에 있어서,
    상기 강유전체층의 형성방법이 강유전 물질과 전기석 분말의 혼합물로 타켓을 형성하는 단계와, 상기 타겟을 이용하는 스퍼터링법으로 강유전체층을 형성하는 단계 및, 강유전체층을 에칭하는 단계를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  27. 제26항에 있어서,
    상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  28. 제26항에 있어서,
    상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  29. 제26항에 있어서,
    상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  30. 기판 상에 다수의 메모리 셀을 적층하여 형성하고,
    상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며,
    상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되고,
    상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 하는 강유전체 메모리장치.
  31. 제30항에 있어서,
    상기 메모리 셀 사이에 절연층이 형성되고, 상기 절연층이 유기물인 것을 특징으로 하는 강유전체 메모리장치.
  32. 제30항에 있어서,
    상기 적층된 메모리 셀은 강유전층이 상호 인접하게 배치되는 것을 특징으로 하는 강유전체 메모리장치.
  33. 제30항에 있어서,
    상기 적층된 메모리 셀은 게이트 전극이 상호 인접하게 배치되는 것을 특징으로 하는 강유전체 메모리장치.
  34. 기판 상에 다수의 메모리 셀을 적층하여 형성하고,
    상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며,
    상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되고,
    상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 하는 강유전체 메모리장치.
  35. 제34항에 있어서,
    상기 적층된 메모리 셀은 강유전층이 상호 인접하게 배치되는 것을 특징으로 하는 강유전체 메모리장치.
  36. 제35항에 있어서,
    상기 적층된 메모리 셀은 게이트 전극이 상호 인접하게 배치되는 것을 특징으로 하는 강유전체 메모리장치.
  37. 기판 상에 제1 메모리 셀을 형성하는 단계와,
    제1 메모리 셀상에 절연층을 형성하는 단계 및,
    상기 절연층상에 제2 메모리 셀을 형성하는 단계를 포함하여 구성되고,
    상기 제1 및 제2 메모리 셀을 형성하는 단계는 게이트전극을 형성하는 단계와, 채널형성층을 형성하는 단계, 강유전 물질과 전기석의 혼합물을 이용하여 강유전체층을 형성하는 단계 및, 드레인 및 소스전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  38. 제37항에 있어서,
    상기 제1 메모리 셀과 제2 메모리 셀의 강유전체층을 인접하게 형성하는 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  39. 제37항에 있어서,
    상기 제1 메모리 셀과 제2 메모리 셀의 게이트 전극을 인접하게 형성하는 것을 특징으로 하는 강유전체 메모리장치의 제조방법.
  40. 제37항에 있어서,
    상기 채널형성층을 게이트전극과 강유전체층 사이에 형성하는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  41. 제37항에 있어서,
    상기 강유전체층을 게이트전극과 채널형성층 사이에 형성하는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  42. 제37항에 있어서,
    상기 강유전체층의 형성단계는 강유전 물질과 전기석 분말의 혼합물로 타켓을 형성하는 단계와, 상기 타겟을 이용하는 스퍼터링법으로 강유전체층을 형성하는 단계 및, 상기 강유전체층을 에칭하는 단계를 포함하여 구성되는 것을 특징으로 하는 강유전체 메모리 장치의 제조방법.
  43. 기판 상에 다수의 메모리 셀을 적층하여 형성하고,
    상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며,
    상기 적층된 메모리 셀의 강유전체층은 강유전 물질과 전기석의 혼합물로 구성됨과 더불어, 상호 다른 강유전 물질로 구성되고,
    상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 하는 강유전체 메모리장치.
  44. 기판 상에 다수의 메모리 셀을 적층하여 형성하고,
    상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며,
    상기 적층된 메모리 셀의 강유전체층은 강유전 물질과 전기석의 혼합된 혼합물로 구성됨과 더불어, 상호 다른 강유전 물질로 구성되고,
    상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 하는 강유전체 메모리장치.
  45. 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,
    상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며,
    상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 하는 전계효과 트랜지스터.
  46. 제45항에 있어서,
    상기 채널형성층은 유기물 또는 무기물 반도체층인 것을 특징으로 하는 전계효과 트랜지스터.
  47. 제45항에 있어서,
    상기 채널형성층은 절연층인 것을 특징으로 하는 전계효과 트랜지스터.
  48. 제45항에 있어서,
    상기 혼합물에 금속이 추가로 포함되는 것을 특징으로 하는 전계효과 트랜지스터.
  49. 제48항에 있어서,
    상기 금속이 철인 것을 특징으로 하는 전계효과 트랜지스터.
  50. 제45항에 있어서,
    상기 강유전체층이 스퍼터링법으로 형성되는 것을 특징으로 하는 전계효과 트랜지스터.
  51. 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,
    상기 강유전체층은 강유전 물질과 전기석의 혼합물로 구성되며,
    상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 하는 전계효과 트랜지스터.
  52. 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 구비하는 전계효과 트랜지스터의 제조방법에 있어서,
    게이트전극을 형성하는 단계와,
    채널형성층을 형성하는 단계,
    강유전 물질과 전기석의 혼합물을 이용하여 강유전체층을 형성하는 단계 및,
    드레인 및 소오스전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  53. 제52항에 있어서,
    상기 채널형성층을 게이트전극과 강유전체층 사이에 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  54. 제52항에 있어서,
    상기 강유전체층을 게이트전극과 채널형성층 사이에 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  55. 제52항에 있어서,
    상기 강유전체층의 형성방법이 강유전 물질과 전기석 분말의 혼합물로 타켓을 형성하는 단계와, 상기 타겟을 이용하는 스퍼터링법으로 강유전체층을 형성하는 단계 및, 강유전체층을 에칭하는 단계를 포함하여 구성되는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  56. 제55항에 있어서,
    상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  57. 제55항에 있어서,
    상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  58. 제55항에 있어서,
    상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
KR1020110084338A 2011-08-24 2011-08-24 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법 KR20130021836A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110084338A KR20130021836A (ko) 2011-08-24 2011-08-24 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110084338A KR20130021836A (ko) 2011-08-24 2011-08-24 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130021836A true KR20130021836A (ko) 2013-03-06

Family

ID=48174627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084338A KR20130021836A (ko) 2011-08-24 2011-08-24 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130021836A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714500B2 (en) 2018-08-20 2020-07-14 Samsung Electronics Co., Ltd. Electronic device and method of manufacturing the same
US20220199631A1 (en) * 2020-12-22 2022-06-23 Advanced Nanoscale Devices Ferroelectric semiconducting floating gate field-effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714500B2 (en) 2018-08-20 2020-07-14 Samsung Electronics Co., Ltd. Electronic device and method of manufacturing the same
US11177283B2 (en) 2018-08-20 2021-11-16 Samsung Electronics Co., Ltd. Electronic device and method of manufacturing the same
US11711923B2 (en) 2018-08-20 2023-07-25 Samsung Electronics Co., Ltd. Electronic device and method of manufacturing the same
US20220199631A1 (en) * 2020-12-22 2022-06-23 Advanced Nanoscale Devices Ferroelectric semiconducting floating gate field-effect transistor

Similar Documents

Publication Publication Date Title
KR100876136B1 (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
Heremans et al. Polymer and organic nonvolatile memory devices
US9318596B2 (en) Ferroelectric field-effect transistor
US20040002176A1 (en) Organic ferroelectric memory cells
Dhar et al. Threshold voltage shifting for memory and tuning in printed transistor circuits
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
KR100966301B1 (ko) 강유전체 메모리장치의 제조방법
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
KR100893764B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
WO2008126961A1 (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR20080097977A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR20130021836A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR100851538B1 (ko) 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
KR100877429B1 (ko) 강유전체 메모리 장치
KR20080095232A (ko) 강유전체 메모리 장치와 그 제조방법
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR101763434B1 (ko) 태양전지 및 그 제조방법
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR20130021884A (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR101449755B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20100005627A (ko) 비에프오를 주성분으로 하는 강유전 물질과, 그 제조방법
KR20080108960A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR101250882B1 (ko) 강유전체 메모리장치 및 그 제조방법
Lee et al. Polymer and organic nonvolatile memory devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application