KR101626717B1 - 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법 - Google Patents

아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101626717B1
KR101626717B1 KR1020150044570A KR20150044570A KR101626717B1 KR 101626717 B1 KR101626717 B1 KR 101626717B1 KR 1020150044570 A KR1020150044570 A KR 1020150044570A KR 20150044570 A KR20150044570 A KR 20150044570A KR 101626717 B1 KR101626717 B1 KR 101626717B1
Authority
KR
South Korea
Prior art keywords
pvdf
azobenzene
substrate
ferroelectric layer
solution
Prior art date
Application number
KR1020150044570A
Other languages
English (en)
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020150044570A priority Critical patent/KR101626717B1/ko
Application granted granted Critical
Publication of KR101626717B1 publication Critical patent/KR101626717B1/ko

Links

Images

Classifications

    • H01L27/11585—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 아조벤젠 결합 PVDF필름을 이용하는 메모리 장치 및 그 제조방법에 관한 것에 관한 것이다. 본 발명의 일예와 관련된 메모리 장치는 기판과, 상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름일 수 있다.

Description

아조벤젠 결합 PVDF필름을 이용하는 메모리 장치 및 그 제조방법{Memory device using PVDF film bonded with azobenzene and manufacturing method thereof}
본 발명은 아조벤젠 결합 PVDF필름을 이용하는 메모리 장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 높은 강유전성을 갖는 β상의 PVDF필름 이용하는 메모리소자를 용이하게 제조하기 위해 아조벤젠을 이용하는 제조방법에 관한 것이다.
현재 반도체를 이용한 다양한 종류의 메모리 장치가 이용되고 있다. 이들 메모리 장치로서는 EPROM(Electrically Programmable Read Only Memory)과 EEPROM(Electrically Erasable PROM), 플래시 ROM(Flash ROM) 등의 ROM과, SRAM(Static Random Access Memory)과 DRAM(Dynamic RAM), FRAM(FerroelectricRAM) 등의 RAM을 포함하여 다양한 것이 사용되고 있다.
현재 사용되고 모든 반도체 메모리 장치의 경우에는 기본적으로 트랜지스터 등의 스위칭 소자와 캐패시터 등의 저장 소자를 구비하여 구성된다. 이들 메모리 장치는 스위칭 소자를 통해 저장 소자에 데이터값을 저장 및 독출하는 동작을 통해 데이터의 기록과 삭제 및 독출을 실행하게 된다.
따라서, 종래의 반도체 메모리 장치에 있어서는 웨이퍼에 스위칭 소자와 캐패시터를 형성함에 따라 많은 제조공정이 필요함은 물론, 일정 이상의 고집적도를 구현하는 것이 어렵다는 단점이 있다.
이에, 본 발명자는 별도의 스위칭 소자나 저장소자를 구비하지 않는 단순한 구조로 데이터의 비휘발적인 저장 및 독출이 가능한 메모리장치를 제안하고자 한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 강유전체층으로 아조벤젠 결합 트랜스형 β-상의 PVDF 필름을 사용하고 단순한 구조를 가지는 메모리장치를 사용자에게 제공하는데 그 목적이 있다.
스위칭 소자를 구비하지 않는 단순한 구조로 구성되어 고집적도와 저가격화를 도모할 수 있고, 또한 종이나 유기물 등의 다양한 재질의 기판을 사용하는 메모리 장치 및 그 제조방법을 구현하는 데 그 목적이 있다.
한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 실현하기 위한 본 발명의 일예와 관련된 메모리 장치는 기판과, 상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름일 수 있다.
또한,상기 PVDF-아조벤젠 폴리머 필름은 PVDF와 아조벤젠인 용해된 용액의 용매가 증발되어 제조될 수 있다.
또한,상기 용매는 극성 용매일 수 있다.
또한,상기 극성 용매는 에틸아세테이트, THF(Tetrahydrofuran), 부틸 알콜(butyl alcohol), IPA(isopropyl antipyrine), 아세톤(acetone) 및 아세토니트릴(acetonitrile) 중 적어도 어느 하나일 수 있다.
또한,상기 용액은 탄소나노튜브(CNT)를 더 포함할 수 있다.
또한,상기 탄소나노튜브는 상기 용액에 대하여 0.01 내지 0.1 중량%로 포함될 수 있다.
또한,상기 용액은 메탈 파티클을 더 포함할 수 있다.
또한,상기 용매가 증발될 시 상기 용액 위로 기체의 유동이 형성될 수 있다.
또한,상기 기체는 불활성 기체일 수 있다.
또한,상기 전극층은 알루미늄, 백금 및 금 중 적어도 하나를 포함할 수 있다.
또한, 상기 하부 및 상부 전극이 도전성 유기물로 이루어질 수 있다.
또한,상기 전극층은 알루미늄, 백금 및 금 중 적어도 하나를 포함할 수 있다.상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성될 수 있다.
한편, 상술한 과제를 실현하기 위한 본 발명의 일예와 관련된 메모리 장치는 기판과, 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하면서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고, 상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름일 수 있다.
또한, 상기 강유전체층이 하부 전극과 상부 전극의 교차영역에 형성될 수 있다.
또한, 상기 하부 및 상부 전극이 도전성 유기물로 이루어질 수 있다.
또한, 상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성될 수 있다.
한편, 상술한 과제를 실현하기 위한 본 발명의 일예와 관련된 메모리 장치 제조방법은 기판상에 하부 전극을 형성하는 하부 전극 형성단계; 하부 전극이 형성된 기판의 전체 표면상에 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름으로 구성되는 강유전체층을 구비하는 강유전체층 형성단계; 및 상기 강유전체층 상에 상부 전극을 형성하는 상부 전극 형성단계;를 포함하고, 상기 강유전체층 형성단계는, PVDF와 아조벤젠을 중합하여 PVDF-아조벤젠 폴리머 용액을 제조하는 제 1 단계; 상기 PVDF-아조벤젠 폴리머 용액을 기판 상에 도포하는 제 2 단계; 상기 PVDF-아조벤젠 폴리머 용액의 용매를 증발시켜 PVDF-아조벤젠 폴리머 필름을 형성하는 제 3 단계; 및 상기 기판을 상기 PVDF-아조벤젠 폴리머 필름으로부터 분리하는 제 4 단계;를 포함할 수 있다.
또한, 상기 강유전체층 중 하부 전극과 상부 전극의 교차영역을 제외한 나머지 부분을 에칭하여 제거하는 단계를 추가로 포함하여 구성될 수 있다.
또한, 상기 강유전체층의 에칭이 BOE를 통해 실행될 수 있다.
또한, 상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행될 수 있다.
또한, 상기 강유전체층의 에칭이 RIE법을 통해 실행될 수 있다.
또한, 제 1 단계는, PVDF 용액과 아조벤젠 용액을 혼합하는 방법, PVDF 용액에 아조벤젠을 분산시키는 방법 및 아조벤젠 용액에 PVDF를 분산시키는 방법 중 어느 하나의 방법을 사용할 수 있다.
또한, 상기 PVDF 용액의 용매는 MIBK (methyl isobutyl ketone), MEK (methyl ethyl ketone),NMP(N-Methyl-2-pyrrolidone), DMF (dimethylformamide) 및 DME(dimethyl ether) 중 적어도 어느 하나일 수 있다.
또한, 상기 아조벤젠 용액의 용매는, 극성 용매일 수 있다.
또한, 상기 아조벤젠 용액의 용매는, 에틸아세테이트, THF(Tetrahydrofuran), 부틸 알콜(butyl alcohol), IPA(isopropyl antipyrine), 아세톤(acetone) 및 아세토니트릴(acetonitrile) 중 적어도 어느 하나일 수 있다.
또한, 상기 제 1 단계는, 상기 PVDF-아조벤젠 폴리머 용액에 탄소나노튜브(CNT)를 분산시키는 것을 포함할 수 있다.
또한, 상기 탄소나노튜브는 상기 PVDF-아조벤젠 폴리머 용액에 대하여 0.01 내지 0.1 중량%일 수 있다.
또한, 상기 제 1 단계는, 상기 PVDF-아조벤젠 폴리머 용액에 메탈 파티클(metal particle)을 분산시킬 수 있다.
또한, 상기 제 1 단계 후, 상기 PVDF-아조벤젠 폴리머 용액에 가시광선을 조사하는 단계;를 더 포함할 수 있다.
또한, 제 2 단계에서, 어플리케이터를 사용하는 방법, 바코터를 사용하는 방법 및 스핀 코팅 방법 중 적어도 하나의 방법을 사용할 수 있다.
또한, 상기 기판은 친수성 코팅 처리된 재질로 이루어질 수 있다.
또한, 상기 기판은 유리 또는 폴리머로 이루어질 수 있다.
또한, 상기 제 3 단계에서, 상기 PVDF계 폴리머 용액 위로 기체의 유동을 만들어 상기 용매의 균일한 휘발을 유도할 수 있다.
또한, 상기 기체는 불활성 기체일 수 있다.
또한, 상기 제 3 단계 후, 상기 PVDF-아조벤젠 폴리머 필름에 지지막을 접합하는 단계;를 더 포함할 수 있다.
또한, 상기 지지막은 실리콘 일래스토머(silicone elastomer) 및 PDMS(polydimethylsiloxane) 중 적어도 하나를 포함할 수 있다.
또한, 상기 지지막은 PET(polyethylene terephthalate) 필름 상에 실리콘 일래스토머(silicone elastomer) 및 PDMS(polydimethylsiloxane) 중 적어도 하나를 코팅하여 형성될 수 있다.
또한, 상기 제 4 단계 전, 상기 PVDF-아조벤젠 폴리머 필름과 상기 기판 사이의 접착력을 약화시키는 단계;를 더 포함할 수 있다.
또한, 상기 PVDF-아조벤젠 폴리머 필름과 상기 기판 사이의 접착력을 약화시키는 단계에서, 상기 기판과 상기 PVDF-아조벤젠 폴리머 필름에 습윤 환경을 제공할 수 있다.
또한, 상기 습윤 환경은 물, 증류수(distilled water), 탈이온수(deionized water) 또는 IPA(isopropyl alcohol)을 사용할 수 있다.
또한, 상기 제 4 단계 후, 풀림(annealing) 공정을 더 수행할 수 있다.
또한, 상기 제 4 단계 후, 폴링(electrical poling) 공정을 더 수행할 수 있다.
한편, 상술한 과제를 실현하기 위한 본 발명의 일예와 관련된 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름일 수 있다.
한편, 상술한 과제를 실현하기 위한 본 발명의 일예와 관련된 기록매체는 메모리 장치 제조방법을 수행하기 위하여 디지털 처리 장치에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있고, 상기 디지털 처리 장치에 의해 판독될 수 있는 기록매체에 있어서, 상기 메모리 장치 제조방법은, 기판상에 하부 전극을 형성하는 하부 전극 형성단계; 하부 전극이 형성된 기판의 전체 표면상에 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름으로 구성되는 강유전체층을 구비하는 강유전체층 형성단계; 및 상기 강유전체층 상에 상부 전극을 형성하는 상부 전극 형성단계;를 포함하고,상기 강유전체층 형성단계는, PVDF와 아조벤젠을 중합하여 PVDF-아조벤젠 폴리머 용액을 제조하는 제 1 단계; 상기 PVDF-아조벤젠 폴리머 용액을 기판 상에 도포하는 제 2 단계; 상기 PVDF-아조벤젠 폴리머 용액의 용매를 증발시켜 PVDF-아조벤젠 폴리머 필름을 형성하는 제 3 단계; 및 상기 기판을 상기 PVDF-아조벤젠 폴리머 필름으로부터 분리하는 제 4 단계;를 포함할 수 있다.
본 발명은 강유전체층으로 아조벤젠 결합 트랜스형 β-상의 PVDF 필름을 사용하고 단순한 구조를 가지는 메모리장치를 사용자에게 제공할 수 있다.
스위칭 소자를 구비하지 않는 단순한 구조로 구성되어 고집적도와 저가격화를 도모할 수 있고, 또한 종이나 유기물 등의 다양한 재질의 기판을 사용하는 메모리 장치 및 그 제조방법을 구현하는 데 그 목적이 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 본 발명에 따른 1C 구조를 갖는 메모리 장치의 등가회로도이다.
도 2는 본 발명의 일 실시례에 따른 PVDF-아조벤젠 폴리머 필름 제조방법을 나타낸 순서도이다.
도 3a 내지 도 3c는 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 용액을 제조하는 것을 나타낸 그림이다.
도 4a는 트랜스형 아조벤젠의 화학구조를 나타내고, 도 4b는 시스형 아조벤젠의 화학구조를 나타낸다.
도 5는 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 용액에 가시광선을 조사하는 것을 나타낸 그림이다.
도 6a는 본 발명의 일 실시례에 따라 기판에 PVDF-아조벤젠 폴리머 용액이 도포된 것을 나타내고, 도 6b는 본 발명의 일 실시례에 따라 어플리케이터를 사용하여 PVDF-아조벤젠 폴리머 용액을 균일한 두께로 형성하는 것을 나타낸다.
도 7은 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 용액의 용매가 증발되는 것을 나타낸다.
도 8은 본 발명의 일 실시례에 따라 지지막이 PVDF-아조벤젠 필름위에 지지막이 접합된 것을 나타낸다.
도 9는 본 발명의 일 실시례에 따라 필름을 분리하기 위해 습윤 환경을 조성한 것을 나타낸다.
도 10a는 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 필름이 기판으로부터 분리되는 것을 나타낸다.
도 10b는 본 발명의 일 실시례에 따라 제조된 PVDF-아조벤젠 폴리머 필름이 접합된 전사막(TF)을 나타낸다.
도 11은 본 발명의 일 실시례에 따라 제조한 PVDF-아조벤젠의 화학구조이다.
도 12는 본 발명의 일 실시례에 따라 제조한 PVDF-아조벤젠의 다른 화학구조이다.
도 13은 본 발명의 제1 실시예에 따른 메모리 장치의 구성을 나타낸다.
도 14는 도 6에 나타낸 실시예의 변형 구성예를 나타낸다.
도 15는 본 발명의 제2 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다.
도 16 및 도 17은 도 5에 나타낸 실시예의 변형 구성예를 나타낸 구조도이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있는 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
일반적으로 메모리 장치는 디지탈 데이터를 저장하기 위한 것이다. 따라서, 어떠한 구조가 데이터 "0" 또는 "1"을 저장할 수 있고, 이러한 저장 데이터를 필요한 경우 독출하여 사용할 수 있다면 그러한 구조는 메모리 장치로서 유용하게 사용될 수 있다.
현재, 일반적으로 알려져 있는 강유전 물질의 경우에는 외부에서 인가되는 전압에 따라 일정한 분극값을 갖게 되고, 이러한 분극값은 외부 전원이 차단된 상태에서도 일정 시간 이상 유지된다. 본 발명자가 연구한 바에 따르면 상기한 분극특성을 이용하게 되면 도 1에 나타낸 바와 같이 1C(one-capacitor)구조의 메모리 장치를 구현할 수 있다. 물론, 도 1의 구조에서 하부 전극(11)과 상부 전극(12) 사이의 강유전체층(13)으로서는 강유전 물질을 이용한다.
현재, 강유전 물질을 이용하여 1T(one-transistor) 구조의 메모리 장치를 구현하고자 하는 시도가 이루어지고 있다. 그러나, 실리콘 기판 등에 트랜지스터를 형성하는 경우에는 우선 기판에 드레인 및 소오스 영역과 채널영역을 형성하고, 상기 채널영역상에 게이트층을 형성한 후, 상기 드레인 및 소오스 영역과 게이트층 상에 전극을 형성하게 되므로 다수의 제조공정이 요구된다.
그러나, 캐패시터의 형성은 하부 전극상에 유전층을 형성한 후, 이 위에 상부 전극을 형성하면 되므로 간단한 제조공정을 통해 구현할 수 있다. 또한, 캐패시터 구조는 트랜지스터 구조에 비해 그 점유 공간이 매우 작아지게 되므로 동일한 공간에 대하여 많은 수효의 소자를 형성할 수 있다.
또한, 도 1의 구조에 있어서는 종래의 메모리 구조와 달리 트랜지스터의 구성을 위한 드레인, 소오스 및 채널영역을 형성할 필요가 없게 되므로 실리콘 등의 기판이 불필요하게 된다. 도 1의 구조에 있어서는 상부 및 하부전극을 위한 도전 박막과 강유전체 박막을 형성하는 것만으로 메모리장치가 구현되게 되므로, 메모리장치의 구현을 위해 특별한 재질의 기판이 요구되지 않는다.
따라서, 메모리장치의 제조가격을 획기적으로 낮출 수 있고, 일반적인 수지나 종이류 등의 유연성을 갖는 재질상에 메모리장치를 구현할 수 있게 되므로 접혀지거나 두루마리식으로 말을 수 있는 형태의 메모리장치를 구현할 수 있게 된다.
그러나, 상기한 개념을 적용하기 위해서는 적절한 강유전 물질이 요구된다.
현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 강유전성 전계효과 트랜지스터나 강유전체 메모리의 경우에는 강유전층의 재료로서 무기물 강유전체를 채용하고 있다.
그러나, 상기한 무기물 강유전체의 경우에는 이를 기판상에 형성할 때 예컨대 500도 이상의 고온처리가 요구된다. 강유전체층 또는 강유전체 박막을 형성하는데 고온처리가 요구되는 경우에는 일반적인 수지나 종이류 등의 유연성을 갖는 재질을 사용하는데 제한이 따르게 된다. 즉, 메모리 장치의 기판으로서 사용할 수 있는 재료가 제한된다.
따라서 본 발명에 있어서는 도 1에서 강유전체층으로 후술하는 PVDF계 폴리머 필름인 PVDF-아조벤젠 폴리머 필름을 이용한다.
이하에서는 PVDF-아조벤젠 폴리머 필름을 제조하는 방법을 설명한다.
강유전 폴리머인 PVDF(polyvinylidene fluoride)는 전기장에 의해서 반복적으로 변환될 수 있는 쌍안정 잔류분극(bistable remanent polarization)을 가지기 때문에 메모리 소자에 매우 유용하게 적용될 수 있다.
PVDF는 상당히 저렴하고, 화학적으로 불활성이며, 높은 온도에서 견딜 수 있으나, 4개(α,β,γ,δ)의 서로 다른 결정상 중 트랜스형의 β상만이 가장 좋은 강유전성을 나타낸다.
일반적으로, PVDF는 상온에서 만들어지고, 이 물질은 비극성상 속에서 결정화되기 때문에 상당히 거칠고 강유전 성질을 갖지 못한다. 따라서 트리플루오르에틸렌(trifluoroethylene)을 가진 PVDF 공중합체 (PVDF-TrFE))를 이용하는데, 이 물질은 만들기가 어렵고, 매우 비용이 많이 들며, 80℃ 이상의 온도에서 강유전성을 잃어버려 메모리 소자로써의 기능을 하지 못한다.
한편, 아조벤젠은 2개의 벤젠고리가 -N=N- 결합으로 연결된 분자이다. 질소의 비공유 전자쌍 때문에 아조벤젠은 시스형과 트랜스형의 두 가지 기하이성질체(geometric isomer)가 존재한다. 열역학적으로 상온에서는 트랜스형 아조벤젠이 상대적으로 더 안정하기 때문에 트랜스형 아조벤젠이 일반적인 상태에서 우세하게 존재한다. 하지만 트랜스형 아조벤젠에 자외선 영역의 빛을 조사하면 시스형 아조벤젠으로 이성질화가 일어난다. 이는 전이상태에서 시스형 아조벤젠이 더 안정하기 때문이다. 이러한 이성질화 반응은 빛에 의해 가역적으로 일어나는 특징을 가지고 있다.
따라서, 본 발명에서는 강유전체층으로 사용하기 위한 강유전성을 나타내는 트랜스형의 β상 PVDF 필름을 형성하기 위해서 기하이성질체를 갖는 아조벤젠을 이용한다. 즉, 일반적인 방법으로는 구현하기 어려운 강유전성 PVDF 필름을 아조벤젠을 이용함으로써 손쉽게 강유전체 필름을 제조하는 방법을 제안하고자 한다.
즉, 아조벤젠과 폴리머를 형성하는 PVDF를 제조하며, 상온에서 트랜스형 구조를 가지는 아조벤젠을 이용하여 PVDF가 트랜스형 구조가 되도록 하는 것이다.
도 2는 본 발명의 일 실시례에 따른 PVDF-아조벤젠 폴리머 필름 제조방법을 나타낸 순서도이다.
PVDF-아조벤젠 폴리머 용액을 제조한다(S110).
PVDF-아조벤젠 폴리머 용액을 제조하기 위해서 (i) PVDF 용액과 아조벤젠 용액을 혼합하는 방법, (ii) PVDF 용액에 아조벤젠을 분산시키는 방법 및 (iii) 아조벤젠 용액에 PVDF를 분산시키는 방법 중 어떠한 방법이든 사용할 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 용액을 제조하는 것을 나타낸 그림이다.
먼저, 도 3a는 (i) PVDF 용액과 아조벤젠 용액을 혼합하는 것으로서, PVDF를 용매에 용해시킨 용액과 아조벤젠을 용매에 용해시킨 용액을 따로 제조하여 두 용액을 혼합하는 것이다.
다음으로, 도 3b는 (ii) PVDF 용액에 아조벤젠을 분산시키는 것으로서, 아조벤젠을 용매에 용해시킨 용액에 PVDF 파우더 또는 펠릿 등을 분산시키는 것이다.
그리고 도 3c는 (iii) 아조벤젠 용액에 PVDF를 분산시키는 것으로서, PVDF를 용매에 용해시킨 용액에 아조벤젠 파우더 또는 펠릿 등을 분산시키는 것이다.
PVDF 용액을 만들기 위한 용매로는 MIBK (methyl isobutyl ketone), MEK (methyl ethyl ketone),NMP(N-Methyl-2-pyrrolidone), DMF (dimethylformamide) 및 DME(dimethyl ether) 등을 사용할 수 있다.
또한, 아조벤젠 용액을 만들기 위한 용매로는 헥산(n-hexane), 사이클로헥산(cyclohexane), 디옥산(1,4-dioxane), 벤젠(benzene), 톨루엔(toluene), 에틸에테르(ethyl ether), 에틸아세테이트, THF(Tetrahydrofuran), 부틸 알콜(butyl alcohol), IPA(isopropyl antipyrine), 아세톤(acetone) 및 아세토니트릴(acetonitrile) 등을 사용할 수 있다.
그런데 논문(아조벤젠 유도체의 이성질화 반응속도에 관한 연구, 대한화학회지, 1994)에 따르면 밀고-당기는 아조벤젠(pull-push azobenzene)은 시스형에서 트랜스형으로의 이성질화 반응이 극성 용매에서 더욱 빠르게 일어난다.
PVDF-아조벤젠은 pull-push 아조벤젠에 해당하므로 아조벤젠 용매를 사용할 때에는 극성용매를 사용하는 것이 바람직하고, 극성 용매로는 에틸아세테이트, THF(Tetrahydrofuran), 부틸 알콜(butyl alcohol), IPA(isopropyl antipyrine), 아세톤(acetone) 및 아세토니트릴(acetonitrile) 등이 있다.
이러한 극성 용매를 사용한다면 시스형으로 이루어진 아조벤젠은 더욱 빠르게 트랜스형으로 이성질화 할 것이다. 결과적으로, 아조벤젠이 트랜스형으로 형성되면 아조벤젠과 결합한 PVDF 또한 트랜스형으로 형성될 것이므로, 극성 용매를 사용하는 것이 트랜스형 아조벤젠을 제조하는 데 유리하다.
한편, PVDF-아조벤젠 용액에 탄소나노튜브(CNT)를 첨가할 수 있다. 일반적으로 전기 전도도 등의 전기적 특성이 우수한 것으로 알려진 탄소나노튜브(CNT)는 PVDF 필름에 첨가제로 첨가되는 경우, 압전특성을 향상시킬 수 있는 것으로 알려져 있다. 또한, 탄소나노튜브 뿐만 아니라 메탈 파티클(Metal Particle)을 첨가하는 경우에도 압전 특성을 향상시킬 수 있다.
따라서 PVDF-아조벤젠 용액에 탄소나노튜브(CNT) 또는 메탈 파티클을 첨가하면 압전특성이 향상된 PVDF-아조벤젠 폴리머 필름을 얻을 수 있다.
한편, 탄소나노튜브는 PVDF-아조벤젠 용액에 대하여 0.01 내지 0.1 중량%의 비율로 분산되는 것이 바람직하다. 탄소나노튜브가 PVDF-아조벤젠 용액에 대하여 0.01 중량% 미만의 비율로 분산되는 경우에는 탄소나노튜브의 첨가로 인한 압전특성 향상효과가 미흡한 문제가 있고, 탄소나노튜브가 용액에 대하여 0.1 중량%를 초과하는 비율로 첨가되는 경우에는 상부전극과 하부전극간에 CNT를 통한 도통(THROUGH-HOLE)으로 인하여 압전 특성을 얻기 어려운 문제가 있다.
또한, 탄소나노튜브가 분산되는 양, 즉 PVDF-아조벤젠 폴리머 필름으로 첨가되는 탄소나노튜브의 양에 따라 제조된 PVDF-아조벤젠 폴리머 필름의 투명도(투과도)를 조절할 수 있다. 예를 들어, 0.01 중량%의 탄소나노튜브가 첨가되는 경우에는 PVDF 필름의 투명도가 높은 반면, 0.1 중량%의 탄소나노튜브가 첨가되는 경우에는 PVDF 필름의 투과도가 낮아질 수 있다. 따라서, PVDF-아조벤젠 폴리머 필름의 용도에 따라 전기적 특성 및 투명도를 감안하여 탄소나노튜브의 첨가량을 적절히 조절할 수 있다.
이러한 탄소나노튜브를 분산시킬 때에는 초음파처리를 통해 용액에 균질하게 분산시킬 수 있다. 다만, 분산 방법은 이에 한정되는 것은 아니다.
다음으로, PVDF-아조벤젠 폴리머 용액에 가시광선을 조사한다(S120).
도 5는 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 용액에 가시광선을 조사하는 것을 나타낸 그림으로서, 도 5와 같이 용액에 가시광선을 조사할 수 있다.
전술한 바와 같이 아조벤젠은 빛에 따라 반응하는 감광성을 가진다.
즉, 상온에서 도 4a와 같은 트랜스형 아조벤젠이 우세하게 존재한다. 그러나 이러한 아조벤젠에 자외선을 조사하면 도 4b와 같은 시스형 아조벤젠으로 이성질화 반응이 일어난다. 그리고 시스형 아조벤젠에 가시광선을 조사하면 트랜스형 아조벤젠으로 변한다.
345 내지 380nm의 파장을 갖는 빛의 조사에 의해서는 트랜스형에서 시스형으로 변하고, 400 내지 460nm의 파장을 갖는 빛의 조사에 의하여 트랜스 형태에서 시스 형태로의 이성질화가 일어난다.
본 발명에서는 트랜스형 구조를 갖는 β상의 PVDF를 형성시키는 것이 목적이므로 가시광선을 조사하여 아조벤젠이 트랜스형 구조를 갖게 함으로써 PVDF 또한 트랜스형 구조를 갖도록 할 수 있다.
다음으로, PVDF-아조벤젠 폴리머 용액을 기판 상에 도포한다(S130).
용액이 도포되는 기판은 친수성 코팅 처리된 유리 또는 폴리머로 이루어진 친수성 코팅 처리된 재질로 이루어질 수 있으며, 예를 들어, 유리 또는 폴리머로 이루어질 수 있다.
도 6a는 본 발명의 일 실시례에 따라 기판에 PVDF-아조벤젠 폴리머 용액이 도포된 것을 나타내고, 도 6b는 본 발명의 일 실시례에 따라 어플리케이터를 사용하여 PVDF-아조벤젠 폴리머 용액을 균일한 두께로 형성하는 것을 나타낸다.
전 단계에서 제조한 PVDF-아조벤젠 폴리머 용액을 도 6a와 같이 기판 상에 도포하고 PVDF-아조벤젠 폴리머 용액을 기판 상에 균일한 두께(tw)로 도포하기 위해 어플리케이터(AP)를 사용할 수 있다. 이 뿐만 아니라 바코터(bar-coater)를 사용할 수 있고, 스핀 코팅 공법을 사용하여 도포된 용액이 균일하고 얇은 두께로 도포되도록 할 수 있다.
다음으로, PVDF-아조벤젠 폴리머 용액의 용매를 증발시켜 PVDF-아조벤젠 폴리머 필름을 형성한다(S140).
도 7은 본 발명의 일 실시례에 따라 PVDF-아조벤젠 폴리머 용액의 용매가 증발되는 것을 나타내는 것으로서, 도 7과 같이 용매를 증발시켜 두께 td의 PVDF계 폴리머 필름이 형성된다. 이 때, 기판을 가열하거나 PVDF계 폴리머 용액 위로 기체의 유동을 만들어 용매의 휘발을 유도할 수 있으며, 예를 들어, N2, O2, Ar과 같은 불활성 기체의 일정한 유동을 만들어 용매를 균일하게 휘발시킬 수 있다.
이와 같이 용매가 증발되면 PVDF-아조벤젠 폴리머 필름이 형성되어 필름을 기판으로부터 분리시켜 사용할 수 있다. 다만, 이와 같이 형성된 필름을 분리시키기 위해 다음과 같은 단계를 더 수행할 수 있다.
PVDF-아조벤젠 폴리머 필름에 지지막을 접합한다(S150).
도 8은 본 발명의 일 실시례에 따라 지지막이 PVDF-아조벤젠 필름위에 지지막이 접합된 것을 나타내는 것으로서, 도 8과 같이 필름위에 지지막을 접합시킬 수 있다.
지지막은 실리콘 일래스토머(silicone elastomer) 또는 실리콘 일래스토머(silicone elastomer) 계열인 PDMS(polydimethylsiloxane)로 이루어질 수 있다. 또는, 지지막(130)은 PET (polyethylene terephthalate)와 같은 재질의 폴리머 막 위에 실리콘 일래스토머(silicone elastomer)가 코팅된 형태이거나, PET (polyethyleneterephthalate)와 같은 재질의 폴리머 막 위에 PDMS (polydimethylsiloxane)가 코팅된 형태일 수 있다. 지지막은 라미네이션 (lamination) 방법을 이용하여 PVDF-아조벤젠 폴리머 필름 위에 접합될 수 있다.
다음으로, PVDF-아조벤젠 폴리머 필름과 기판 사이의 접착력을 약화시킨다(S160).
도 9는 본 발명의 일 실시례에 따라 필름을 분리하기 위해 습윤 환경을 조성한 것을 나타내는 것으로서, 필름을 기판으로부터 분리하기 전 필름과 기판 사이의 계면 접합력을 약화시키기 위해 습윤 환경(ME)을 조성할 수 있다. 예를 들어, 도시된 적층구조물을 증류수(distilled water)에 침수시킴으로써 기판과 PVDF계 폴리머 필름 사이의 계면을 따라 물분자가 확산되도록 할 수 있다. 습윤 환경(ME)은 물, 증류수(distilled water), 탈이온수(deionized water) 또는 IPA(isopropyl alcohol)을 사용하여 조성할 수 있다.
다음으로, 기판을 PVDF-아조벤젠 폴리머 필름으로부터 분리한다(S170).
도 10a와 같이 지지막과 PVDF-아조벤젠 폴리머 필름이 기판으로부터 용이하게 분리될 수 있으며, 이에 따라, 도 10b와 같이, 지지막 위에 PVDF-아조벤젠 폴리머 필름이 접합된 전사막(TF)이 제조될 수 있다.
다음으로, 풀림(annealing) 공정을 수행한다(S180).
PVDF-아조벤젠 폴리머 필름의 결정도 (crystallinity)를 향상시키기 위해 위의 풀림 (annealing) 공정을 추가할 수 있다. 이러한 풀림 공정의 시간과 온도를 최적화함으로써 PVDF계 폴리머 필름의 구동성능을 향상시킬 수 있다.
또한, PVDF-아조벤젠 폴리머 필름에 대해 폴링(electrical poling) 공정을 추가할 수 있다. 폴링 공정은 압전 물질(piezoelectric materials)의 양단에 고전압을 가하여 전기적으로 분극되어 있는 쌍극자(dipole)들의 집합(domain)을 일정한 방향으로 정렬하는 공정이다. 이러한 폴링 공정에 따라, PVDF계 폴리머 필름의 압전성(piezoelectric characteristic)이 향상될 수 있다.
이하에서는 전술한 방법으로 제조한 PVDF-아조벤젠에 대해서 설명한다.
도 11은 본 발명의 일 실시례에 따라 제조한 PVDF-아조벤젠의 화학구조이다.
전술한 PVDF-아조벤젠 폴리머 필름 제조방법에 따르면 PVDF-아조벤젠은 도 11과 같은 트랜스형 구조를 가지며, PVDF의 결정상은 β상이 되어 좋은 강유전성을 띄게 된다.
또한, PVDF-아조벤젠은 광조사에 의해 시스-트랜스 이성질화 반응이 일어난다. 즉, 도 11과 화학구조를 갖는 PVDF-아조벤젠은 자외선에 노출됨으로 인해 도 12와 같이 화학구조가 바뀔 수 있다.
이로 인해, PVDF-아조벤젠은 도 11과 같은 구조를 가질 때와 다른 성질을 갖게 된다.
한편, 도 13은 도 1에 나타낸 메모리 장치를 구현한 본 발명의 제1 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다.
도 13에 있어서는 기판(70)상에 다수의 하부 전극(71)과 상부 전극(73)이 교차되게 배열되고, 상기 하부 전극(71)과 상부 전극(73)의 교차점에 분극특성을 갖는 강유전체층(72)이 구비된다.
여기서, 상기 기판(70)은 기존의 Si, Ge 웨이퍼를 비롯하여, 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이, 또는 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 또한, 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
물론, 상기 기판(70)으로서는 특정한 것에 한정되지 않고 임의의 모든 재질을 이용할 수 있다.
그리고, 상기 하부 전극(71) 및 상부 전극(73)으로서는 예컨대 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물이 이용된다.
또한, 상기 강유전체층(72)으로서는 전술한 PVDF-아조벤젠 폴리머 필름이 사용된다.
그리고, 도면에 구체적으로 나타내지는 않았으나, 상기 하부 및 상부 전극(71, 73)에는 통상적인 메모리 장치와 마찬가지로 각 전극을 구동하기 위한 구동용 디바이스와, 상기 강유전체층(72)의 분극값을 판독하기 위한 감지 증폭기가 전기적으로 결합될 것이다.
상기한 메모리 장치를 제조하는 경우에는 기판(70)상에 통상적인 방법을 이용하여 하부 전극(71)을 형성한다.
그리고, 전술한 방법을 이용하여 PVDF-아조벤젠 폴리머 필름을 형성하고,이어, 예컨대 BOE(Buffered Oxide Etching)나 BOE와 금 에천트(Gold etchant)를 이용하는 2단계 에칭, 또는 RIE(Reactive Ion Etching)을 실행하여 하부 전극(71)과 상부 전극(73)의 교차영역을 제외한 다른 부분의 강유전체막을 제거함으로써 강유전체층(72)을 형성한다.
그리고, 통상적인 방법을 통해 상기 구조체상에 상부 전극(73)을 형성한다.
또한, 도 14는 도 13에 나타낸 실시예의 변형예를 나타낸 것으로서, 도 14a는 평면도, 도 14b는 그 횡단면도를 나타낸 것이다.
도 13에 나타낸 실시예에 있어서는 캐패시터를 구성하는 하부 전극(71)과 상부 전극(73)의 교차영역에 강유전체층(72)을 형성하였는데 대하여, 본 실시예에서는 횡방향으로 배치된 하부 전극(81)의 전체 표면 영역상에 강유전체층(82)을 배치하고, 이 강유전체층(82)의 상측에 상기 하부 전극(81)과 직교하는 종방향으로 다수의 상부 전극(83)을 형성한 것이다.
본 실시예에서는 기판(80)상에 하부 전극(81)을 형성한 후, 전체 표면에 대해 강유전체층(82)을 형성하게 되므로 강유전체층(82)의 형성공정이 매우 간단화 된다. 또한 본 실시예는 하부 전극(81)과 상부 전극(83)이 교차하는 부분만이 하나의 캐패시터로서 기능하게 되므로, 그 동작에 있어서는 도 13에 나타낸 실시예와 실질적으로 동일하다.
또한, 도 14의 실시예에서 기판(80)과 하부 및 상부 전극(81, 83) 및 강유전체층(82)의 재질은 도 13의 실시예와 실질적으로 동일하므로 그 상세한 설명은 생략한다.
상기 실시예에 따른 메모리 장치는 1C 구조를 갖는다. 따라서, 종래의 트랜지스터와 캐패시터를 구비하는 메모리 구조나 1T 구조의 메모리에 비하여 그 구조가 간단함은 물론 동일한 면적에 대용량의 메모리 장치를 형성할 수 있게 된다.
또한, 상기 실시예에 따른 메모리 장치는 메모리 장치의 구현을 위해 복잡한 공정이 요구되는 트랜지스터를 형성하지 않게 되므로 메모리 장치의 제조공정이 매우 간단화 된다.
도 15는 본 발명의 제2 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다. 도 15에 있어서는 기판(500)상에 다수의 제1 메모리 셀(510)이 형성되고, 이 제1 메모리 셀(510)을 전체적으로 피복하면서 예컨대 폴리이미드(PI) 등의 절연층(520)이 형성된다. 그리고, 이 절연층(520)상에 다수의 제2 메모리 셀(530)이 형성된다.
상기 기판(500)으로서는 도 13 및 도 14과 마찬가지로, Si, Ge 웨이퍼를 비롯하여, 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이나 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다.
제1 및 제2 메모리 셀(510, 530)은 도 13 및 도 14의 구조와 동일한 형태로 구성된다. 즉, 상기 제1 및 제2 메모리 셀(510, 530)은 하부 전극(511, 531)과 상부 전극(513, 533)이 교차되게 배열되면서, 이 전극 사이에 강유전체층(512, 532)이 형성된다. 도 1에 나타낸 등가회로도에서, 캐패시터로 구성되는 메모리 셀에서 접지측과 결합되는 전극(11)을 접지 전극이라하고, 데이터 출력측과 결합되는 전극(13)을 데이터 전극이라 할 때, 상기 하부전극(511, 531)은 접지 전극이고, 상부 전극(513, 533)은 데이터 전극에 해당된다. 이하, 상기 상부 및 하부 전극을 그 기능에 따라 데이터 전극 및 접지 전극이라 칭한다.
한편, 상기 접지 전극(511, 531) 및 데이터 전극(513, 533) 사이에 형성되는 강유전체층(512, 532)은 도 13에 나타낸 바와 같이 접지 전극(511, 531)과 데이터 전극(513, 533)의 교차 영역에만 제한적으로 형성되거나, 또는 도 14에 나타낸 바와 같이 접지 전극(511, 531)을 전체적으로 피복하면서 형성된다.
또한, 제1 메모리 셀(510)은 강유전체층(512)이 양 전극(511, 531)의 교차영역에만 형성되도록 하면서 제2 메모리 셀(530)은 접지 전극(531)을 전체적으로 도포하면서 강유전체층(532)이 형성되도록 하거나, 이와 반대로 제1메모리 셀(510)은 강유전체층(512)이 접지 전극(511)을 전체적으로 도포하도록 형성되면서 제2 메모리 셀(530)은 양 전극(531, 533)의 교차영역에만 강유전체층(532)이 형성되도록 하는 것도 가능하다.
특히, 상기 강유전체층(512, 532)으로서는 상술한 바와 같이 무기물 강유전 물질과 유기물의 혼합물로 구성된다. 물론, 이 경우에도 강유전체층(512)과 강유전체층(532)의 구성 물질은 서로 동일할 필요없이 경우에 따라 적절한 것을 사용할 수 있다. 예를 들어, 강유전체층은(512)은 무기물 강유전 물질과 유기물의 혼합물로 구성되고, 강유전체층(532)은 무기물 강유전 물질과 유기물 강유전 물질의 혼합물로 구성될 수 있다.
즉, 상기 강유전체층(512, 532)은 각각 본 발명에서 제공되는 어떠한 종류의 강유전 혼합물질을 이용하여 형성할 수 있다.
또한, 본 실시예에 있어서는 메모리 셀을 2층으로 구성하는 것에 대하여 설명하였으나, 여기서 메모리 셀의 적층은 2층 이상의 다수 층으로 구성하는 것도 동일한 방식으로 가능하다.
상술한 실시예에 있어서는 메모리 셀(510, 530)을 절연층(520)을 통해서 적층하여 구성하게 되므로 동일한 면적에 대하여 대량의 메모리 셀을 구성할 수 있게 된다.
한편, 상술한 실시예에 있어서는 제1 메모리 셀(510)의 데이터 전극(513)과 제2 메모리 셀(530)의 접지 전극(531)이 절연층(520)을 통해서 결합되므로, 이 데이터 전극(513)과 접지 전극(531)이 캐패시터를 형성하게 된다. 따라서, 이러한 캐패시터에 의해 제1 또는 제2 메모리 셀(510, 530)에 대한 데이터 기록 및 독출에 오류가 발생될 우려가 있게 된다.
도 16은 도 15에 나타낸 실시예의 변형 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다. 또한, 도 16에서 상술한 도 15와 실질적으로 동일한 부분에는 동일한 참조번호를 붙이고, 그 상세한 설명은 생략한다.
도 15에 있어서는 제1 및 제2 메모리 셀(510, 530)을 구성함에 있어서, 접지 전극(511, 531)을 하부 전극, 데이터 전극(513, 533)을 상부 전극으로 형성하였다. 그러나, 본 실시예에 있어서는 제1 메모리 셀(510)의 접지 전극(511)이 상부 전극, 데이터 전극(513)이 하부 전극으로서 형성된다.
이와 같이 하게 되면, 제1 메모리 셀(510)과 제2 메모리 셀(530)은 접지 전극(511, 531)이 절연층(520)을 통해서 인접하게 배치되게 된다. 따라서 제1 메모리 셀(510)과 제2 메모리 셀(530) 사이에 부적절하게 전하가 축적되는 것을 방지할 수 있게 된다.
또한, 본 실시예에서 상기 제2 메모리 셀(530)상에 절연층을 통해서 다시 다른 메모리 셀을 형성하는 경우에는, 해당 메모리 셀은 하부 전극을 데이터 전극으로 하고 상부 전극을 접지 전극으로 함으로써 양 메모리 셀 간에 데이터 전극이 인접하게 배치되도록 하는 것이 바람직하다.
한편, 도 17은 도 15에 나타낸 실시예의 또 다른 변형 실시예를 나타낸 것이다. 또한, 도 17에서 상술한 도 15 및 도 16과 동일한 부분에는 동일한 참조번호를 붙이고, 그 상세한 설명은 생략한다.
상술한 도 16의 실시예에 있어서는 제1 메모리 셀(510)의 접지 전극(511)과 제2 메모리 셀(530)의 접지 전극(531)이 절연층(520)을 통해서 인접하게 배치된다. 본 실시예에서는 상기 절연층(520)을 제거하고, 제1 및 제2메모리 셀(510, 530)의 접지 전극(511, 531)을 하나의 단일층으로서 형성한 것이다.
한편, 도 17의 실시예에 있어서는 제2 메모리 셀(530) 위에 다른 메모리 셀을 적층하는 경우에는 제2 메모리 셀(530) 상측에 전체적으로 절연층을 형성한 후에 다시 동일한 방식을 통해 메모리 셀을 형성하게 된다.
상술한 실시예에 의하면 기판에 메모리 장치를 형성함에 있어서, 하나의 메모리 셀 위에 다른 메모리 셀을 순차적으로 적층하여 형성하는 방법을 통해 기판상에 다수의 메모리 셀을 형성할 수 있게 된다.
따라서, 동일한 면적에 대하여 종래에 비해 대량의 메모리 셀을 형성할 수 있게 된다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상술한 실시예는 본 발명을 구현하기 위한 하나의 바람직한 예를 나타낸 것으로, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
한편, 본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
또한, 상기와 같이 설명된 장치 및 방법은 상기 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (44)

  1. 기판과,
    상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극,
    상기 하부 전극상에 설치되는 강유전체층 및,
    상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름인 것을 특징으로 하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 PVDF-아조벤젠 폴리머 필름은 PVDF와 아조벤젠인 용해된 용액의 용매가 증발되어 제조되는 것을 특징으로 하는 메모리 장치.
  3. 제 2항에 있어서,
    상기 용매는 극성 용매인 것을 특징으로 하는, 메모리 장치.
  4. 제 3항에 있어서,
    상기 극성 용매는 에틸아세테이트, THF(Tetrahydrofuran), 부틸 알콜(butyl alcohol), IPA(isopropyl antipyrine), 아세톤(acetone) 및 아세토니트릴(acetonitrile) 중 적어도 어느 하나인 것을 특징으로 하는, 메모리 장치.
  5. 제 2항에 있어서,
    상기 용액은 탄소나노튜브(CNT)를 더 포함하는 것을 특징으로 하는, 메모리 장치.
  6. 제 5 항에 있어서,
    상기 탄소나노튜브는 상기 용액에 대하여 0.01 내지 0.1 중량%로 포함되는 것을 특징으로 하는, 메모리 장치.
  7. 제 2항에 있어서,
    상기 용액은 메탈 파티클을 더 포함하는 것을 특징으로 하는, 메모리 장치.
  8. 제 2항에 있어서,
    상기 용매가 증발될 시 상기 용액 위로 기체의 유동이 형성되는 것을 특징으로 하는 메모리 장치.
  9. 제 8항에 있어서,
    상기 기체는 불활성 기체인 것을 특징으로 하는 메모리 장치.
  10. 제 1항에 있어서,
    상기 상부 전극 및 상기 하부 전극은 알루미늄, 백금 및 금 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치.
  11. 제1항에 있어서,
    상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 하는 메모리 장치.
  12. 제1항에 있어서,
    상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 하는 메모리 장치.
  13. 기판과,
    상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극,
    상기 하부 전극상에 형성되는 강유전체층 및,
    상기 강유전체층상에 상호 평행하면서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름인 것을 특징으로 하는 메모리 장치.
  14. 제13항에 있어서,
    상기 강유전체층이 하부 전극과 상부 전극의 교차영역에 형성되는 것을 특징으로 하는 메모리 장치.
  15. 제13항에 있어서,
    상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 하는 메모리 장치.
  16. 제13항에 있어서,
    상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 하는 메모리 장치.
  17. 기판상에 하부 전극을 형성하는 하부 전극 형성단계;
    하부 전극이 형성된 기판의 전체 표면상에 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름으로 구성되는 강유전체층을 구비하는 강유전체층 형성단계; 및
    상기 강유전체층 상에 상부 전극을 형성하는 상부 전극 형성단계;를 포함하고,
    상기 강유전체층 형성단계는,
    PVDF와 아조벤젠을 중합하여 PVDF-아조벤젠 폴리머 용액을 제조하는 제 1 단계;
    상기 PVDF-아조벤젠 폴리머 용액을 기판 상에 도포하는 제 2 단계;
    상기 PVDF-아조벤젠 폴리머 용액의 용매를 증발시켜 PVDF-아조벤젠 폴리머 필름을 형성하는 제 3 단계; 및
    상기 기판을 상기 PVDF-아조벤젠 폴리머 필름으로부터 분리하는 제 4 단계;를 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  18. 제17항에 있어서,
    상기 강유전체층 중 하부 전극과 상부 전극의 교차영역을 제외한 나머지 부분을 에칭하여 제거하는 단계를 추가로 포함하여 구성되는 것을 특징으로 하는 메모리 장치 제조방법.
  19. 제18항에 있어서,
    상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 하는 메모리 장치 제조방법.
  20. 제18항에 있어서,
    상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 하는 메모리 장치 제조방법.
  21. 제18항에 있어서,
    상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 하는 메모리 장치 제조방법.
  22. 제 17 항에 있어서,
    제 1 단계는,
    PVDF 용액과 아조벤젠 용액을 혼합하는 방법, PVDF 용액에 아조벤젠을 분산시키는 방법 및 아조벤젠 용액에 PVDF를 분산시키는 방법 중 어느 하나의 방법을 사용하는 것을 특징으로 하는 메모리 장치 제조방법.
  23. 제 22 항에 있어서,
    상기 PVDF 용액의 용매는 MIBK (methyl isobutyl ketone), MEK (methyl ethyl ketone),NMP(N-Methyl-2-pyrrolidone), DMF (dimethylformamide) 및 DME(dimethyl ether) 중 적어도 어느 하나인 것을 특징으로 하는 메모리 장치 제조방법.
  24. 제 22 항에 있어서,
    상기 아조벤젠 용액의 용매는, 극성 용매인 것을 특징으로 하는 메모리 장치 제조방법.
  25. 제 24 항에 있어서,
    상기 아조벤젠 용액의 용매는, 에틸아세테이트, THF(Tetrahydrofuran), 부틸 알콜(butyl alcohol), IPA(isopropyl antipyrine), 아세톤(acetone) 및 아세토니트릴(acetonitrile) 중 적어도 어느 하나인 것을 특징으로 하는 메모리 장치 제조방법.
  26. 제 17 항에 있어서,
    상기 제 1 단계는,
    상기 PVDF-아조벤젠 폴리머 용액에 탄소나노튜브(CNT)를 분산시키는 것을 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  27. 제 26 항에 있어서,
    상기 탄소나노튜브는 상기 PVDF-아조벤젠 폴리머 용액에 대하여 0.01 내지 0.1 중량%인 것을 특징으로 하는 메모리 장치 제조방법.
  28. 제 17 항에 있어서,
    상기 제 1 단계는,
    상기 PVDF-아조벤젠 폴리머 용액에 메탈 파티클을 분산시키는 것을 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  29. 제 17 항에 있어서,
    상기 제 1 단계 후,
    상기 PVDF-아조벤젠 폴리머 용액에 가시광선을 조사하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  30. 제 17 항에 있어서,
    제 2 단계에서,
    어플리케이터를 사용하는 방법, 바코터를 사용하는 방법 및 스핀 코팅 방법 중 적어도 하나의 방법을 사용하는 것을 특징으로 하는 메모리 장치 제조방법.
  31. 제 17 항에 있어서,
    상기 기판은 친수성 코팅 처리된 재질로 이루어진 것을 특징으로 하는 메모리 장치 제조방법.
  32. 제 31 항에 있어서,
    상기 기판은 유리 또는 폴리머로 이루어진 것을 특징으로 하는 메모리 장치 제조방법.
  33. 제 17 항에 있어서,
    상기 제 3 단계에서,
    상기 PVDF-아조벤젠 폴리머 용액 위로 기체의 유동을 만들어 상기 용매의 균일한 휘발을 유도하는 것을 특징으로 하는 메모리 장치 제조방법.
  34. 제 33 항에 있어서,
    상기 기체는 불활성 기체인 것을 특징으로 하는 메모리 장치 제조방법.
  35. 제 17 항에 있어서,
    상기 제 3 단계 후,
    상기 PVDF-아조벤젠 폴리머 필름에 지지막을 접합하는 단계;를 더 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  36. 제 35 항에 있어서,
    상기 지지막은 실리콘 일래스토머(silicone elastomer) 및 PDMS(polydimethylsiloxane) 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  37. 제 36 항에 있어서,
    상기 지지막은 PET(polyethylene terephthalate) 필름 상에 실리콘 일래스토머(silicone elastomer) 및 PDMS(polydimethylsiloxane) 중 적어도 하나를 코팅하여 형성되는 것을 특징으로 하는 메모리 장치 제조방법.
  38. 제 17 항에 있어서,
    상기 제 4 단계 전,
    상기 PVDF-아조벤젠 폴리머 필름과 상기 기판 사이의 접착력을 약화시키는 단계;를 더 포함하는 것을 특징으로 하는 메모리 장치 제조방법.
  39. 제 38 항에 있어서,
    상기 PVDF-아조벤젠 폴리머 필름과 상기 기판 사이의 접착력을 약화시키는 단계에서,
    상기 기판과 상기 PVDF-아조벤젠 폴리머 필름에 습윤 환경을 제공하는 것을 특징으로 하는 메모리 장치 제조방법.
  40. 제 39 항에 있어서,
    상기 습윤 환경은 물, 증류수(distilled water), 탈이온수(deionized water) 또는 IPA(isopropyl alcohol)을 사용하는 것을 특징으로 하는 메모리 장치 제조방법.
  41. 제 17 항에 있어서,
    상기 제 4 단계 후,
    풀림(annealing) 공정을 더 수행하는 것을 특징으로 하는 메모리 장치 제조방법.
  42. 제 17 항에 있어서,
    상기 제 4 단계 후,
    폴링(electrical poling) 공정을 더 수행하는 것을 특징으로 하는 메모리 장치 제조방법.
  43. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 아조벤젠 및 PVDF가 결합된 PVDF-아조벤젠 폴리머 필름인 것을 특징으로 하는 메모리 장치.
  44. 삭제
KR1020150044570A 2015-03-30 2015-03-30 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법 KR101626717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150044570A KR101626717B1 (ko) 2015-03-30 2015-03-30 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150044570A KR101626717B1 (ko) 2015-03-30 2015-03-30 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101626717B1 true KR101626717B1 (ko) 2016-06-13

Family

ID=56191317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150044570A KR101626717B1 (ko) 2015-03-30 2015-03-30 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101626717B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10287635A (ja) * 1997-04-10 1998-10-27 Dainippon Ink & Chem Inc 重合性光学活性光異性化液晶性化合物
KR20080063031A (ko) * 2006-12-29 2008-07-03 주식회사 이페로 메모리 장치 및 그 제조방법
KR20130101833A (ko) * 2012-03-06 2013-09-16 삼성전자주식회사 Ｐｖｄｆ계 폴리머 필름 제조방법 및 이를 이용한 적층형 폴리머 액츄에이터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10287635A (ja) * 1997-04-10 1998-10-27 Dainippon Ink & Chem Inc 重合性光学活性光異性化液晶性化合物
KR20080063031A (ko) * 2006-12-29 2008-07-03 주식회사 이페로 메모리 장치 및 그 제조방법
KR20130101833A (ko) * 2012-03-06 2013-09-16 삼성전자주식회사 Ｐｖｄｆ계 폴리머 필름 제조방법 및 이를 이용한 적층형 폴리머 액츄에이터 제조방법

Similar Documents

Publication Publication Date Title
KR100603670B1 (ko) 강유전체 또는 일렉트릿 메모리 회로
KR101802692B1 (ko) 강유전체 커패시터-계 메모리 기기
JPH07502150A (ja) 集積回路メモリー
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
WO2006121294A1 (en) Ferrodielectric memory device and method for manufacturing the same
JP5440803B2 (ja) Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
US7619268B2 (en) Fast remanent resistive ferroelectric memory
KR101626717B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법
KR20070036243A (ko) 강유전체 반도체장치를 위한 유기물
KR101703417B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 트랜지스터 및 그 제조방법
US7126176B2 (en) Memory cell
JP2005311071A (ja) 半導体装置およびその製造方法
JP2007134354A (ja) 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
US20050013161A1 (en) Ferroelectric memory and method of manufacturing the same
KR101286718B1 (ko) 메모리 장치
KR100966302B1 (ko) 메모리 장치
JP5440852B2 (ja) Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置
KR20140107152A (ko) 강유전 물질과, 이를 이용한 강유전체 메모리장치 및 전계효과 트랜지스터와 그 제조방법
KR20160120106A (ko) 아조벤젠 결합 pvdf필름을 이용하는 압전센서 및 그 제조방법
JP2002289808A (ja) 強誘電体薄膜素子の作製方法
KR20080077058A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치
KR20100046114A (ko) 강유전체 메모리장치
KR20080046417A (ko) 강유전체 메모리장치 및 그 제조방법
KR20090050193A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 4