KR20080063031A - 메모리 장치 및 그 제조방법 - Google Patents

메모리 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080063031A
KR20080063031A KR1020070057575A KR20070057575A KR20080063031A KR 20080063031 A KR20080063031 A KR 20080063031A KR 1020070057575 A KR1020070057575 A KR 1020070057575A KR 20070057575 A KR20070057575 A KR 20070057575A KR 20080063031 A KR20080063031 A KR 20080063031A
Authority
KR
South Korea
Prior art keywords
ferroelectric
ferroelectric layer
memory cell
substrate
lower electrode
Prior art date
Application number
KR1020070057575A
Other languages
English (en)
Other versions
KR100876135B1 (ko
Inventor
박병은
Original Assignee
주식회사 이페로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이페로 filed Critical 주식회사 이페로
Priority to PCT/KR2007/002883 priority Critical patent/WO2008082045A1/en
Publication of KR20080063031A publication Critical patent/KR20080063031A/ko
Application granted granted Critical
Publication of KR100876135B1 publication Critical patent/KR100876135B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 트랜지스터 등의 스위칭 소자를 이용하지 않는 간단한 구조로 이루어짐과 더불어 데이터의 비휘발적인 저장이 가능하도록 된 메모리 장치 및 제조방법에 관한 것이다. 본 발명에 따른 메모리 장치는 기판(70)과, 상기 기판(70)상에 상호 평행하게 형성되는 다수의 하부 전극(71), 상기 하부 전극(71)상에 형성되는 강유전체층(72) 및, 상기 강유전체층(72)상에 상호 평행하면서 상기 하부 전극(71)과 직교하는 방향으로 형성되는 다수의 상부 전극(73)을 포함하여 구성되고, 상기 강유전체층(72)은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 한다.
강유전체, 메모리, 적층구조

Description

메모리 장치 및 그 제조방법{Memory device and method of manufacturing the same}
도 1은 본 발명에 따른 1C 구조를 갖는 메모리 장치의 등가회로도.
도 2 내지 도 6은 본 발명에 적용되는 강유전 물질의 전압에 따른 용량 특성을 나타낸 특성도.
도 7은 본 발명의 제1 실시예에 따른 메모리 장치의 구성을 나타낸 도면.
도 8은 도 7에 나타낸 실시예의 변형 구성예를 나타낸 도면.
도 9는 본 발명의 제2 실시예에 따른 메모리 장치의 구조를 나타낸 구조도.
도 10 및 도 11은 도 9에 나타낸 실시예의 변형 구성예를 나타낸 구조도.
*** 도면의 주요 부분에 대한 간단한 설명 ***
70 : 기판, 71 : 하부 전극,
72 : 강유전체층, 73 : 상부 전극.
본 발명은 전기적으로 정보를 기록하고 독출할 수 있는 메모리 장치에 관한 것으로, 특히 트랜지스터 등의 스위칭 소자를 이용하지 않는 간단한 구조로 이루어 짐과 더불어 데이터의 비휘발적인 저장이 가능하도록 된 메모리 장치와 그 제조방법에 관한 것이다.
현재 반도체를 이용한 다양한 종류의 메모리 장치가 이용되고 있다. 이들 메모리 장치로서는 EPROM(Electrically Programmable Read Only Memory)과 EEPROM(Electrically Erasable PROM), 플래시 ROM(Flash ROM) 등의 ROM과, SRAM(Static Random Access Memory)과 DRAM(Dynamic RAM), FRAM(Ferroelectric RAM) 등의 RAM을 포함하여 다양한 것이 사용되고 있다.
현재 사용되고 모든 반도체 메모리 장치의 경우에는 기본적으로 트랜지스터 등의 스위칭 소자와 캐패시터 등의 저장 소자를 구비하여 구성된다. 이들 메모리 장치는 스위칭 소자를 통해 저장 소자에 데이터값을 저장 및 독출하는 동작을 통해 데이터의 기록과 삭제 및 독출을 실행하게 된다.
따라서, 종래의 반도체 메모리 장치에 있어서는 웨이퍼에 스위칭 소자와 캐패시터를 형성함에 따라 많은 제조공정이 필요함은 물론, 일정 이상의 고집적도를 구현하는 것이 어렵다는 단점이 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 별도의 스위칭 소자나 저장소자를 구비하지 않는 단순한 구조로 데이터의 비휘발적인 저장 및 독출이 가능하도록 된 메모리 장치 및 그 제조방법을 제공함에 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 메모리 장치는 기판 과, 상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 메모리 장치는 기판과, 상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제3 관점에 따른 메모리 장치는 기판과, 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제4 관점에 따른 메모리 장치는 기판과, 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 한다.
또한, 상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 상기 무기물 강유전 물질이 산화물 강유전체, 불화물 강유전체, 강유전체 반도체나 이들 무기물의 혼합물 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.
또한, 상기 무기물 강유전 물질이 PZT인 것을 특징으로 한다.
또한, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 한다.
또한, 상기 유기물이 고분자 강유전체인 것을 특징으로 한다.
또한, 상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.
또한, 상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 한다.
또한, 상기 강유전체층이 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 가열 소성시켜 생성된 것임을 특징으로 한다.
또한, 본 발명의 제5 관점에 따른 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제6 관점에 따른 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제7 관점에 따른 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제8 관점에 따른 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제9 관점에 따른 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성됨과 더불어, 제1 메모리 셀과 제2 메모리 셀의 강유전체층이 서로 다른 물질로 구성되는 것을 특징으로 한다.
또한, 본 발명의 제10 관점에 따른 메모리 장치는 기판상에 형성되는 제1 메모리 셀과, 상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고, 상기 제1 및 제2 메모리 셀은 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성됨과 더불어, 제1 메모리 셀과 제2 메모리 셀의 강유전체층이 서로 다른 물질로 구성되는 것을 특징으로 한다.
또한, 상기 제1 메모리 셀과 제2 메모리 셀 사이에 절연층이 형성되는 것을 특징으로 한다.
또한, 상기 제1 메모리 셀의 상부 전극과 제2 메모리 셀의 하부 전극이 접지 전극인 것을 특징으로 한다.
또한, 상기 제1 메모리 셀과 제2 메모리 셀의 접지 전극이 일체로 형성되는 것을 특징으로 한다.
또한, 상기 제1 메모리 셀의 상부 전극과 제2 메모리 셀의 하부 전극이 데이터 전극인 것을 특징으로 한다.
또한, 본 발명의 제11 관점에 따른 메모리 장치의 제조방법은 기판상에 하부 전극을 형성하는 하부 전극 형성단계와, 하부 전극이 형성된 기판의 전체 표면상에 무기물 강유전 물질과 유기물의 혼합물로 구성되는 강유전체층을 형성하는 강유전체층 형성단계 및, 상기 강유전체층 상에 상부 전극을 형성하는 상부 전극 형성단계를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 유기물이 강유전 유기물인 것을 특징으로 한다.
또한, 상기 강유전체층이 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 기판상에 도포하여 강유전체막을 생성하고, 이 강유전체막을 가열 소성하여 형성하는 것을 특징으로 한다.
또한, 상기 혼합 용액이 PZT 용액과 PVDF-TrFE 용액의 혼합 용액인 것을 특징으로 한다.
또한, 상기 PZT용액이 PZO용액과 PTO용액을 혼합하여 생성하는 것을 특징으로 한다.
또한, 상기 PVDF-TrFE 용액이 PVDF-TrFE 파우더를 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 중 적어도 하나에 용해시켜 생성하는 것을 특징으로 한다.
또한, 상기 강유전체막이 스핀코팅법을 통해 형성되는 것을 특징으로 한다.
또한, 상기 강유전체막이 잉크젯법을 통해 형성되는 것을 특징으로 한다.
또한, 상기 강유전체막이 스크린 인쇄법을 통해 형성되는 것을 특징으로 한다.
또한, 상기 강유전체층 중 하부 전극과 상부 전극의 교차영역을 제외한 나머지 부분을 에칭하여 제거하는 단계를 추가로 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 한다.
또한, 상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 한다.
또한, 상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 한다.
또한, 상기 소성 온도가 200도 이하인 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념을 설명한다.
일반적으로 메모리 장치는 디지탈 데이터를 저장하기 위한 것이다. 따라서, 어떠한 구조가 데이터 "0" 또는 "1"을 저장할 수 있고, 이러한 저장 데이터를 필요한 경우 독출하여 사용할 수 있다면 그러한 구조는 메모리 장치로서 유용하게 사용될 수 있다.
현재, 일반적으로 알려져 있는 강유전 물질의 경우에는 외부에서 인가되는 전압에 따라 일정한 분극값을 갖게 되고, 이러한 분극값은 외부 전원이 차단된 상태에서도 일정 시간 이상 유지된다. 본 발명자가 연구한 바에 따르면 상기한 분극특성을 이용하게 되면 도 1에 나타낸 바와 같이 1C(one-capacitor)구조의 메모리 장치를 구현할 수 있다. 물론, 도 1의 구조에서 하부 전극(11)과 상부 전극(12) 사이의 강유전체층(13)으로서는 강유전 물질을 이용한다.
현재, 강유전 물질을 이용하여 1T(one-transistor) 구조의 메모리 장치를 구현하고자 하는 시도가 이루어지고 있다. 그러나, 실리콘 기판 등에 트랜지스터를 형성하는 경우에는 우선 기판에 드레인 및 소오스 영역과 채널영역을 형성하고, 상기 채널영역상에 게이트층을 형성한 후, 상기 드레인 및 소오스 영역과 게이트층 상에 전극을 형성하게 되므로 다수의 제조공정이 요구된다. 그러나, 캐패시터의 형성은 하부 전극상에 유전층을 형성한 후, 이 위에 상부 전극을 형성하면 되므로 간단한 제조공정을 통해 구현할 수 있다. 또한, 캐패시터 구조는 트랜지스터 구조에 비해 그 점유 공간이 매우 작아지게 되므로 동일한 공간에 대하여 많은 수효의 소자를 형성할 수 있다.
또한, 도 1의 구조에 있어서는 종래의 메모리 구조와 달리 트랜지스터의 구성을 위한 드레인, 소오스 및 채널 영역을 형성할 필요가 없게 되므로 실리콘 등의 기판이 불필요하게 된다. 도 1의 구조에 있어서는 상부 및 하부 전극을 위한 도전 박막과 강유전체 박막을 형성하는 것만으로 메모리장치가 구현되게 되므로, 메모리장치의 구현을 위해 특별한 재질의 기판이 요구되지 않는다. 따라서, 메모리장치의 제조가격을 획기적으로 낮출 수 있고, 일반적인 수지나 종이류 등의 유연성을 갖는 재질상에 메모리장치를 구현할 수 있게 되므로 접혀지거나 두루마리식으로 말을 수 있는 형태의 메모리장치를 구현할 수 있게 된다.
그러나, 상기한 개념을 적용하기 위해서는 적절한 강유전 물질이 요구된다.
현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.
상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.
또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.
또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.
일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 강유전성 전계효과 트랜지스터나 강유전체 메모리의 경우에는 강유전층의 재료로서 무기물 강유전체를 채용하고 있다.
그러나, 상기한 무기물 강유전체의 경우에는 이를 기판상에 형성할 때 예컨대 500도 이상의 고온처리가 요구된다. 강유전체층 또는 강유전체 박막을 형성하는데 고온처리가 요구되는 경우에는 일반적인 수지나 종이류 등의 유연성을 갖는 재 질을 사용하는데 제한이 따르게 된다. 즉, 메모리 장치의 기판으로서 사용할 수 있는 재료가 제한된다.
본 발명에 있어서는 도 1에서 강유전체층의 재질로서 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질의 혼합물을 이용한다.
본 발명자가 연구한 바에 따르면 무기물 강유전 물질의 경우에는 유전율이 높은 반면에 그 형성온도가 높게 형성된다. 또한, 유기물 강유전 물질을 포함하는 유기물의 경우에는 유전율이 낮은 반면에 그 형성온도가 매우 낮다. 따라서, 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하게 되면 일정 이상의 유전율을 가지면서 형성온도가 매우 낮은 강유전 물질을 얻을 수 있게 된다.
여기서 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하는 방법으로는 다음과 같은 방법을 사용할 수 있다.
1. 무기물 파우더와 유기물 파우더를 혼합한 후, 이를 용매에 녹여서 혼합 용액을 생성.
2. 무기물 용액에 유기물 파우더를 용해시켜 혼합 용액을 생성.
3. 유기물 용액에 무기물 파우더를 용해시켜 혼합 용액을 생성.
4. 무기물 용액에 유기물 용액을 혼합하여 혼합 용액을 생성.
또한, 무기물 강유전 물질과 유기물을 혼합하는 방식에 있어서도 다음과 같은 방식을 채용하는 것이 가능하다.
1. 강유전 무기물과 유기물을 혼합.
2. 강유전 무기물과 강유전 유기물을 혼합.
3. 강유전 무기물의 고용체와 유기물을 혼합.
4. 강유전 무기물의 고용체와 강유전 유기물을 혼합.
5. 제1 내지 제4 방식에 따른 혼합물에 실리사이트, 실리케이트 또는 다른 금속을 혼합.
물론, 여기서 상기 무기물과 유기물의 혼합 방법 및 방식을 특정한 것에 한정되지 않고, 무기물과 유기물을 적절하게 혼합할 수 있는 어떤 임의의 방법을 채용할 수 있다.
또한, 상기 강유전 무기물과 혼합되는 유기물로서는 일반적인 모노머(monomer), 올리고머(oligomer), 폴리머(polymer), 코폴리머(copolymer), 바람직하게는 유전율이 높은 유기물 재료가 사용될 수 있다.
이들 재료로서는 예컨대 PVP(polyvinyl pyrrolidone), PC(poly carbonate), PVC(polyvinyl chloride), PS(polystyrene), 에폭시(epoxy), PMMA(polymethyl methacrylate), PI(polyimide), PE(polyehylene), PVA(polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), PEKK(polytherketoneketone) 등이 있다.
또한, 상기 유기물로서는 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리스티렌(polystyrene), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루엔)(poly(vinyltoluene)), 폴리에틸렌(polyethylene), 시스-폴리부타디엔(cis-polybutadiene), 폴리프로필렌(polypropylene), 폴리이소프렌(polyisoprene), 폴 리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl-1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluoro-p-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4-페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)) 및 폴리페닐렌(polyphenylene) 등의 비극성 유기물이나, 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔)(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), Cytop, Teflon AF, 폴리프로필렌-코-1-부텐(polypropylene-co- 1-butene) 등의 저유전율 코폴리머 등이 사용될 수 있다.
그리고, 그 밖에 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylene vinylene)), 폴리플루오렌(polyfluorene)과 같은 공액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜 (polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3-bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌 (polypyrene)과 같은 공액 헤테로고리형 폴리머; 피라졸린 화합물 (pyrazoline compounds); 폴리셀레 노펜 (polyselenophene); 폴리벤조퓨란 (polybenzofuran); 폴리인돌 (polyindole); 폴리피리다진 (polypyridazine); 벤지딘 화합물 (benzidine compounds); 스틸벤 화합물 (stilbene compounds); 트리아진 (triazines); 치환된 메탈로- 또는 메탈-프리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌 (phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines) 또는 플루오로나프탈로시아닌 (fluoronaphthalocyanines); C60 및 C70 풀러렌(fullerenes); N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); 배쏘페난쓰롤린 (bathophenanthroline); 디페노퀴논 (diphenoquinones); 1,3,4-옥사디아졸 (1,3,4-oxadiazoles); 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene) 등의 유기 반-전도성(semi-conducting) 재료나 이들의 화합물, 올리고머 및 화합물 유도체 등이 사용될 수 있다.
상기한 방식에서 무기물과 유기물의 혼합비는 필요에 따라 적절하게 설정하는 것이 가능하다. 만일 강유전 무기물의 혼합비가 높아지게 되면 혼합물의 유전율은 높아지는 반면에 형성온도가 높아지게 되고, 강유전 무기물의 혼합비가 낮아지게 되면 혼합물의 유전율은 낮아지는 반면에 형성온도가 낮아지게 된다.
본 발명에 따른 강유전 물질은 다음과 같은 특성을 갖는다.
1. 무기물과 유기물의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 된다.
2. 강유전체층의 형성온도가 낮아지게 되므로 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.
한편, 도 2 내지 도 6은 본 발명에 따른 강유전 물질 중 무기물 강유전 물질과 유기물 강유전 물질, 예컨대 PZT(PbZrxTi1-xO3)와 PVDF-TrFE를 일정 비율로 혼합하여 강유전체층을 형성한 후, 그 분극특성을 측정한 그래프이다.
여기서, 강유전체층은 PZT 용액과 PVDF-TrFE 용액을 일정한 비율로 혼합하여 혼합용액을 생성하고, 이 혼합용액을 실리콘 웨이퍼상에 스핀코팅법을 이용하여 도포한 후, 실리콘 웨이퍼를 핫플레이트상에서 일정 시간동안 150~200도 정도로 가열 하여 형성하였다.
또한, 상기 PZT 용액은 예컨대 2-메톡시에탄올(2-methoxyethanol) 용액과 리드 아세테이트 트리히드레이트(lead acetate trihydrate) 용액의 혼합용액에 지르코늄 프로폭시드(zirconium propoxide)용액을 혼합하여 PZO 용액을 생성하고, 2-메톡시에탄올 용액과 리드 아세테이트 트리히드레이트 용액의 혼합용액에 티타늄 이소프로폭시드(titanium isopropoxide) 용액을 혼합하여 PTO 용액을 생성한 후, PZO 용액과 PTO 용액을 혼합하여 생성하였다.
또한, PVDF-TrFE 용액은 PVDF-TrFE 파우더를 예컨대 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 등의 용매에 용해시켜 생성하였다.
도 2 내지 도 6에서 도 2는 PZT와 PVDF-TrFE의 혼합비를 1:1, 도 3은 PZT와 PVDF-TrFE의 혼합비를 2:1, 도 4는 PZT와 PVDF-TrFE의 혼합비를 3:1로 한 것이고, 도 5는 PZT와 PVDF-TrFE의 혼합비를 1:2, 도 6은 PZT와 PVDF-TrFE의 혼합비를 1:3으로 한 경우의 분극특성을 나타낸 것이다.
또한, 도 2a, 도 3a 및 도 4a는 강유전체층의 막두께를 50㎚, 도 2b, 도 3b, 도 4b, 도 5 및 도 6은 강유전체층의 막두께를 75㎚, 도 2c는 강유전체층의 막두께를 100㎚로 한 경우를 나타낸다.
또한, 도 2 내지 도 6에서 A로 표시한 특성 그래프는 강유전체층의 형성온도를 190도, B로 표시한 것은 강유전체층의 형성온도를 170도, C로 표시한 것은 강유전체층의 형성온도를 150도로 한 경우를 나타낸 것이다.
도 2 내지 도 6을 보면, PZT와 PVDF-TrFE의 혼합비를 1:1로 하거나 PZT에 대한 PVDF-TrFE의 혼합비를 더 크게 한 경우에는 150~190도의 형성온도에서 대체적으로 양호한 분극특성을 나타내고, PZT의 혼합비가 높아질수록 보다 높은 형성온도에서 양호한 분극특성을 나타낸다.
또한, 강유전체층의 두께를 두껍게 할수록 분극값, 즉 용량값은 낮아지는 반면에 메모리 윈도우의 크기가 커지게 된다.
특히, 주목할만한 것은 PZT와 PVDF-TrFE의 혼합비를 변경하거나 또는 그 형성온도를 200도 이하의 온도로 설정하는 경우에도 매우 양호한 히스테리시스 특성을 나타낸다.
도 7은 도 1에 나타낸 메모리 장치를 구현한 본 발명의 제1 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다.
도 7에 있어서는 기판(70)상에 다수의 하부 전극(71)과 상부 전극(73)이 교차되게 배열되고, 상기 하부 전극(71)과 상부 전극(73)의 교차점에 분극특성을 갖는 강유전체층(72)이 구비된다.
여기서, 상기 기판(70)은 기존의 Si, Ge 웨이퍼를 비롯하여, 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이, 또는 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 또한, 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1- 펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
물론, 상기 기판(70)으로서는 특정한 것에 한정되지 않고 임의의 모든 재질을 이용할 수 있다.
그리고, 상기 하부 전극(71) 및 상부 전극(73)으로서는 예컨대 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물이 이용된다.
또한, 상기 강유전체층(72)으로서는 무기물 강유전체나 이것의 고형체에 유기물이나 강유전 유기물을 혼합한 물질, 또는 이들 혼합물에 실리사이트, 실리케이트 또는 다른 금속을 혼합한 물질이 사용된다.
그리고, 도면에 구체적으로 나타내지는 않았으나, 상기 하부 및 상부 전 극(71, 73)에는 통상적인 메모리 장치와 마찬가지로 각 전극을 구동하기 위한 구동용 디바이스와, 상기 강유전체층(72)의 분극값을 판독하기 위한 감지증폭기가 전기적으로 결합될 것이다.
상기한 메모리 장치를 제조하는 경우에는 기판(70)상에 통상적인 방법을 이용하여 하부 전극(71)을 형성한다.
그리고, 스핀코팅이나 잉크젯 인쇄, 또는 스크린 인쇄를 통해 상기 구조체상에 본 발명에 따른 강유전 물질 용액을 전체적으로 도포하고, 이를 예컨대 200도 이하의 온도에서 소성하여 강유전체막을 형성한다.
이어, 예컨대 BOE(Buffered Oxide Etching)나 BOE와 금 에천트(Gold etchant)를 이용하는 2단계 에칭, 또는 RIE(Reactive Ion Etching)을 실행하여 하부 전극(71)과 상부 전극(73)의 교차영역을 제외한 다른 부분의 강유전체막을 제거함으로써 강유전체층(72)을 형성한다.
그리고, 통상적인 방법을 통해 상기 구조체상에 상부 전극(73)을 형성한다.
또한, 도 8은 도 7에 나타낸 실시예의 변형예를 나타낸 것으로서, 도 8a는 평면도, 도 8b는 그 횡단면도를 나타낸 것이다. 도 7에 나타낸 실시예에 있어서는 캐패시터를 구성하는 하부 전극(71)과 상부 전극(73)의 교차영역에 강유전체층(72)을 형성하였는데 대하여, 본 실시예에서는 횡방향으로 배치된 하부 전극(81)의 전체 표면 영역상에 강유전체층(82)을 도포하고, 이 강유전체층(82)의 상측에 상기 하부 전극(81)과 직교하는 종방향으로 다수의 상부 전극(83)을 형성한 것이다.
본 실시예에서는 기판(80)상에 하부 전극(81)을 형성한 후, 전체 표면에 대 해 강유전체층(82)을 형성하게 되므로 강유전체층(82)의 형성공정이 매우 간단화 된다. 또한 본 실시예는 하부 전극(81)과 상부 전극(83)이 교차하는 부분만이 하나의 캐패시터로서 기능하게 되므로, 그 동작에 있어서는 도 7에 나타낸 실시예와 실질적으로 동일하다.
또한, 도 8의 실시예에서 기판(80)과 하부 및 상부 전극(81, 83) 및 강유전체층(82)의 재질은 도 7의 실시예와 실질적으로 동일하므로 그 상세한 설명은 생략한다.
상기 실시예에 따른 메모리 장치는 1C 구조를 갖는다. 따라서, 종래의 트랜지스터와 캐패시터를 구비하는 메모리 구조나 1T 구조의 메모리에 비하여 그 구조가 간단함은 물론 동일한 면적에 대용량의 메모리 장치를 형성할 수 있게 된다.
또한, 상기 실시예에 따른 메모리 장치는 메모리 장치의 구현을 위해 복잡한 공정이 요구되는 트랜지스터를 형성하지 않게 되므로 메모리 장치의 제조공정이 매우 간단화 된다.
도 9는 본 발명의 제2 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다. 도 9에 있어서는 기판(100)상에 다수의 제1 메모리 셀(110)이 형성되고, 이 제1 메모리 셀(110)을 전체적으로 피복하면서 예컨대 폴리이미드(PI) 등의 절연층(120)이 형성된다. 그리고, 이 절연층(120)상에 다수의 제2 메모리 셀(130)이 형성된다.
상기 기판(100)으로서는 도 7 및 도 8과 마찬가지로, Si, Ge 웨이퍼를 비롯하여, 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이나 유연성을 갖는 플라스 틱 등의 유기물로 구성될 수 있다.
제1 및 제2 메모리 셀(110, 130)은 도 7 및 도 8의 구조와 동일한 형태로 구성된다. 즉, 상기 제1 및 제2 메모리 셀(110, 130)은 하부 전극(111, 131)과 상부 전극(113, 133)이 교차되게 배열되면서, 이 전극 사이에 강유전체층(112, 132)이 형성된다. 도 1에 나타낸 등가회로도에서, 캐패시터로 구성되는 메모리 셀에서 접지측과 결합되는 전극(11)을 접지 전극이라하고, 데이터 출력측과 결합되는 전극(13)을 데이터 전극이라 할 때, 상기 하부 전극(111, 131)은 접지 전극이고, 상부 전극(113, 133)은 데이터 전극에 해당된다. 이하, 상기 상부 및 하부 전극을 그 기능에 따라 데이터 전극 및 접지 전극이라 칭한다.
한편, 상기 접지 전극(111, 131) 및 데이터 전극(113, 133) 사이에 형성되는 강유전체층(112, 132)은 도 7에 나타낸 바와 같이 접지 전극(111, 131)과 데이터 전극(113, 133)의 교차 영역에만 제한적으로 형성되거나, 또는 도 8에 나타낸 바와 같이 접지 전극(111, 131)을 전체적으로 피복하면서 형성된다.
또한, 제1 메모리 셀(110)은 강유전체층(112)이 양 전극(111, 131)의 교차영역에만 형성되도록 하면서 제2 메모리 셀(130)은 접지 전극(131)을 전체적으로 도포하면서 강유전체층(132)이 형성되도록 하거나, 이와 반대로 제1 메모리 셀(110)은 강유전체층(112)이 접지 전극(111)을 전체적으로 도포하도록 형성되면서 제2 메모리 셀(130)은 양 전극(131, 133)의 교차영역에만 강유전체층(132)이 형성되도록 하는 것도 가능하다.
특히, 상기 강유전체층(112, 132)으로서는 상술한 바와 같이 무기물 강유전 물질과 유기물의 혼합물로 구성된다. 물론, 이 경우에도 강유전체층(112)과 강유전체층(132)의 구성 물질은 서로 동일할 필요없이 경우에 따라 적절한 것을 사용할 수 있다. 예를 들어, 강유전체층은(112)은 무기물 강유전 물질과 유기물의 혼합물로 구성되고, 강유전체층(132)은 무기물 강유전 물질과 유기물 강유전 물질의 혼합물로 구성될 수 있다.
즉, 상기 강유전체층(112, 132)은 각각 본 발명에서 제공되는 어떠한 종류의 강유전 혼합물질을 이용하여 형성할 수 있다.
또한, 본 실시예에 있어서는 메모리 셀을 2층으로 구성하는 것에 대하여 설명하였으나, 여기서 메모리 셀의 적층은 2층 이상의 다수 층으로 구성하는 것도 동일한 방식으로 가능하다.
상술한 실시예에 있어서는 메모리 셀(110, 130)을 절연층(120)을 통해서 적층하여 구성하게 되므로 동일한 면적에 대하여 대량의 메모리 셀을 구성할 수 있게 된다.
한편, 상술한 실시예에 있어서는 제1 메모리 셀(110)의 데이터 전극(113)과 제2 메모리 셀(130)의 접지 전극(131)이 절연층(120)을 통해서 결합되므로, 이 데이터 전극(113)과 접지 전극(131)이 캐패시터를 형성하게 된다. 따라서, 이러한 캐패시터에 의해 제1 또는 제2 메모리 셀(110, 130)에 대한 데이터 기록 및 독출에 오류가 발생될 우려가 있게 된다.
도 10은 도 9에 나타낸 실시예의 변형 실시예에 따른 메모리 장치의 구조를 나타낸 구조도이다. 또한, 도 10에서 상술한 도 9와 실질적으로 동일한 부분에는 동일한 참조번호를 붙이고, 그 상세한 설명은 생략한다.
도 9에 있어서는 제1 및 제2 메모리 셀(110, 130)을 구성함에 있어서, 접지 전극(111, 131)을 하부 전극, 데이터 전극(113, 133)을 상부 전극으로 형성하였다. 그러나, 본 실시예에 있어서는 제1 메모리 셀(110)의 접지 전극(111)이 상부 전극, 데이터 전극(113)이 하부 전극으로서 형성된다.
이와 같이 하게 되면, 제1 메모리 셀(110)과 제2 메모리 셀(130)은 접지 전극(111, 131)이 절연층(120)을 통해서 인접하게 배치되게 된다. 따라서 제1 메모리 셀(110)과 제2 메모리 셀(130) 사이에 부적절하게 전하가 축적되는 것을 방지할 수 있게 된다.
또한, 본 실시예에서 상기 제2 메모리 셀(130)상에 절연층을 통해서 다시 다른 메모리 셀을 형성하는 경우에는, 해당 메모리 셀은 하부 전극을 데이터 전극으로 하고 상부 전극을 접지 전극으로 함으로써 양 메모리 셀 간에 데이터 전극이 인접하게 배치되도록 하는 것이 바람직하다.
한편, 도 11은 도 9에 나타낸 실시예의 또 다른 변형 실시예를 나타낸 것이다. 또한, 도 11에서 상술한 도 9 및 도 10과 동일한 부분에는 동일한 참조번호를 붙이고, 그 상세한 설명은 생략한다.
상술한 도 10의 실시예에 있어서는 제1 메모리 셀(110)의 접지 전극(111)과 제2 메모리 셀(130)의 접지 전극(131)이 절연층(120)을 통해서 인접하게 배치된다. 본 실시예에서는 상기 절연층(120)을 제거하고, 제1 및 제2 메모리 셀(110, 130)의 접지 전극(111, 131)을 하나의 단일층으로서 형성한 것이다.
한편, 도 11의 실시예에 있어서는 제2 메모리 셀(130) 위에 다른 메모리 셀을 적층하는 경우에는 제2 메모리 셀(130) 상측에 전체적으로 절연층을 형성한 후에 다시 동일한 방식을 통해 메모리 셀을 형성하게 된다.
상술한 실시예에 의하면 기판에 메모리 장치를 형성함에 있어서, 하나의 메모리 셀 위에 다른 메모리 셀을 순차적으로 적층하여 형성하는 방법을 통해 기판상에 다수의 메모리 셀을 형성할 수 있게 된다.
따라서, 동일한 면적에 대하여 종래에 비해 대량의 메모리 셀을 형성할 수 있게 된다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상술한 실시예는 본 발명을 구현하기 위한 하나의 바람직한 예를 나타낸 것으로, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상으로 설명한 바와 같이 본 발명에 의하면, 스위칭 소자를 구비하지 않는 단순한 구조로 구성되어 고집적도와 저가격화를 도모할 수 있고, 또한 종이나 유기물 등의 다양한 재질의 기판을 사용하는 메모리 장치 및 그 제조방법을 구현할 수 있게 된다.

Claims (43)

  1. 기판과,
    상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극,
    상기 하부 전극상에 설치되는 강유전체층 및,
    상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서,
    상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서,
    상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 하는 메모리 장치.
  4. 제3항에 있어서,
    상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서,
    상기 무기물 강유전 물질이 산화물 강유전체, 불화물 강유전체, 강유전체 반도체나 이들 무기물의 혼합물 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 메모리 장치.
  6. 제1항에 있어서,
    상기 무기물 강유전 물질이 PZT인 것을 특징으로 하는 메모리 장치.
  7. 제1항에 있어서,
    상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 메모리 장치.
  8. 제1항에 있어서,
    상기 유기물이 고분자 강유전체인 것을 특징으로 하는 메모리 장치.
  9. 제8항에 있어서,
    상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 메모리 장치.
  10. 제8항에 있어서,
    상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 하는 메모리 장치.
  11. 제1항에 있어서,
    상기 강유전체층이 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 가열 소성시켜 생성된 것임을 특징으로 하는 메모리 장치.
  12. 기판과,
    상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극,
    상기 하부 전극상에 설치되는 강유전체층 및,
    상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  13. 제12항에 있어서,
    상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 메모리 장치.
  14. 기판과,
    상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극,
    상기 하부 전극상에 형성되는 강유전체층 및,
    상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  15. 제14항에 있어서,
    상기 강유전체층이 하부 전극과 상부 전극의 교차영역에 형성되는 것을 특징으로 하는 메모리 장치.
  16. 제14항에 있어서,
    상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 하는 메모리 장치.
  17. 제14항에 있어서,
    상기 기판은 Si 웨이퍼, Ge 웨이퍼, 종이, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 하는 메모리 장치.
  18. 기판과,
    상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극,
    상기 하부 전극상에 형성되는 강유전체층 및,
    상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  19. 제18항에 있어서,
    상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 메모리 장치.
  20. 기판상에 하부 전극을 형성하는 하부 전극 형성단계와,
    하부 전극이 형성된 기판의 전체 표면상에 무기물 강유전 물질과 유기물의 혼합물로 구성되는 강유전체층을 형성하는 강유전체층 형성단계 및,
    상기 강유전체층 상에 상부 전극을 형성하는 상부 전극 형성단계를 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  21. 제20항에 있어서,
    상기 유기물이 강유전 유기물인 것을 특징으로 하는 메모리 장치의 제조방법.
  22. 제20항에 있어서,
    상기 강유전체층이 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 기판상에 도포하여 강유전체막을 생성하고, 이 강유전체막을 가열 소성하여 형성하는 것을 특징으로 하는 메모리 장치의 제조방법.
  23. 제22항에 있어서,
    상기 혼합 용액이 PZT 용액과 PVDF-TrFE 용액의 혼합 용액인 것을 특징으로 하는 메모리 장치의 제조방법.
  24. 제23항에 있어서,
    상기 PZT용액이 PZO용액과 PTO용액을 혼합하여 생성하는 것을 특징으로 하는 메모리 장치의 제조방법.
  25. 제23항에 있어서,
    상기 PVDF-TrFE 용액이 PVDF-TrFE 파우더를 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 중 적어도 하나에 용해시켜 생성하는 것을 특징으로 메모리 장치의 제조방법.
  26. 제22항에 있어서,
    상기 강유전체막이 스핀코팅법을 통해 형성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  27. 제22항에 있어서,
    상기 강유전체막이 잉크젯법을 통해 형성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  28. 제22항에 있어서,
    상기 강유전체막이 스크린 인쇄법을 통해 형성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  29. 제20항에 있어서,
    상기 강유전체층 중 하부 전극과 상부 전극의 교차영역을 제외한 나머지 부분을 에칭하여 제거하는 단계를 추가로 포함하여 구성되는 것을 특징으로 하는 메모리 장치의 제조방법.
  30. 제29항에 있어서,
    상기 강유전체층의 에칭이 BOE를 통해 실행되는 것을 특징으로 하는 메모리 장치의 제조방법.
  31. 제29항에 있어서,
    상기 강유전체층의 에칭이 BOE와 금 에천트를 이용하는 2단계 에칭을 통해 실행되는 것을 특징으로 하는 메모리 장치의 제조방법.
  32. 제29항에 있어서,
    상기 강유전체층의 에칭이 RIE법을 통해 실행되는 것을 특징으로 하는 메모리 장치의 제조방법.
  33. 제20항에 있어서,
    상기 소성 온도가 200도 이하인 것을 특징으로 하는 메모리 장치의 제조방법.
  34. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  35. 제34항에 있어서,
    상기 제1 메모리 셀과 제2 메모리 셀 사이에 절연층이 형성되는 것을 특징으로 하는 메모리 장치.
  36. 제34항에 있어서,
    상기 제1 메모리 셀의 상부 전극과 제2 메모리 셀의 하부 전극이 접지 전극인 것을 특징으로 하는 메모리 장치.
  37. 제34항에 있어서,
    상기 제1 메모리 셀과 제2 메모리 셀의 접지 전극이 일체로 형성되는 것을 특징으로 하는 메모리 장치.
  38. 제34항에 있어서,
    상기 제1 메모리 셀의 상부 전극과 제2 메모리 셀의 하부 전극이 데이터 전극인 것을 특징으로 하는 메모리 장치.
  39. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  40. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상 호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  41. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되는 것을 특징으로 하는 메모리 장치.
  42. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 도전성 재질로 이루어지는 하부 전극과, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성됨과 더불 어, 제1 메모리 셀과 제2 메모리 셀의 강유전체층이 서로 다른 물질로 구성되는 것을 특징으로 하는 메모리 장치.
  43. 기판상에 형성되는 제1 메모리 셀과,
    상기 제1 메모리 셀 상측에 형성되는 제2 메모리 셀을 구비하고,
    상기 제1 및 제2 메모리 셀은 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성됨과 더불어, 제1 메모리 셀과 제2 메모리 셀의 강유전체층이 서로 다른 물질로 구성되는 것을 특징으로 하는 메모리 장치.
KR1020070057575A 2006-12-29 2007-06-13 메모리 장치 및 그 제조방법 KR100876135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/002883 WO2008082045A1 (en) 2006-12-29 2007-06-14 Memory device and method of manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20060138735 2006-12-29
KR1020060138752 2006-12-29
KR1020060138735 2006-12-29
KR20060138752 2006-12-29

Publications (2)

Publication Number Publication Date
KR20080063031A true KR20080063031A (ko) 2008-07-03
KR100876135B1 KR100876135B1 (ko) 2008-12-29

Family

ID=39815070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070057575A KR100876135B1 (ko) 2006-12-29 2007-06-13 메모리 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100876135B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120006414A (ko) * 2010-07-12 2012-01-18 서울시립대학교 산학협력단 기록매체 및 그 제조방법과 이를 위한 데이터 기록 및 판독장치
KR20140002854A (ko) * 2012-06-27 2014-01-09 한밭대학교 산학협력단 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
KR101626717B1 (ko) * 2015-03-30 2016-06-13 서울시립대학교 산학협력단 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법
KR20210020206A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020205A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020207A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050137281A1 (en) 2003-12-18 2005-06-23 3M Innovative Properties Company Printable dielectric materials, devices, and methods

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120006414A (ko) * 2010-07-12 2012-01-18 서울시립대학교 산학협력단 기록매체 및 그 제조방법과 이를 위한 데이터 기록 및 판독장치
KR20140002854A (ko) * 2012-06-27 2014-01-09 한밭대학교 산학협력단 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
KR101626717B1 (ko) * 2015-03-30 2016-06-13 서울시립대학교 산학협력단 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법
KR20210020206A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020205A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210020207A (ko) * 2019-08-13 2021-02-24 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210118009A (ko) * 2019-08-13 2021-09-29 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20210118008A (ko) * 2019-08-13 2021-09-29 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR20220072819A (ko) * 2019-08-13 2022-06-02 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Also Published As

Publication number Publication date
KR100876135B1 (ko) 2008-12-29

Similar Documents

Publication Publication Date Title
KR100876136B1 (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
KR100966301B1 (ko) 강유전체 메모리장치의 제조방법
WO2006121294A1 (en) Ferrodielectric memory device and method for manufacturing the same
KR100893764B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
WO2008126961A1 (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
US7619268B2 (en) Fast remanent resistive ferroelectric memory
KR20080097977A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
KR100851538B1 (ko) 전계효과 트랜지스터와 강유전체 메모리 장치 및 그제조방법
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR100877429B1 (ko) 강유전체 메모리 장치
KR20130021836A (ko) 강유전체 메모리 장치와 전계효과 트랜지스터 및 그 제조방법
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR20080095232A (ko) 강유전체 메모리 장치와 그 제조방법
KR100877428B1 (ko) 전계효과 트랜지스터 및 강유전체 메모리 장치와 그제조방법
KR20100005627A (ko) 비에프오를 주성분으로 하는 강유전 물질과, 그 제조방법
KR101449755B1 (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20080108960A (ko) 강유전 물질과, 이를 이용한 강유전체층 형성방법
KR20130021884A (ko) 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및 강유전체 메모리 장치와 그 제조방법
KR20070036243A (ko) 강유전체 반도체장치를 위한 유기물
KR101286718B1 (ko) 메모리 장치
KR100966302B1 (ko) 메모리 장치
WO2008082044A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
KR101250882B1 (ko) 강유전체 메모리장치 및 그 제조방법
JP5440852B2 (ja) Mfms型電界効果トランジスタ及び強誘電体メモリ装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 11