KR100966302B1 - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR100966302B1
KR100966302B1 KR1020060097901A KR20060097901A KR100966302B1 KR 100966302 B1 KR100966302 B1 KR 100966302B1 KR 1020060097901 A KR1020060097901 A KR 1020060097901A KR 20060097901 A KR20060097901 A KR 20060097901A KR 100966302 B1 KR100966302 B1 KR 100966302B1
Authority
KR
South Korea
Prior art keywords
resin
ferroelectric layer
memory device
substrate
organic material
Prior art date
Application number
KR1020060097901A
Other languages
English (en)
Other versions
KR20070051669A (ko
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to PCT/KR2006/004058 priority Critical patent/WO2007058436A1/en
Publication of KR20070051669A publication Critical patent/KR20070051669A/ko
Application granted granted Critical
Publication of KR100966302B1 publication Critical patent/KR100966302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Abstract

본 발명은 트랜지스터 등의 스위칭 소자와 캐패시터를 이용하지 않는 간단한 구조로 이루어짐과 더불어 데이터의 비휘발적인 저장이 가능하도록 된 메모리 장치에 관한 것이다. 본 발명에 따른 메모리 장치는 기판(60)과, 상기 기판(60)상에 상호 평행하게 형성되는 다수의 하부 전극(61), 상기 하부 전극(61)상에 형성되는 강유전체층(62) 및, 상기 강유전체층(62)상에 상호 평행하며서 상기 하부 전극(61)과 직교하는 방향으로 형성되는 다수의 상부 전극(63)을 포함하여 구성되는 것을 특징으로 한다.
강유전체, 메모리

Description

메모리 장치{Memory Device}
도 1은 PVDF 박막의 분극 특성을 나타낸 그래프.
도 2는 PVDF 박막의 시간에 따른 용량값 변동을 나타낸 특성도.
도 3은 종래의 강유전체를 이용한 1T 구조를 갖는 메모리 장치의 등가회로도.
도 4는 본 발명에 따른 강유전체 이용한 1C 구조를 갖는 메모리 장치의 등가회로도.
도 5는 본 발명의 일실시예에 따른 메모리 장치의 구성을 나타낸 도면.
도 6은 본 발명의 다른 실시예에 따른 메모리 장치의 구성을 나타낸 도면.
*** 도면의 주요 부분에 대한 간단한 설명 ***
60 : 기판, 61 : 하부 전극,
62 : 강유전체층, 63 : 상부 전극.
본 발명은 전기적으로 정보를 기록하고 독출할 수 있는 메모리 장치에 관한 것으로, 특히 트랜지스터 등의 스위칭 소자와 캐패시터를 이용하지 않는 간단한 구 조로 이루어짐과 더불어 데이터의 비휘발적인 저장이 가능하도록 된 메모리 장치에 관한 것이다.
현재 반도체를 이용한 다양한 종류의 메모리 장치가 이용되고 있다. 이들 메모리 장치로서는 EPROM(Electrically Programmable Read Only Memory)과 EEPROM(Electrically Erasable PROM), 플래시 ROM(Flash ROM) 등의 ROM과, SRAM(Static Random Access Memory)과 DRAM(Dynamic RAM), FRAM(Ferroelectric RAM) 등의 RAM을 포함하여 다양한 것이 사용되고 있다.
현재 사용되고 모든 반도체 메모리 장치의 경우에는 기본적으로 트랜지스터 등의 스위칭 소자와 캐패시터 등의 저장 소자를 구비하여 구성된다. 이들 메모리 장치는 스위칭 소자를 통해 저장 소자에 데이터값을 저장 및 독출하는 동작을 통해 데이터의 기록과 삭제 및 독출을 실행하게 된다.
따라서, 종래의 반도체 메모리 장치에 있어서는 웨이퍼에 스위칭 소자와 캐패시터를 형성함에 따라 많은 제조공정이 필요함은 물론, 일정 이상의 고집적도를 구현하는 것이 어렵다는 단점이 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 별도의 스위칭 소자나 저장소자를 구비하지 않는 단순한 구조로 데이터의 비휘발적인 저장 및 독출이 가능하도록 된 메모리 장치를 제공함에 그 목적이 있다.
또한, 본 발명은 제조가격이 매우 저렴하고 높은 수준의 고집적도를 구현할 수 있는 메모리 장치를 제공함에 또 다른 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 메모리 장치는 기판과, 상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극, 상기 하부 전극상에 설치되는 강유전체층 및, 상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 메모리 장치는 기판과, 상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극, 상기 하부 전극상에 형성되는 강유전체층 및, 상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 한다.
또한, 상기 강유전체층이 β상의 결정구조를 갖는 유기물인 것을 특징으로 한다.
또한, 상기 강유전체층이 PVDF를 포함하는 중합체, 공중합체 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 하나인 것을 특징으로 한다.
또한, 상기 기판은 Si 웨이퍼, Ge 웨이퍼, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 한다.
또한, 상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸 렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 적어도 하나를 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
우선, 본 발명의 기본 개념을 설명한다.
본 발명자는 대한민국 특허출원 제2005-39167호(명칭: 유기물을 이용한 메모리 장치 및 그 제조방법) 및 제84571호(명칭: 강유전체 메모리 장치 및 그 제조방법)를 통해 유기물, 예컨대 PVDF(폴리비닐리덴)를 이용하는 비휘발성 메모리 장치에 대하여 출원한 바 있다. 이들 출원을 통해 본 발명자는 기존의 모든 메모리 장치들이 1T-1C(One Transistor-One Capacitor) 구조를 갖는데 대하여 1T 구조로 훌륭한 비휘발성 메모리가 구현될 수 있음을 보여 준 바 있다.
상기한 출원들은 유기물, 특히 바람직하게는 β상 결정을 갖는 PVDF의 분극특성을 이용하여 1T 구조의 비휘발성 메모리를 구현한 것이다.
도 1은 본 발명자가 발명한 바 있는 β상 결정을 갖는 PVDF의 분극 특성을 나타낸 그래프이다. 본 특성을 갖는 PVDF는 예컨대 3,000rpm 이하의 스핀코팅법과 120℃ 이상의 어닐링처리를 통해 60㎚ 두께의 PVDF 박막을 형성한 후, 이 박막의 온도를 핫플레이트(hot plate)상에서 단조적으로 감소시키다가 예컨대 65℃ 온도에서 급속도로 냉각시켜 형성한 것이다.
도 1에 나타낸 바와 같이 β상 결정을 갖는 PVDF 박막은 대략 0~1V의 사이에서 인가전압이 상승함에 따라 그 용량값이 감소하고, 다시 0~-1V의 사이에서 인가전압이 하강함에 따라 용량값이 상승하는 양호한 히스테리시스 특성을 갖는다.
또한, 도 2는 상기한 PVDF 박막의 시간에 따른 용량값 변동을 나타낸 특성도로서, 본 특성도에서 알 수 있는 바와 같이 상기한 PVDF 박막은 시간에 따라 용량값이 변동되지 않고 일정하게 유지되는 것을 알 수 있다.
따라서, 상기한 PVDF 박막은 다음과 같은 특징을 갖는다.
첫째, 상기한 PVDF 박막은 0V에서 일정 이상의 용량값을 나타낸다. 즉, 외부에서 전압이 인가되지 않는 상태에서 PVDF 박막의 분극값이 변경되지 않고 유지된다.
둘째, 상기한 PVDF 박막은 1V 이하의 저전압에서 분극값이 변경된다.
셋째, 상기한 PVDF 박막은 시간에 따라 그 분극값이 변경되지 않고 일정하게 유지되는 특성을 갖는다.
상기 특성에서 PVDF가 갖는 용량값, 즉 분극값을 하나의 전기적인 데이터값으로 이용할 때, 상기 PVDF 박막은 1V 이하의 저전압에서 동작하는 비휘발성 메모리의 훌륭한 재질로 이용될 수 있다.
상술한 바와 같이 본 발명자는 대한민국 특허출원 2005-84571호에서 상기한 PVDF 박막을 이용하여 1T 구조의 비휘발성 메모리를 제안한 바 있다. 도 3은 상기 특허에서 제안한 비휘발성 메모리의 등가회로를 나타낸 것이다. 상기 특허에서는 PVDF 박막, 즉 강유전체층을 트랜지스터(10)의 게이트층으로 사용하여 PVDF의 분극값에 따라 트랜지스터(10)가 온 또는 오프상태를 유지하도록 한 것이다.
도 3의 회로에 있어서는 트랜지스터(10)의 온/오프 상태에 따라 데이터값이 하이 또는 로우레벨이 설정되므로 단순한 1T 구조로 훌륭한 비휘발성 메모리가 구현된다.
한편, 일반적으로 메모리 장치를 구현하는 경우에는 저장된 데이터값이 하이 또는 로우 레벨인지의 여부를 판정할 수 있으면 되므로, 상기한 PVDF 박막의 분극 특성을 이용하게 되면 도 4에 나타낸 바와 같이 1C(one-capasistor)구조의 메모리 장치를 구현할 수 있다. 물론, 도 4의 구조에서 하부 전극(21)과 상부 전극(22) 사이의 강유전체층(23)으로서 PVDF 박막을 이용한다.
일반적으로 실리콘 기판 등에 트랜지스터를 형성하는 경우에는 우선 기판에 드레인 및 소오스 영역과 채널영역을 형성하고, 상기 채널영역상에 게이트층을 형성한 후, 상기 드레인 및 소오스 영역과 게이트층 상에 전극을 형성하게 되므로 다수의 제조공정이 요구된다. 그러나, 캐패시터의 형성은 하부 전극상에 유전층을 형성한 후, 이 위에 상부 전극을 형성하면 되므로 간단한 제조공정을 통해 구현할 수 있다. 또한, 캐패시터 구조는 트랜지스터 구조에 비해 그 점유 공간이 매우 작아지게 되므로 동일한 공간에 대하여 많은 수효의 소자를 형성할 수 있다. 즉, 도 4의 메모리장치는 도 3에 비하여 고용량의 메모리장치를 실현할 수 있다.
또한, 도 4의 구조에 있어서는 도 3과 달리 드레인, 소오스 및 채널 영역을 형성할 필요가 없게 되므로 실리콘 등의 기판이 불필요하게 된다. 도 4의 구조에 있어서는 상부 및 하부 전극을 위한 도전 박막과 PVDF 박막을 형성하는 것만으로 메모리장치가 구현되게 되므로, 메모리장치의 구현을 위해 특별한 재질의 기판이 요구되지 않는다. 따라서, 메모리장치의 제조가격을 획기적으로 낮출 수 있고, 일반적인 수지나 종이류 등의 유연성을 갖는 재질상에 메모리장치를 구현할 수 있게 되므로 접혀지거나 두루마리식으로 말을 수 있는 형태의 메모리장치를 구현할 수 있게 된다.
도 5는 도 4에 나타낸 메모리 장치의 하나의 구현예를 나타낸 것이다.
도 5에 있어서는 기판(50)상에 다수의 하부 전극(51)과 상부 전극(53)을 교차되게 배열되고, 상기 하부 전극(51)과 상부 전극(53)의 교차점에 분극특성을 갖는 강유전체층(52)이 구비된다.
여기서, 상기 기판(50)은 기존의 Si, Ge 웨이퍼를 비롯하여, 파릴렌(Parylene) 등의 코딩재가 도포된 종이나 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 또한, 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴 리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.
물론, 상기 기판(50)으로서는 특정한 것에 한정되지 않고 임의의 모든 재질을 이용할 수 있다.
그리고, 상기 하부 전극(51) 및 상부 전극(53)으로서는 예컨대 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등을 포함하는 모든 도전성 금속 및 금속 산화물과 도전성 유기물이 이용된다.
또한, 상기 유전체층(52)으로서는 폴리비닐리덴(PVDF)이나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 이용되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 이용가능하다.
그리고, 도면에 구체적으로 나타내지는 않았으나, 상기 하부 및 상부 전극(51, 52)에는 통상적인 메모리 장치와 마찬가지로 각 전극을 구동하기 위한 구동 용 디바이스와, 상기 강유전체층(53)의 분극값을 판독하기 위한 감지증폭기가 전기적으로 결합될 것이다.
또한, 도 6은 도 4에 나타낸 메모리 장치의 다른 구현예를 나타낸 것으로서, 도 6a는 평명도, 도 6b는 그 횡단면도를 나타낸 것이다. 도 5에 나타낸 실시예에 있어서는 캐패시터를 구성하는 하부 전극(51)과 상부 전극(53)의 교차영역에 강유전체층(52)을 형성하였는데 대하여, 본 실시예에서는 횡방향으로 배치된 하부 전극(61)의 전체 표면 영역상에 강유전체층(62)을 도포하고, 이 강유전체층(62)의 상측에 상기 하부 전극(61)과 직교하는 종방향으로 다수의 상부 전극(63)을 형성한 것이다.
본 실시예에서는 기판(60)상에 하부 전극(61)을 형성한 후, 전체 표면에 대해 강유전체층(62)을 형성하게 되므로 강유전체층(62)의 형성공정이 매우 간단화 된다. 또한 본 실시예는 하부 전극(61)과 상부 전극(63)이 교차하는 부분만이 하나의 캐패시터로서 기능하게 되므로, 그 동작에 있어서는 도 5에 나타낸 실시예와 실질적으로 동일하다.
또한, 도 6의 실시예에서 기판(60)과 하부 및 상부 전극(61, 63) 및 강유전체층(62)의 재질은 도 5의 실시예와 실질적으로 동일하므로 그 상세한 설명은 생략한다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상술한 실시예는 본 발명을 구현하기 위한 하나의 바람직한 예를 나타낸 것으로, 본 발명은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상으로 설명한 바와 같이 본 발명에 의하면, 스위칭 소자나 저장소자를 구비하지 않는 단순한 구조로 구성되어 고집적도와 저가격화를 도모할 수 있고, 또한 데이터의 비휘발적인 저장 및 독출이 가능하도록 된 메모리 장치를 구현할 수 있게 된다.

Claims (13)

  1. 기판과,
    상기 기판상에 설치됨과 더불어 도전성 재질로 이루어지는 하부 전극,
    상기 하부 전극상에 설치되는 강유전체층 및,
    상기 강유전체층상에 설치됨과 더불어 도전성 재질로 이루어지는 상부 전극을 구비하여 구성되고,
    상기 강유전체층이 β상의 결정구조를 갖는 PVDF인 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서,
    상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 하는 메모리 장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 기판은 Si 웨이퍼, Ge 웨이퍼, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 하는 메모리 장치.
  6. 제5항에 있어서,
    상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치.
  7. 기판과,
    상기 기판상에 상호 평행하게 형성되는 다수의 하부 전극,
    상기 하부 전극상에 형성되는 강유전체층 및,
    상기 강유전체층상에 상호 평행하며서 상기 하부 전극과 직교하는 방향으로 형성되는 다수의 상부 전극을 포함하여 구성되고,
    상기 강유전체층이 β상의 결정구조를 갖는 PVDF인 것을 특징으로 하는 메모리 장치.
  8. 제7항에 있어서,
    상기 강유전체층이 하부 전극과 상부 전극의 교차영역에 형성되는 것을 특징으로 하는 메모리 장치.
  9. 제7항에 있어서,
    상기 하부 및 상부 전극이 도전성 유기물로 이루어지는 것을 특징으로 하는 메모리 장치.
  10. 삭제
  11. 삭제
  12. 제7항에 있어서,
    상기 기판은 Si 웨이퍼, Ge 웨이퍼, 파릴렌(Parylene)이 도포된 종이, 유기물 중 하나로 구성되는 것을 특징으로 하는 메모리 장치.
  13. 제12항에 있어서,
    상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치.
KR1020060097901A 2005-11-15 2006-10-09 메모리 장치 KR100966302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2006/004058 WO2007058436A1 (en) 2005-11-15 2006-10-10 Memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050109298 2005-11-15
KR1020050109298 2005-11-15

Publications (2)

Publication Number Publication Date
KR20070051669A KR20070051669A (ko) 2007-05-18
KR100966302B1 true KR100966302B1 (ko) 2010-06-28

Family

ID=38274777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097901A KR100966302B1 (ko) 2005-11-15 2006-10-09 메모리 장치

Country Status (1)

Country Link
KR (1) KR100966302B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989618B1 (ko) * 2008-06-16 2010-10-26 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자를 이용한 ｗｏｒｍ기억소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059272A (ko) * 2000-11-27 2003-07-07 띤 필름 일렉트로닉스 에이에스에이 강유전성 메모리 회로 및 그 제조 방법
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US20050077606A1 (en) * 2001-11-16 2005-04-14 Gunter Schmid Semiconductor arrangement comprising transistors based on organic semiconductors and non-volatile read-writing memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059272A (ko) * 2000-11-27 2003-07-07 띤 필름 일렉트로닉스 에이에스에이 강유전성 메모리 회로 및 그 제조 방법
US20050077606A1 (en) * 2001-11-16 2005-04-14 Gunter Schmid Semiconductor arrangement comprising transistors based on organic semiconductors and non-volatile read-writing memory cells
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device

Also Published As

Publication number Publication date
KR20070051669A (ko) 2007-05-18

Similar Documents

Publication Publication Date Title
KR20190038673A (ko) 강유전 메모리 셀
KR101256632B1 (ko) 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법
KR100966301B1 (ko) 강유전체 메모리장치의 제조방법
KR20040000453A (ko) 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
CN112956041A (zh) 可变低电阻线非易失性存储元件及其运转方法
KR20060120220A (ko) 비휘발성의 강유전성 메모리 디바이스 및 그 제조 방법
KR100876135B1 (ko) 메모리 장치 및 그 제조방법
US20100025747A1 (en) Method for initializing ferroelectric memory device, ferroelectric memory device, and electronic equipment
US7619268B2 (en) Fast remanent resistive ferroelectric memory
KR100966302B1 (ko) 메모리 장치
KR20070036243A (ko) 강유전체 반도체장치를 위한 유기물
CA2515614A1 (en) Organic storage component and corresponding triggering circuit
JP5440803B2 (ja) Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法
KR101286718B1 (ko) 메모리 장치
WO2007058436A1 (en) Memory device
KR101250882B1 (ko) 강유전체 메모리장치 및 그 제조방법
KR101626717B1 (ko) 아조벤젠 결합 pvdf필름을 이용하는 메모리 장치 및 그 제조방법
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR101245293B1 (ko) 강유전체 메모리의 제조를 위한 강유전 물질
KR20100046114A (ko) 강유전체 메모리장치
KR101850212B1 (ko) 불휘발성 강유전체 인버터 및 작동방법
JP5440852B2 (ja) Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置
KR100877429B1 (ko) 강유전체 메모리 장치
KR20090050193A (ko) 엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 9