JPH0271489A

JPH0271489A - 記憶装置

Info

Publication number: JPH0271489A
Application number: JP63223711A
Authority: JP
Inventors: Takashi Sato; 尚佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-09-07
Filing date: 1988-09-07
Publication date: 1990-03-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は記憶装置に関する。

〔従来の技術〕

従来、工ＥＤＭ８７　　Ｐ５６０〜５６３に記載されて
いるような、通常のＭＯ３Ｉ−ランジスタにコントロー
ルゲート、フローティングゲート、消去ゲートを具備せ
しめた記憶装置が知られていた。

〔発明が解決しようとする課題〕

しかし、従来の記憶装置は次のような課題を有していた
。第１に構造が複雑であるため１ビツトを記憶するに必
要な面積を広く取らなくてはならないため、記憶容量を
上げることができない。第２に、複雑な工程を要するの
でコスト高となりビット単価を下げれないことである。

本発明は従来のこのような課題を解決するもので目的と
するところは、大きな記憶容量を持ち、ビット単価の安
い記憶装置を提供することである。

〔課題を解決するための手段〕

本発明の記憶装置は、半導体基板上に形成された第１の
ストライプ状電極、前記ストライプ状電極上に形成され
た強誘電体層、前記強誘電体層上に形成され、前記第１
のストライプ状電極と交差する第２のストライプ状電極
と、前記第１及び第２のストライプ状電極に接続された
集積回路を具備したことを特徴とする特〔実施例〕以下に、本発明の実施例を図面に基づいて説明する。第
１図（ａ）、　（ｂ）は本発明にかかる記憶装置の構成
を示す。第１図（ｂ）は同図Ａ−Ｂ間の断面を示す。シ
リコン基板から成る半導体基板１上にＡ１から成るロウ
線２がストライプ状に設けられており、ロウ線２上にフ
ッ化ビニリデン（以下ＶＤＦと略記する）とトリフルオ
ロエチレン（以下ＴｒＦＥと略記する）との共重合体か
ら成る強誘電体層３が設けられており、強誘電体層３上
にＡ１から成るカラム線４がストライプ状に設けられて
いる。ロウ線２とカラム線４は半導体基板１上に設けら
れた集積回路より成るロウデコーダおよびセンスアンプ
、ｒ１０ゲート、カラムデコーダへ結ばれている。ロウ
デコーダ、センスアンプ、Ｉ１０ゲート、カラムデコー
ダについては特に図示しないが、通常の半導体プロセス
を持って形成されるＭＯＳトランジスタ、バイポーラト
ランジスタ、ダイオード、抵抗容量より構成されている
。

第１図において、ロウ線２とカラム線４間に挟まれてい
る強誘電体層３が記憶を行い、１本のロウ線と１本のカ
ラム線に挟まれた強誘電体層３が１セルを形成する。第
１図中には、８Ｘ８＝６４セルが存在する。このように
各セルの構造が非常にシンプルであるため、１セルの占
める面積が少く、大きな記憶容量を具備することが可能
である。

例えば、１μｍルールで５ｍｍ角の半導体基板１上に形
成すると、１２．５ｘｌＯ’個のセルが形成される。ま
た後に述べるように各セルは２値ではなく多値あるいは
アナログ量も記憶できることから本発明の記憶装置の記
憶容量はほとんど無限大となる。また、本発明の記憶装
置の各セルを形成する工程は非常に短く簡単であること
も明らかであるため、ビット単位の極端に安い記憶装置
である。また、同一基板上にロウデコーダ、カラムデコ
ーダ、センスアンプ、Ｉ１０ゲートが通常の半導体プロ
セスを用いて形成されるため、小さく、高性能で低コス
トの記憶装置である。

第１図（ａ）、　（ｂ）において、半導体基板１として
用いられる基板はシリコン基板に限る必要は無く、例え
ばＧａＡｓなとのＩＩＩ　−Ｖ族化合物半導体基板、あ
るいはＺｎＳなどのＩＩ−ＩＶ族化合物半導体基板やカ
ルコバイライト基板を用いても良い。また、ロウ線２や
カラム線４に用いられる材料はＡｌに限る必要は無く他
の金属や超伝導材料、導電性高分子シリサイド、半導体
などを用いても良い。また、強誘電体層１４に用いられ
る材料はＶＤＦとＴｒＦＥとの共重合体に限る必要はな
く、他の強誘電体材料、例えばＢａＴｉＯｓ、ＰｂＴｉ
Ｏ３，ＷＯ２などのペロブスカイト型強誘電体、ロッシ
ェル塩、重水素ロッシェル塩、酒石酸塩などのロッシェ
ル塩系強誘電体、ＫＤＰ、リン酸塩、ひ酸塩、リン酸二
水素カリウム、リン酸二重水素カリウムなどのリン酸二
水素アルカリ系強ご電体、ＧＡＳＨ，ＴＧＳなどのグア
ニジン系強誘電体、ニオブ酸カリウム、グリシン硫酸塩
、硫酸アンモニウム、亜硝酸ナトリウム、ヘキサシアノ
鉄（ＩＩ）酸カリウム（ＩＲ血塩）、ヨウ化硫化アンチ
モン、あるいはＬｉＮｂＯ３、ＬｉＴａＯ５、ＰｂＴｉ
Ｏ３などの非晶質強誘電体、ポリフッ化ビニリデンおよ
びその共重合体、ＶＤＦとＴｅＦＥ　（テトラフルオロ
エチレン）などとの共重合体、シアン化ビニリデンと酢
酸ビニルの共重合体、ＶＤＦとＴｒＦＥなどとの共重合
体などの高分子強誘電体、Ｂｉ　％ｒ　ｉ　３ｏ　１２
、Ｆｅ−Ｂ−０系、エレクトレットなどを単結晶あるい
は非単結晶で用いても良い。

また、前記強誘電体の２種類以上の合成物、あるいは常
誘電体との合成物を用いても良い。ＢａＴｉＯｓなどの
無機の強誘電体は大きな残留分極と早いスイッチングス
ピードを持つ特徴があり、非晶質強誘電体は大面積に均
一な強誘電体層を得やすいという特徴があり、有機の強
誘電体はスピンコード法で得られるため、大面積に均一
に低コストでｍられるという特徴がある。また、はとん
どの強誘電体は実使用温度において、誘電率や残留分極
の変化がほとんどないため、温度特性は安定している。

第２図を用いて、本発明の記憶装置の基本的な動作１つ
のセルを用いて説明する。簡単化のため、ロウ線２はグ
ランド電位に保たれて、カラム線４にデータ読み出し電
圧＋Ｖｃが印加された場合を考える。強誘電体層３を形
成するＶＤＦとＴｒＦＥとの共重合体は、多結晶である
ので、第２図（ａ）〜（ｃ）に示すように、各多結晶毎
に独立な分極の方向を持つことができる。第２図（ａ）
、（ｂ）、　（Ｃ）はそれぞれ書き込まれたデータが、
無い、有る、中間レベル（無いと有りの間を意味する）
で有ることを示している。自発分極がロウ線２を向いて
いる際が、データの書き込みが有ることを示しており、
その自発分極の１により、中間レベルが決定される。

＋Ｖｃが印加されデータが読み出される際の強誘電体層
３中に流れる電流は、表１のようになる。

（ＩＱＦＩ＞ｌＱＦ’ｌ）表１表１中Ｑθは強誘電体層３の誘電体として持つ容１に充
電される電荷であり、ＱＦ、　　ＱＦ’は強誘電体層３
が持つ自発分極が回転する際に流れる電荷である。この
ように、データの有無により流れる電荷１が異なるため
、この電荷１をセンスアンプ部で検出し、データを判断
、読み取ることが可ｆｊＦｓとなる。また、中間レベル
も存在するので、ＱＦの大小を用いて２値だけで無く、
多値記憶装置あるいはアナログ記憶装置として用いるこ
とも可能である。読み出し終了後はセル内のほとんどす
べての自発分極が同一方向を向いていることが望ましい
。

データを読み出した後は、第２図に示すように、自発分
極はすべて同じ方向を向いている。そのため、読み出し
たデータと同じデータを読み出したαセルに再度書き込
まなくてはならない。これはカラム線４に読み出し時の
逆極性の電圧を印加することにより行われる。

また、本発明の記憶装置は以上説明したように不揮発性
のメモリー性を持つ自発分極をデータの記憶の起源とし
て用いているため、電圧を切った後もデータが消えるこ
とが無い不揮発性の記憶装置である。

また、本発明の記憶装置に用いられる強誘電体層は以上
説明したことから非単結晶であることが望ましい。

〔発明の効果〕

本発明の効果を以下に説明する。

（１）本発明の記憶装置は極端に大きな記憶容ｌを持つ
。

（２）本発明の記憶装置のビット単位は極端に安い。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は本発明の記憶装置の上親図、
断面図。第２図（ａ）〜（Ｃ）はｌセル当りの読み出し前の自発
分極の様子を示す図である。　（ａ）はデータ無し、　
（ｂ）はデータ有り（Ｃ）は中間レベルのデータあり。第３図（ａ）〜（Ｃ）は１セル当りの読み出し後の自発
分極の様子を示す図。　（ａ）はデータ無し、　（ｂ）
はデータ有り、　（ｃ）は中間レベルのデータ有り。１・・・半導体基板２・・・ロウ線３・・・強誘電体層４・・・カラム線以　　上（ａ）（ｂ）第図（α）Ｃし〕第２図（Ｃ１）（ｂ）壌３図

Claims

【特許請求の範囲】

　半導体基板上に形成された第１のストライプ状電極、
前記ストライプ状電極上に形成された強誘電体層、前記
強誘電体層上に形成され、前記第１のストライプ状電極
と交差する第２のストライプ状電極と、前記第１及び第
２のストライプ状電極に接続された集積回路を具備した
ことを特徴とする記憶装置。