JPH02140973A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH02140973A
JPH02140973A JP63295074A JP29507488A JPH02140973A JP H02140973 A JPH02140973 A JP H02140973A JP 63295074 A JP63295074 A JP 63295074A JP 29507488 A JP29507488 A JP 29507488A JP H02140973 A JPH02140973 A JP H02140973A
Authority
JP
Japan
Prior art keywords
electrode
layer
electrodes
semiconductor substrate
ferroelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63295074A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63295074A priority Critical patent/JPH02140973A/ja
Publication of JPH02140973A publication Critical patent/JPH02140973A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は記憶装置に関する。
[従来の技術] 従来、工EDM87F560〜566に記載されている
ような、通常のMOS)ランジスタにコントロールゲー
ト、フローティングゲート、消去ゲートを具備せしめた
記憶装置が知られていた。
[発明が解決しようとする課ffi] しかし、従来の記憶装置は次のような課題を有していた
。第1に構造が複雑であるため1ビツトを記憶するに必
要な面積を広く取らな(てはならないため、記憶容量を
上げることができない。第2に、複雑な工程を要するの
でコスト高となりビット単価を下げないことである。
本発明は従来のこのような課題を解決するもので目的と
するところは、大きな記憶容量を持ち、ビット単価の安
い記憶装置を提供することである[課題を解決するため
の手段] 本発明の記憶装置は、半導体基板上に形成された絶縁体
層、前記絶縁体層上に形成された第1の電極、前記第1
の電極上に形成された強誘電体層、前記強誘電体層上に
形成され、前記第1の電極と交差する第2の電極と、前
記第1及び第2の電極に接続された集積回路を具備した
ことを特徴とする。
[実施例] 以下に、本発明の実施例を図面に基づいて説明する。第
1図(α) (b)は本発明にかかる記憶装置の構成を
示す。第1図Cb)は同図A−B間の断面を示す。シリ
コン基板から成る半導体基板1上に8102から成る絶
縁体層5が設けられており、絶縁体層5上にAtから成
る第1の電極2がストライプ状に設けられており、第1
の電極2上にフッ化ビニリデン(以下VD?と略記する
)とトリフルオロエチレン(以下TrF]lCと略記す
る。)との共重合体から成る強誘電体層5が設けられて
おり、強誘電体層6上にhLから成る第2の電極4がス
トライプ状に設けられている。
第1の電極2と第2の電極4は半導体基板1上に設けら
れた集積回路より成るロウデコーダおよびセンスアンプ
、/。ゲート、カラムデコーダへ結ばれている。ロウデ
コーダ、センスアンプ。
1/。ゲート、カラムデコーダについては特に図示しな
いが、通常の半導体プロセスを持って形成されるMOS
トランジスタ、バイポーラトランジスタ、ダイオード、
抵抗、容量より構成されている。
第1図において、第1の電極2と第2の電極4間に挾ま
れて保持されている強誘電体層3が記tiを行い、1本
の第1の電極2と1本の第2の電極4に挾まれた強誘電
体層5が1セルを形成する。
第1図中には、8X8=64セルが存在する。このよう
に各セルの構造が非常にシンプルであるため、1セルの
占める面積が少(、大きな記憶容量を具備することが可
能である。例えば、1μmルールで5間角の半導体基板
1上に形成すると1Z5X10’個のセルが形成される
。また後に述べるように各セルは2値ではなく多値ある
いはアナログ憧も記憶できることから本発明の記憶装置
の記憶容量はほとんど無限大となる。また、本発明の記
憶装置の各セルを形成する工程は非常に短くPiI革で
あることも明らかであるため、ビット単位の極端に安い
記憶装置である。また、同一基板上にロウデコーダ、カ
ラムデコーダ、センスアンプ1/。トド が通常の半導
体プロセスを用いて形成されるため、小さく、高性能で
低コストの記憶装置である。
第1図(α) (b)において、半導体基板1として用
いられる基板はシリコン基板に限る必要は無く、例えば
GaAsなどのm−v族化合物半導体基板、あるいはZ
nSなどのm−■族化合物半導体基板やカルコパイライ
ト基板を用いても良い。また、第1の電極2や第2の電
極4に用いられる材料はAtに限る必要は無(他の金属
や超伝導材料、導電性高分子、シリサイド、半導体など
を用いても良い。また、強誘電体層14に用いられる材
料はVDFとTrFIとの共重合体に限る必要はなく、
他の強誘電体材料、例えばBaTiO3、’pb’ri
o、、wo、などのペロプスカイト型強誘電体、ロッシ
ェル塩2重水素ロッシェル億。
酒石0塩などのロッシェル塩系強誘電体、KDP、リン
酸塩、ひ酸塩、リン酸二水素カリウム、リン酸二重水素
カリウムなどのリン酸二水素アルカリ系強誘電体、GA
SH,TGSなどのグアニジン系強誘電体、ニオブ酸カ
リウム、グリシン硫酸塩、硫酸アンモニウム、亜硝酸ナ
トリウム、ヘキサシアノ鉄(IIl!カリウム(黄血塩
)、ヨウ化硫化アンチモン、あるいはLiNbO3、L
iTaO3、PbTiO3などの非晶質強誘電体、ボリ
フフ化ビニリデンおよびその共重合体、 VDIPとT
θFE(テトラフルオロエチレン)などとの共重合体、
シアン化ビニリデンと酢酸ビニルの共重合体、VIIF
とTrF’Eなどとの共重合体などの高分子強訪電体、
 B i4T i、 012p F e−B−〇系、エ
レクトレットなどを単結晶あるいは非単結晶で用いても
良い。また、前記強誘電体の2種類以上の合成物、ある
いは常誘電体との合成物を用いても良い。BaTi0.
などの無機の強誘電体は大きな残留分極と早いスイッチ
ングスピードを持つ特徴があり、非晶質強誘電体は大面
積に均一な強誘電体層を得やすいという特徴があり、有
機の強誘電体はスピンコード法で得られるため、大面積
に均一に低コストで得られるという特徴がある。また、
はとんどの強誘電体は実使用温度において、誘電率や残
留分極の変化がほとんどないため、温度特性は安定して
いる。
絶縁体層5に用いる材料はS i O,に限る必要は無
く、5iNO,SiN、などの絶縁材料を用いても良い
。また、多層構造より成る絶縁体層雪あっても良い。そ
して、絶縁体層5.の膜厚は厚い方が好ましいが、でき
れば1μ扉以上、少くとも0.1μm以上であることが
望ましい。また、絶縁体層5は熱酸化法OVD法、スパ
ッタ法等で形成されるが、絶縁体層5と半導体基板1間
の界面近くの半導体基板1内において、半導体の導電タ
イプの反転や蓄積が生じにくいように、前記界面の界面
準位が多くなる形成方法を用いても良い。そして、その
際の界面準位は少(ともlX101Gffi−2以上、
あるいはi X 10 ”cm2以上、できればI X
 1012crf2以上であることが望ましい。
第2図を用いて、本発明の記憶装置の基本的な動作1つ
のセルを用いて説明する。簡単化のため、第1の電極2
はグランド電位に保たれて、第2の電極4にデータ読み
出し電圧+Vcが印加された場合を考える。強誘電体層
3を形成するVDF’とTrlFICとの共重合体は、
多結晶であるので、第2図(α)〜(C)に示すように
、各多結晶毎に独立な分極の方向を持つことができる。
第2図(α)lcb)  (C)はそれぞれ書き込まれ
たデータが、無い、有る。中間レベル(無いと有りの間
を意味する)で有ることを示している。自発分極が第1
の電極2を向いている際が、データの書き込みが有るこ
とを示しており、その自発分極の量により、中間レベル
が決定される。
+ V cが印加されデータが読み出される際の強誘電
体層3中に流れる電流は、表1のようになる表   、
         (lQ、l>lq、’、I)表1中
Q0は強誘電体層3の誘電体として持つ容量に充電され
る電荷であり、Q、、IQ、’、は強誘電体層3が持つ
自発分極が回転する際に流れる電荷である。このように
、データの有無により流れる電荷量が異なるため、この
電荷量をセンスアンプ部で検出し、データを判断、読み
取ることが可能となる。また、中間レベルも存在するの
で、QFの大小を用いて2値だけで無く、多値記憶装置
あるいはアナログ記憶装置として用いることも可能であ
る。読み出し終了後はセル内のほとんどすべての自発分
極が同一方向を向いていることが望ましいが、必ずしも
この限りでは無い。
データを読み出した後は、第2図に示すように自発分極
はすべて同じ方向を向いている。そのため、読み出した
データと同じデータを読み出したセルに再度書き込まな
くてはならない。これは第1及び第2の電極を用いて読
み出し時の逆極性の電圧を強誘電体層3に印加すること
により行われる。
また、本発明の記憶装置は以上説明したように不揮発性
のメモリー性を持つ自発分極をデータの記憶の起源とし
て用いているため、電圧を切った後もデータが消えるこ
とが無い不揮発性の記憶装置である。
また、本発明の記憶装置に用いられる強誘電体層は以上
説明したことから非単結晶であることが望ましい。
[発明の効果] 本発明の効果を以下に説明する。
(1)本発明の記憶装置は極端に大きな記憶容量を持つ
(2)  本発明の記憶装置のビット単位は極端に安い
【図面の簡単な説明】
第1図(a)、(b)は本発明の記憶装置の上視図、断
面図、第2図(α)〜(1)は1セル当りの読み出し前
の自発分極の様子を示す図である(α)はデータ無し、
(b)はデータ有り、(C)は中間レベルのデータ有り
、Cd)  C1)(1)は1セル当りの読み出し後の
自発分極の様子を示す図。(d)はデータ無し、(iは
データ有り、(f)は中間レベルのデータ有り1・・・
・・・・・・半導体基板 2・・・・・・・・・第1の電極 5・・・・・・・・・強誘電体層 4゛゛・・・・・・第2の電極 5・・・・・・・・・絶縁体層 (cL) (b) (C) 第2 (b)

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された絶縁体層、前記絶縁体層上に
    形成された第1の電極、前記第1の電極上に形成された
    強誘電体層、前記強誘電体層上に形成され、前記第1の
    電極と交差する第2の電極と、前記第1及び第2の電極
    に接続された集積回路を具備したことを特徴とする記憶
    装置。
JP63295074A 1988-11-22 1988-11-22 記憶装置 Pending JPH02140973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63295074A JPH02140973A (ja) 1988-11-22 1988-11-22 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63295074A JPH02140973A (ja) 1988-11-22 1988-11-22 記憶装置

Publications (1)

Publication Number Publication Date
JPH02140973A true JPH02140973A (ja) 1990-05-30

Family

ID=17815980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63295074A Pending JPH02140973A (ja) 1988-11-22 1988-11-22 記憶装置

Country Status (1)

Country Link
JP (1) JPH02140973A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067245A (en) * 1998-02-17 2000-05-23 International Business Machines Corporation High speed, high bandwidth, high density nonvolatile memory system
JP2001127259A (ja) * 1999-10-25 2001-05-11 Seiko Epson Corp 不揮発性メモリ素子の製造方法
US7126185B2 (en) 2004-12-29 2006-10-24 Hynix Semiconductor Inc. Charge trap insulator memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067245A (en) * 1998-02-17 2000-05-23 International Business Machines Corporation High speed, high bandwidth, high density nonvolatile memory system
US6337287B1 (en) 1998-02-17 2002-01-08 International Business Machines Corporation High speed, high bandwidth, high density nonvolatile memory system
JP2001127259A (ja) * 1999-10-25 2001-05-11 Seiko Epson Corp 不揮発性メモリ素子の製造方法
US6903397B2 (en) 1999-10-25 2005-06-07 Seiko Epson Corporation Method for manufacturing non-volatile memory device and non-volatile memory device and semiconductor device
US7126185B2 (en) 2004-12-29 2006-10-24 Hynix Semiconductor Inc. Charge trap insulator memory device

Similar Documents

Publication Publication Date Title
Mikolajick et al. From ferroelectric material optimization to neuromorphic devices
EP0490240B1 (en) Ferroelectric capacitor and method for forming local interconnection
US5273927A (en) Method of making a ferroelectric capacitor and forming local interconnect
US6285577B1 (en) Non-volatile memory using ferroelectric capacitor
JP3505758B2 (ja) 不揮発性半導体メモリ
RU2269830C1 (ru) Ферроэлектрический или электретный запоминающий контур
JPH05505699A (ja) 強誘電不揮発性可変抵抗素子
US6048738A (en) Method of making ferroelectric memory cell for VLSI RAM array
JPH07502150A (ja) 集積回路メモリー
JP2003173673A (ja) 強誘電体メモリ
US20060145225A1 (en) Fast remanent resistive ferroelectric memory
JPH02154389A (ja) 強誘電体メモリ
JPH02140973A (ja) 記憶装置
JP3131340B2 (ja) 強誘電体記憶素子
JP3833174B2 (ja) 半導体装置及びその駆動方法
EP1481398B1 (en) A memory cell
JP2004311512A (ja) 多値情報記憶素子、その使用方法およびその製造方法
JPH02158173A (ja) 記憶装置
JP2818068B2 (ja) 強誘電体を用いた書換え可能な不揮発性多値メモリ
JPS58118090A (ja) 記憶装置
JPH0271489A (ja) 記憶装置
JP2000323669A (ja) 半導体不揮発メモリ素子
JPH05135570A (ja) 不揮発性半導体記憶装置
JPH07161854A (ja) 不揮発性メモリ
JP2699878B2 (ja) 半導体不揮発メモリの信号読み出し方法