KR910005313A - 메모리블럭으로 분할된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치 - Google Patents

메모리블럭으로 분할된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치 Download PDF

Info

Publication number
KR910005313A
KR910005313A KR1019900012658A KR900012658A KR910005313A KR 910005313 A KR910005313 A KR 910005313A KR 1019900012658 A KR1019900012658 A KR 1019900012658A KR 900012658 A KR900012658 A KR 900012658A KR 910005313 A KR910005313 A KR 910005313A
Authority
KR
South Korea
Prior art keywords
memory
conductor
semiconductor
information
signal
Prior art date
Application number
KR1019900012658A
Other languages
English (en)
Other versions
KR100204721B1 (ko
Inventor
고이찌 세끼
도시히로 다나까
히또시 구메
다께시 와다
다다시 무또
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1211301A external-priority patent/JPH0376098A/ja
Priority claimed from JP1242001A external-priority patent/JPH03105795A/ja
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910005313A publication Critical patent/KR910005313A/ko
Application granted granted Critical
Publication of KR100204721B1 publication Critical patent/KR100204721B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

메모리블럭으로 분할된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명이 1실시예에 따른 메모리셀 어레이의 개략적인 회로도,
제8도는 본 발명의 반도체 기억장치의 다른 1실시예의 회로도.

Claims (21)

  1. 반도체기판에 형성되고, 부유게이트와 제어게이트를 갖는 전계효과 트랜지스터 소자를 구비해서 어레이형 상으로 배치된 다수의 불휘발성 메모리셀을 포함하고, 상기 불휘발성 메모리셀의 어레이가 메모리 셀의 소오스 또는 전용게이트가 공통도체로 각각 마련되는 다수의 메모리블럭으로 분할되고, 상기 소오스 또는 전용게이트가 터널현상을 이용해서 상기 부유게이트내의 전자를 인출하도록 작용하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  2. 특허청구의 범위 제1항에 있어서, 또 상기 메모리셀의 사기 제어게이트를 제어하는 제1의 디코더수단과 상기 메모리셀내의 정보의 전지적소거를 위하여 상기 메모리셀의 상기 소오스 또는 전용 게이트를 제어하는 제2의 디코더수단을 포함하고, 상기 제1및 제2의 디코더수단은 상기 기판상에서 서로 상기 메모리셀 에레이와 교차하도록 배치되는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  3. 반도체기판, 행렬로 배치되어 각각이 제1의 게이트전극, 상기 반도체기판내에 형성된 제1및 제2의 반도체 영역, 상기 제1의 게이트전극과 상기 제1및 제2의 반도체영역 사이의 상기 반도체기판의 표면부 사이에 마련된 제2의 게이트전극을 각각 갖는 전계효과 트랜지스터소자로 되는 다수의 불휘발성 메모리셀을 갖는 페모리셀 어레이, 상기 행과 평행인 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되어 그의 하나에 하나의 행상에 있는 메모리셀의 전계효과 트랜지스터소자의 상기 제1의 게이트전극이 공통으로 접속되어 있는 제1의 도체, 상기 열과 평행인 제2의 방향으로 연장하도록 상기 반도체기판상에 형성되어 그의 하나에 하나의 열상에 있는 메모리셀의 전계효과 트랜지스터소자의 상기 제1의 게이트전극이 공통으로 접속되어 있는 제2의 도체, 상기 행과 평행하게 상기 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되어 그의 하나에 적어도 하나의 행상에 있는 메모리셀의 전계효과 트랜지스터소자의 상기 제2의 반도체영역이 공통으로 접소되어 있는 제3의 도체와 상기 제3의 도체에 정보소거용 신호를 선택적으로 인가하는 수단을 포함하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 신호인가수단은 상기 각각의 제3의 도체에 마련된 다수의 정보소거신호 발생회로와 적어도 2개의 상기 정보소거신호 발생회로가 시간지연을 갖고 동작되도록 상기 정보소거신호 발생회로를 제어하는 수단을 포함하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  5. 전기적으로 소거가능한 반도체 불휘발성 기억 장치와 칩의 주변부에 마련된 어드레스신호 패드와 I/O패드를 구비한 다수의 접속패드를 갖는 직사각형의 반도체칩에 있어서, 상기 반도체 불휘발성 기억장치는 행렬로 배치된 다수의 불휘발성 메모리셀, 다수의 워드선도체 및 다수의 데이터선 도체를 갖고, 상기 각각의 메모리셀이 하나의 워드선도체 및 하나의 데이타선도체에 접속되고, 제1의 게이트전극, 상기 칩내에 형성된 제1및 제2의 반도체 영역, 상기 제1의 게이트 전극과 상기 제1및 제2의 반도체영역 사이의 상기 칩의 표면부 사이에 마련된 제2의 게이트전극을 갖는 전계효과 트랜지스터 소자를 포함하고, 비교적 고위의 어드레스신호 패드 및 비교적 저위의 어드레스신호 패드가 각각 상기 데이타선도체와 평행인 상기 직사각형의 칩의 상기 주변부의 반대측의 한쪽 및 다른쪽에 있고, 상기 워드선 도체가 상기 행과 평행하게 제1의 방향으로 연장하도록 상기 칩상에 형상되고, 하나의 행상에 있는 메모리셀의 전계효과 트랜지스터소자의 상기 제1의 게이트전극이 하나의 워드선 도체에 공통으로 접속되어 있고, 상기 데이타선 도체가 상기 열방항과 평행한 제2의 방향으로 연장하도록 상기 칩위에 형성되고, 하나의 열상에 있는 상기 메모리셀의 전계효과 트랜지스터 소자의 상기 제1의 반도체영역이 하나의 데이타 선도체에 공통으로 접속되어 있고, 소거선도체가 상기 행방향과 평행한 상기 제1의 방향으로 연장하도록 상기 칩위에 형성되고, 적어도 하나의 행상에 있는 상기 메모리셀의 전계효과 트랜지스터 소자의 상기 제2의 영역이 하나의 소거선도체에 공통으로 접속되어 있는 적어도 하나의 반도체 메모리셀 어레이, 비교적 고위의 상기 어드레스신호 패드와의 전기적 접속을 위하여 상기 워드선도체와 평행산 방향에서 봐서 상기 반도체 메모리셀 어레이의 2개의 대향하는 측끝의 한쪽에 인접해서 마련된 로우어드레스 디코더, 비교적저위의 상기 어드레스 신호 패드와의 전기적 접속을 위하여 상기 반도체 메모리셀 어레이 근방에 마련된 컬럼어드레스 디코더, 비교적 고위의 상기 어드레스신호 패드증의 적어도 하나와의 전기적 접속을 위하여 상기 워드선과 평행한 방향에서 봐서 상기 반도체 메모리셀 어레이의 상기 2개의 대향하는 측끝의 다른쪽에 인접해서 마련되어 상기 반도체 메모리셀 어레이에 정보소거신호를 선택적으로 인가하는 수단 및 상기 I/O패드와의 전기접속을 위하여 상기 데이타선도체와 평행한 방향에서 봐서 상기 반도체 메모리셀 어레이의 2개의 대향하는 측끝의 한쪽에 인접해서 마련된 센스 증폭기 수단을 포함하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  6. 행렬로 배치된 다수의 불휘발성 메모리셀을 각각 갖는 다수의 메모리블럭을 구비한 메모리셀 어레이 및 상기 메모리셀 어레이에 전기적으로 접속되어 상기 메모리블럭의 적어도 하나의 적어도 일부에 상기 정보 소거신호 사이의 시간 지연을 갖고 정보소거신호를 공급하는 수단을 포함하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  7. 행렬로 배치되어 각각이 제1의 게이트전극, 반도체기판내에 형성된 제1및 제2의 반도체 영역, 상기 제1의 게이트전극과 상기 제1및 제2의 반도체 영역 사이의 상기 반도체기판의 표면부 사이에 마련된 제2의 게이트전극을 갖는 전계효과 트랜지스터소자로 되는 다수의 불휘발성 메모리셀을 각각 갖는 메모리셀 어레이, 상기 행과 평행인 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되어 그의 하나에 하나의 행상에 있는 메모리 셀의전계효과 트랜지스터 소자의 상기 제1의 게이트전극이 공통으로 접속되어 있는 제1의 도체, 상기 열과 평행인 제2의 방향으로 연장하도록 상기 반도체기판상에 형성되어 그의 하나에 하나의 열상에 있는 메모리셀의 전계효과 트랜지스터소자의 상기 제1의 반도체영역이 공통으로 접속되어 있는 제2의 도체, 소정수의 메모리셀 열이 상기 각각의 메모리 블럭내에 포함되어 있고, 상기 행과 평행하게 상기 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되어 그의 하나에 적어도 하나의 행상에 있는 메모리셀의 전계효과 트랜지스터소자의상기 제2의 반도체 영역이 전기적으로 접속되어 있는 제3의 도체 및 상기 메모리셀 어레이에 전기적으로 접속되어 상기 메모리 블럭의 적어도 하나의 적어도 일부에 상기 정보소거신호 사이의 시간 지연을 갖고 정보소거신호를 공급하는 수단을 포함하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  8. 특허청구 범위제7항에 있어서, 상기 정보소거신호 공급수단은 상기 제3도의 도체에 전기적으로 접속되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  9. 특허청구의 범위 제7항에 있어서, 상기 정보소거신호 공급수단은 상기 제2도의 도체에 전기적으로 접속되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 정보소거 신호 공급수단은 소거제어신호를 발생하는 제어회로, 지연회로수단 및 상기 각각의 메모리블럭에 마련된 다수의 정보소거신호 발생회로를 포함하고, 상기 소거제어신호는 상기 하나의 정보소거신호 발생회로 및 상기 지연수단에 공급되고, 상기 다른 하나의 정보소거신호 발생회로는 상기 지연수단의 출력에 응답해서 지연소거신호를 발생하고, 상기 정보소거신호 발생회로로 부터의 정보소거신호는 그들의 연관된 메모리블럭의 상기 제2의 도체에 공급되는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  11. 특허청구의 버위 제7항에 있어서, 또 상기 반도체기판상에 형성된 소거도체를 포함하고, 상기 정보소거신호 공급수단은 상기 소거도체에 전기적으로 접속되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  12. 특허청구의 범위 제7항에 있어서, 상기 정보소거신호 공급수단은 적어도 하나의 소거제어신호를 발생하는 제어회로, 지연회로수단 및 다수의 정보소거신호 발생회로를 포함하고, 상기 적어도 하나의 소거제어신호 각각은 상기 정보소거신호 발생회로와는 다른 하나 및 상기 지연수단에 공급되고, 상기 다른 하나의 정보소거신호 발생회로는 상기 지연수단의 출력에 응답해서 지연소거신호를 발생하는 전기적으로 소거 가능한 반도체 불휘발성 기억장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 제3의 도체는 상기 열과 평행하게 상기 제2의 방향으로 연장하도록 상기 반도체기판상에 형성되고, 하나의 열상에 있는 상기 메모리셀의 전계효과 트랜지스터 소자의 상기 제2의 반도체 영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 소정수의 제3의 도체는 상기 메모리블럭의 각각에 포함되어 서로 전기적으로 접속되어 있고, 상기 제어회로는 소거 제어신호를 발생하고, 상기 정보소거신호 발생회로는 상기 각각의 메모리블럭에 마련되어 상기 정보소거신호 발생회로의 적어도 하나 및 상기 지연수단에 공급되는 소거제어신호를갖고, 상기 다른 하나의 정보소거신호 발생회로는 상기 지연수단의 출력에 응답해서 지연소거신호를 발생하고, 상기 정보 소거신호 발생회로로 부터의 정보소거신호는 그들의 연관된 메모리블럭의 상기 제3의 도체에 공급되는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  14. 특허청구의 범위 제12항에 있어서, 상기 제3의 도체는 상기 열과 평행하게 상기 제2의 방향으로 연장하도록 상기 반도체기판상에 형성되고, 하나의 열상에 있는 상기 메모리셀의 전계효과 트랜지스터 소자의 상기 제2의 반도체영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 소정수의 제3의 도체는 상기 메모리블럭의 각각에 포함되어 있고, 상기 각각의 메모리블럭은 각각의 메모리서브블럭이 메모리셀의 적어도 하나의 열과 적어도 하나의 제3의 도체를 포함하도록 다수의 메모리서브블럭으로 분할되고, 상기 각각의 메모리서브블럭내의 상기 적어도 하나의 제3의 도체는 서로 적기적으로 접속되어 있고, 상기 정보소거신호 발생회로는 상기 정보소거신호 발생회로로 부터 소거신호가 그들의 연관된 메모리 서브블럭의 상기 제3의 도체에 공급되도록 상기 각각의 메모리 서브블럭마다 마련되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  15. 특허청구의 범위 제12항에 있어서, 상기 제3의 도체는 상기 열과 평행하게 상기 제2의 방향으로 연장하도록 상기반도체기판상에 형성되고, 하나의 열상에 있는 상기 메모리셀의 전계효과를 트랜지스터 소자의 상기 제2의 반도체 영역은 하나의 제3의 도체에 공통으로 접속되어 있있고, 소정수의 제3의 도체는 상기 메모리블럭의 각각에 포함되어 있고, 상기 각각의 메모리블럭은 각각의 메모리서브블럭이 메모리셀의 적어도 하나의 열과 적어도 하나이 제3의 도체를 포함하도록 다수의 메모리서브블럭으로 분할되고, 상기 각각의 메모리블럭의 가장 바깥쪽의 메모리서브 블럭에서 세어서 상기 메모리블럭의 k번재 메모리서브블럭(k=1,2…)내에 포함된 상기 제3의 도체는 서로 전기적으로 접속되어 있고, 상기 제어회로는 소거제어신호를 발생하고, 상기 정보소거신호 발생회로는 상기 각각의 메모리 블럭마다 마련되어 상기 적어도 하나의 정보소거신호 발생회로 및 상기 지연수단에 공급되는 상기소거제어 신호를 갖고, 상기 다른 하나의 정보소거신호 발생회로는 상기 지연수단의 출력에 응답해서 지연소거신호를 발생하고, 상기 정보소거신호 발생회로로 부터의 정보소거신호는 그들의 연관된 메모리서브블럭의 상기 제3의 도체에 공급되는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  16. 특허청구의 범위 제12항에 있어서, 상기 제3의 도체는 상기 행과 평행하게 상기 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되고, 하나의 행상에 있는 상기 메모리셀의 전계효과 트랜지스터 소자의 상기 제2의 반도체 영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 상기 메모리셀 어레이는 각각의 메모리서브블럭이 메모리셀의 적어도 하나의 행과 적어도 하나의 제3의 도체를 포함하도록 다수의 메모리서브블럭으로 분할되고 상기 각각의 메모리서브블럭내에 포함된 상기 제3의 도체는 서로 전기적으로 접속되어 있고, 상기 정보소거신호 발생회로는 상기 정보소거신호 발생회로로부터 소거신호가 그들의 연관된 메모리서브블럭의 상기 제3의 도체에 공급되도록 상기 각각의 메모리서브 블럭마다 마련되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  17. 특허청구의 범위 제12항에 있어서, 상기 제3의 도체는 상기 행과 평행하게 상기 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되고, 적어도 하나의 행상에 있는 상기 메모리셀의 전계효과 트랜지스터소자의 상기 제2의 반도체영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 상기 메모리셀 어레이는 각각의 메모리서브블럭이 메모리셀의 적어도 하나의 행과 적어도 하나의 제3의 도체를 포함하도록 다수의 메모리서브블럭으로 분할되고, 상기 각각의 메모리 서브 블럭내에 포함된 상기 제3의 도체는 서로 전기적으로 접속되어 있고, 상기 제어회로는 단일소거 제어회로를 발생하고, 상기 정보소거신호 발생회로는 상기 각각의 메모리블럭마다 마련되어, 상기 적어도 하나의 정보소거신호 발생회로 및 상기 지연수단에 공급되는 상기 단일소거 제어신호를 갖고, 상기 다른하나의 정보소거신호 발생회로는 상기 지연수단의 출력에 응답해서 지연소거신호를 발생하고, 상기 정보 소거신호 발생회로로 부터의 정보소거신호는 그들의 연관된 메모리서브블럭의 상기 제3의 도체에 공급되는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  18. 특허청구의 범위 제7항에 있어서, 상기 정보소거신호 공급수단은 소거제어신호를 발생하는 제어회로, 상기 소거제어신호에 응답하여 공통정보 소거신호를 발생하는 공통정보소거신호 발생회로 및 상기 공통정보소거신호 발생회로에 접속되어 상기 공통소거신호를 상기 정보소거신호로써 그들 사이의 시간지연을 갖고 연속적으로 전송하는 스위칭회로를 포함하는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  19. 특허청구의 범위 제18항에 있어서, 상기 제3의 도체는 상기 열과 평행하게 상기 제2의 방향으로 연장하도록 상기 반도체기판상에 형성되고, 하나의 열상에 있는 상기 메몰리셀의 전계효과 트랜지스터 소자의 상기 제2의 반도체영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 소정수의 제3의 도체는 상기 메모리블럭의 각각에 포함되어 서로 전기적으로 접속되어 있고, 상기 스위칭회로의 출력은 상기 각각의 메모리블럭의 상기 제3의 도체에 상기 스위칭회로로부터 시간지연을 갖는 상기 정보소거신호가 공급되도록 상기 각각의 메모리블럭의 상기 제3의 도체에 접속되어 있는 전기적으 소거가능한 반도체 불휘발성 기억장치.
  20. 특허청구의 범위 제18항에 있어서, 상기 제3의 도체는 열과 평행하게 상기 제2의 방향으로연장하도록 상기 반도체기판상에 형성되고, 하나의 열상에 있는 상기 메모리셀의 전계효과 트랜지스터 소자의 상기 제2의 반도체 영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 소정수의 제3의 도체는 상기 메모리블럭의 각각에 포함되어 있고, 상기 각각의 메모리 블럭은 각각의 메모리서브블럭이 메모리셀이 적어도 하나의 열과 적어도 하나의 제3의 도체를 포함하도록 다수의 메모리서브블럭으로 분할되고, 상기 각각의 메모리블러의 가장 바깥쪽의 메모리서브블럭으로 부터 세어서 상기 메모리블럭의 k번째 메모리서브 블럭(k=1,2,…)내에 포함된 상기 제3의 도체는 서로 전기적으로 접속되어 있고, 상기 스위칭회로의 출력은 상기 각각의 메모리블럭의 상기 제3의 도체에 상기 스위칭회로로 부터 시간지연을 갖는 상기 정보소거신호가 공급되도록 상기 각각의 메모리블럭의 상기 제3의 도체에 접속되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
  21. 특허청구의 범위 제18항에 있어서, 상기 제3의 도체는 상기 행과 평행하게 상기 제1의 방향으로 연장하도록 상기 반도체기판상에 형성되고, 적어도 하나의 행상에 있는 상기 메모리셀의 전계효과 트랜지스터소자의 상기 제2의 반도체 영역은 하나의 제3의 도체에 공통으로 접속되어 있고, 상기 메모리셀 어레이는 각각의 메모리서브블럭이 메모리셀의 적어도 하나의 행과 적어도 하나의 제3의 도체를 포함하도록 다수의 메모리서브블럭으로 분할되고, 상기 각각의 메모리서브블럭내에 포함된 상기 제3의 도체는 서로 전기적으로 접속되어 있고, 상기 스위칭회로의 출력은 상기 각각의 메모리블럭의 상기 제3의 도체에 상기 스위칭회로로 부터 시간지연을 갖는 상기 정보소거신호가 공급되도록 상기 각각의 메모리블럭의 상기 제3의 도체에 접속되어 있는 전기적으로 소거가능한 반도체 불휘발성 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012658A 1989-08-18 1990-08-17 메모리블럭으로 분활된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치 KR100204721B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1-211301 1989-08-18
JP1211301A JPH0376098A (ja) 1989-08-18 1989-08-18 半導体不揮発性記憶装置
JP1-242001 1989-09-20
JP1242001A JPH03105795A (ja) 1989-09-20 1989-09-20 半導体不揮発性記憶装置

Publications (2)

Publication Number Publication Date
KR910005313A true KR910005313A (ko) 1991-03-30
KR100204721B1 KR100204721B1 (ko) 1999-06-15

Family

ID=27476532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012658A KR100204721B1 (ko) 1989-08-18 1990-08-17 메모리블럭으로 분활된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치

Country Status (2)

Country Link
US (1) US6288941B1 (ko)
KR (1) KR100204721B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW231343B (ko) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US6567314B1 (en) * 2000-12-04 2003-05-20 Halo Lsi, Inc. Data programming implementation for high efficiency CHE injection
US6515901B2 (en) * 2000-12-29 2003-02-04 Intel Corporation Method and apparatus for allowing continuous application of high voltage to a flash memory device power pin
CN100423131C (zh) * 2002-02-20 2008-10-01 株式会社瑞萨科技 半导体集成电路
US6941411B2 (en) * 2002-08-21 2005-09-06 Micron Technology, Inc. Non-contiguous address erasable blocks and command in flash memory
JP4049641B2 (ja) * 2002-09-06 2008-02-20 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4315767B2 (ja) * 2003-09-04 2009-08-19 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4545423B2 (ja) * 2003-12-09 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置
US8502563B2 (en) * 2008-11-05 2013-08-06 Next Biometrics As Non-binary decoder architecture and control signal logic for reduced circuit complexity
US7969812B2 (en) * 2009-07-13 2011-06-28 Seagate Technology Llc Semiconductor control line address decoding circuit
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8908431B2 (en) * 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
CN103811061B (zh) * 2014-03-05 2016-08-24 上海华虹宏力半导体制造有限公司 Eeprom及其存储阵列
US11169876B2 (en) * 2019-12-31 2021-11-09 Micron Technology, Inc. Apparatuses, systems, and methods for error correction
DE102021109480A1 (de) * 2020-12-14 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3175125D1 (en) * 1980-11-20 1986-09-18 Toshiba Kk Semiconductor memory device and method for manufacturing the same
JPS59107489A (ja) 1982-12-13 1984-06-21 Hitachi Ltd 半導体集積回路装置
JPS6074577A (ja) 1983-09-30 1985-04-26 Toshiba Corp 不揮発性半導体メモリ装置
US5136546A (en) * 1984-09-26 1992-08-04 Hitachi, Ltd. Semiconductor memory
JP2633252B2 (ja) * 1987-06-11 1997-07-23 沖電気工業株式会社 半導体記憶装置
JPS6481253A (en) * 1987-09-22 1989-03-27 Nec Corp Package of semiconductor integrated circuit
JPH01130385A (ja) * 1987-11-17 1989-05-23 Sony Corp メモリ装置
US5033023A (en) * 1988-04-08 1991-07-16 Catalyst Semiconductor, Inc. High density EEPROM cell and process for making the cell
JPH02126498A (ja) * 1988-07-08 1990-05-15 Hitachi Ltd 不揮発性半導体記憶装置
US5047981A (en) * 1988-07-15 1991-09-10 Texas Instruments Incorporated Bit and block erasing of an electrically erasable and programmable read-only memory array
US5095461A (en) * 1988-12-28 1992-03-10 Kabushiki Kaisha Toshiba Erase circuitry for a non-volatile semiconductor memory device
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
US5097444A (en) * 1989-11-29 1992-03-17 Rohm Corporation Tunnel EEPROM with overerase protection
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치

Also Published As

Publication number Publication date
KR100204721B1 (ko) 1999-06-15
US6288941B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR910005313A (ko) 메모리블럭으로 분할된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치
KR950011295B1 (ko) 불휘발성 반도체기억장치와 리드온리 메모리 및 그 임계치전압 측정방법
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
KR900003885A (ko) 불휘발성 반도체메모리
KR960019315A (ko) 불휘발성 반도체 메모리장치
KR890011094A (ko) 불휘발성 반도체기억장치
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
KR880005621A (ko) 불휘발성 반도체 기억장치
JP2000222895A5 (ko)
KR950027845A (ko) 반도체 메모리장치
KR980006291A (ko) 강유전체 메모리
US4527259A (en) Semiconductor device having insulated gate type non-volatile semiconductor memory elements
KR910006996A (ko) 비휘발성 메모리 어레이
KR890001101A (ko) 반도체 기억장치
KR100300696B1 (ko) 반도체기억장치
KR900015163A (ko) 불휘발성 반도체 메모리
JP2006128594A5 (ko)
KR920017118A (ko) 불휘발성 반도체 기억장치
JPH0314272A (ja) 不揮発性半導体記憶装置
JPH0793017B2 (ja) 不揮発性半導体メモリ
TWI267084B (en) Nonvolatile semiconductor memory device
KR910001767A (ko) 반도체 기억장치
KR960010959B1 (ko) 불휘발성 반도체 기억장치
KR930020468A (ko) 플래시메모리 및 데이타프로세서
JP3540881B2 (ja) 不揮発性半導体記憶装置の書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 15

EXPY Expiration of term