KR930020468A - 플래시메모리 및 데이타프로세서 - Google Patents
플래시메모리 및 데이타프로세서 Download PDFInfo
- Publication number
- KR930020468A KR930020468A KR1019930004397A KR930004397A KR930020468A KR 930020468 A KR930020468 A KR 930020468A KR 1019930004397 A KR1019930004397 A KR 1019930004397A KR 930004397 A KR930004397 A KR 930004397A KR 930020468 A KR930020468 A KR 930020468A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- word lines
- erase
- voltage supply
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Read Only Memory (AREA)
Abstract
단체의 플래시메모리에 관한 것으로써, 소오스선을 공유하는 인접메모리셀의 소오소커플링용량에 편차가 있어도, 집적도의 저하 또는 칩의 대형화를 초래하는 일없이 메모리셀이 소거특성을 안정화 및 일치시킬 수 있고, 또한 저전압화에 대응할 수 있게 하기 위해, 플래시메모리셀의 소오스 S1을 공유하는 1쌍의 메모리셀 Q21, Q31에 있어서, 1쌍의 한쪽의 메모리셀만 소거하고나서 다른쪽의 메모리셀을 소거한다. 즉, 우수행 A2의 메모리셀을 소거하고, 다음에 기수행 A3의 메모리셀을 소거한다. 우수행의 소거중에 기수행에는 소거방지전압을 인가하고, 기수행의 소거중에 우수행에는 소거방지전압을 인가한다.
이러한 것을 채용하는 것에 의해, 소거특성의 균일화 또는 안정화 및 저전압리드동작으로의 대응이 용이하게 되고, 소형화 등이 도모된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 소오스를 공유하는 플래시메모리어레이를 개략적으로 도시한 회로도.
제2도는 플래시메모리셀에 대한 소거, 라이트, 리드의 전압조건을 디바이스구조와 함께 도시한 설명도.
제3a도는 소오스를 공유하는 2개의 플래시메모리셀의 배치도.
제3b도는 단면도.
Claims (10)
- 제1의 메모리셀의 소오스와 제2의 메모리셀의 소오스가 결합되는 1쌍의 메모리셀이 매트릭스형상으로 여러개 배치된 메모리어레이, 상기 메모리어레이에 포함되는 여러개의 소오tm선, 상기 메모리어레이에 포함되는 여러개의 제1의 워드선 및 여러개의 제2의 워드선, 상기 소오스선의 적어도 1개에 제1의 소거전압을 공급하는 제1의 전압공급수단 및 상기 여러개의 제1의 워드선에 제2의 소거전압을 공급하고, 상기 여러개의 제2의 워드선에 소거방지전압을 공급하는 제2의 전압공급수단을 포함하며, 상기 제1 및 제2의 메모리셀의 각각은 드레인, 상기 소오스 및 드레인사이에 형성되는 채널영역상에 플로팅게이트 및 컨트롤게이트를 갖고, 상기 여러개의 소오스선의 1개는 행방향으로 배치된 상기1쌍의 메모리셀의 각각의 상기 소오스에 결합되며, 상기 여러개의 제1의 워드선의 1개는 행방향으로 배치된 상기 제1의 메모리셀의 각각의 상기 컨트롤게이트에 결합되고, 상기 여러개의 제2의 워드선은 1개의 행방향으로 배치된 상기 제2의 메모리셀의 각각의 상기 컨트롤게이트에 결합되는 불휘발성 메모리장치.
- 특허청구의 범위 제1항에 있어서, 또 제1 및 제2의 제어신호의 한쪽을 상기 제2전압공급수단으로 출력하기 위한 제어수단을 포하하는 불휘발성 메모리장치.
- 특허청구의 범위 제2항에 있어서, 상기 제어수단이 상기 제1의 제어신호를 출력할때 상기 제2의 전압공급수단은 상기 여러개의 제1의 워드선에 제2의 소거전압을 공급하고, 상기 여러개의 제2의 워드선에 소거방지전압을 공급하며, 상기 제어수단이 제2의 제어신호를 출력할때 상기 제2의 전압공급수단은 상기 여러개의 제2의 워드선에 제2의 소거전압을 공급하고, 상기 여러개의 제1의 워드선에 소거방지전압을 공급하는 불휘발성 메모리장치.
- 특허청구의 범위 제3항에 있어서, 상기 제1의 전압공급수단은 여러개의 전압공급수단을 갖고, 상기 제어수단에서의 선택신호에 따라서 선택된 전압공급회로가 상기 제1의 소거전압을 공급하는 불휘발성 메모리장치.
- CPU, 상기 CPU에 의해서 내용이 리라이트되는 메모리수단 및 제1의 메모리셀의 소오스와 제2의 메모리셀의 소오스가 결합되는 1쌍의 메모리셀이 매트릭스형상으로 여러개 배치된 메모리어레이, 상기 메모리어레이에 포함되는 여러개의 소오스선, 상기 메모리어레이에 포함되는 여러개의 제1의 워드선 및 여러개의 제2의 워드선, 상기 메모리수단의 내용에 따라서 선택되고, 상기 여러개의 소오스선의 적어도 1개에 제1의 소거전압을 공급하는 제1의 전압공급수단, 공급된 어드레스에 따라서 상기 여러개의 제1 및 제2의 워드선에서 1개의 워드선을 선택하기 위한 선택수단 및 상기 선택수단에 의해서 선택된 1개의 워드선에 제2의 소거전압을 공급하는 제2의 전압공급수단을 구비한 불휘발성 메모리장치를 포함하며, 상기 제1 및 제2의 메모리셀의 각각은 드레인, 상기 소오스 및 드레인 사이에 형성되는 채널영역상에 플로팅게이트 및 컨트롤게이트를 갖고, 상기 여러개의 소오스선의 1개는 행방향으로 배치된 상기 1쌍의 메모리셀의 각각의 상기 소오스에 결합되며, 상기 여러개의 제1의 워드선의 1개는 행방향으로 배치된 상기 제1의 메모리셀의 각각의 상기 컨트롤게이트에 결합되고, 상기 여러개의 제2의 워드선의1개는 행방향으로 배치된 상기 제2의 메모리셀의 각각의 상기 컨트롤게이트에 결합되는 마이크로컴퓨터.
- 특허청구의 범위 제5항에 있어서, 상기 제2의 전압공급수단은 비선택의 워드선에 소거방지전압을 공급하는 마이크로컴퓨터.
- 특허청구의 범위 제6항에 있어서, 또 CPU에서의 제어신호에 따라서 제1 및 제2의 제어신호의 한쪽을 상기 제2의 전압공급수단으로 출력하기 위한 제어수단을 포함하는 마이크로컴퓨터.
- 특허청구의 범위 제7항에 있어서, 상기 제어수단이 상기 제1의 제어신호를 출력할때 상기 제2의 전압공급수단은 상기 여러개의 제1의 워드선에 제2의 소거전압을 공급하고, 상기 여러개의 제2의 워드선에 소거방지전압을 공급하며, 상기 제어수단이 제2의 제어신호를 출력할때 상기 제2의 전압공급수단은 상기 여러개의 제2의 워드선에 제2의 소거전압을 공급하고, 상기 여러개의 제1의 워드선에 소거방지전압을 공급하는 마이크로컴퓨터.
- 특허청구의 범위 제8항에 있어서, 상기 메모리수단은 레지스터이고, 상기 레지스터는 소거동작을 지시하기 위한 소거지시비트, 라이트동작을 지시하기 위한 라이트지시비트, 검증동작을 지시하기 위한 검증지시비트 및 소거해야할 메모리셀이 결합되는 적어도 1개의 소오스선을 지시하기 위한 소거블럭 지시비트를 갖는 마이크로컴퓨터.
- 특허청구의 범위 제9항에 있어서, 상기 제1의 전압공급수단은 여러개의 전압공급회로를 갖고, 상기 레지스터의 상기 소거블럭 지시비트에 따라서 선택된 전압공급회로가 상기 제1의 소거전압을 공급하는 마이크로컴퓨터.※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6809992 | 1992-03-26 | ||
| JP92-068099 | 1992-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020468A true KR930020468A (ko) | 1993-10-19 |
| KR100279781B1 KR100279781B1 (ko) | 2001-02-01 |
Family
ID=13363959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004397A KR100279781B1 (ko) | 1992-03-26 | 1993-03-22 | 플래시메모리 및 데이타프로세서 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3489845B2 (ko) |
| KR (1) | KR100279781B1 (ko) |
| TW (1) | TW222040B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966332A (en) * | 1995-11-29 | 1999-10-12 | Sanyo Electric Co., Ltd. | Floating gate memory cell array allowing cell-by-cell erasure |
| US6829174B2 (en) * | 2003-01-30 | 2004-12-07 | Macronix International Co., Ltd. | Method of narrowing threshold voltage distribution |
| JP3976774B1 (ja) | 2006-03-10 | 2007-09-19 | 株式会社Ｇｅｎｕｓｉｏｎ | 不揮発性半導体記憶装置およびその制御方法 |
| KR101489885B1 (ko) | 2007-11-21 | 2015-02-06 | 삼성전자주식회사 | 개선된 신뢰성을 갖는 트랩형 비휘발성 메모리 장치 및 그동작 방법 |
| JP2011529242A (ja) * | 2008-07-28 | 2011-12-01 | エヌエックスピー ビー ヴィ | フィードバック・ループを備える電流検知増幅器 |
| US10269440B2 (en) * | 2016-05-17 | 2019-04-23 | Silicon Storage Technology, Inc. | Flash memory array with individual memory cell read, program and erase |
-
1993
- 1993-01-08 JP JP01809593A patent/JP3489845B2/ja not_active Expired - Fee Related
- 1993-03-04 TW TW082101589A patent/TW222040B/zh active
- 1993-03-22 KR KR1019930004397A patent/KR100279781B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05325573A (ja) | 1993-12-10 |
| KR100279781B1 (ko) | 2001-02-01 |
| JP3489845B2 (ja) | 2004-01-26 |
| TW222040B (ko) | 1994-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469928B2 (en) | Nonvolatile semiconductor memory device with concurrent memory access and data locking | |
| KR940022566A (ko) | 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법 | |
| US7952924B2 (en) | NAND memory device and programming methods | |
| KR100704025B1 (ko) | 셀스트링에 배치되는 더미셀을 가지는 불휘발성 반도체메모리 장치 | |
| JP4715024B2 (ja) | 不揮発性半導体記憶装置のプログラム方法 | |
| US7221587B2 (en) | Semiconductor device and programming method | |
| KR970029868A (ko) | 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로 | |
| KR100476928B1 (ko) | 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이 | |
| KR100307113B1 (ko) | 불휘발성반도체메모리 | |
| JP3867624B2 (ja) | 不揮発性半導体記憶装置およびその駆動方法 | |
| JP2002367387A (ja) | 不揮発性半導体記憶装置 | |
| KR100933852B1 (ko) | 불휘발성 메모리 소자 및 그 동작 방법 | |
| JP2002313964A (ja) | 不揮発性半導体記憶装置 | |
| KR910001783A (ko) | 불휘발성 반도체메모리장치 | |
| KR930005031A (ko) | 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법 | |
| JP3099926B2 (ja) | 不揮発性半導体記憶装置 | |
| KR930020468A (ko) | 플래시메모리 및 데이타프로세서 | |
| JP2004013989A (ja) | 不揮発性半導体記憶装置およびその駆動方法 | |
| KR0142364B1 (ko) | 소거된 메모리 쎌의 임계전압 마아진 확보를 위한 공통 소오스라인 구동회로 | |
| KR101124333B1 (ko) | 전류 소모를 감소시킬 수 있는 비휘발성 메모리 장치 및 그 구동방법 | |
| JP3268732B2 (ja) | 不揮発性半導体メモリ | |
| KR0172364B1 (ko) | 불휘발성 반도체 메모리의 기준셀을 이용한 소거검증 방법 | |
| KR100905868B1 (ko) | 플래시 메모리 소자의 동작 방법 | |
| JPH03230397A (ja) | 不揮発生メモリ装置 | |
| JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 13 |
|
| EXPY | Expiration of term |